JPH04171541A - エミュレータの処理時間測定方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明は処理所要時間の測定やリアルタイムデバッグ
等の機能を有するエミュレータに係り、更に詳しくは処
理所要時間の測定の際、割込み禁止、割込み可能区間の
処理時間を測定するエミュレータの処理時間測定方法に
関するものである。

［従　来　例］ 従来、この種のインサーキットエミュレータは。

例えば２つの指定番地間の処理所要時間を測定する機能
を有している。この機能はプログラムの実際の処理時間
を知る上で極めて重要なものであり、種々機器の開発に
欠かせないものである。

［発明が解決しようとする課題］ ところで、上記インサーキットエミュレータにおいては
、プログラムの割込み禁止、割込み可能区間の処理時間
を測定するためにはそのプログラム上の”Ｄ　Ｉ　（ｄ
ｉｓｅｎａｂｌｅ　１ｎｔｅｒｒｕｐｔ）”および“Ｅ
Ｉ（ｅｎａｂｌｅ　１ｎｔｅｒｒｕｐｔ）”の番地を調
べなければならず、またその’Ｉ０”と＃＃ＥＩｊｌの
区間に条件分岐等が入り、複雑化すると、その区間の処
理時間の測定が不可能であった。

この発明は、上記！Ｉ題に鑑みなされたものであり、そ
の目的は”ＤＩ”と”ＥＩ”の番地の指定なしに、また
その割込み禁止区間に条件分岐等が入り、複雑化しても
、その間の処理時間を計測することができるようにした
インサーキットエミュレータの処理時間測定方法を提供
することにある。

［課題を解決するための手段］ 上記目的を達成するために、この発明は、対象ターゲッ
トの処理時間の測定やリアルタイムデバッグ等を実行す
るエミュレータの処理時間測定方法において、上記対象
ターゲットにおける処理時間の測定の際、割込み禁止状
態であるか否かをイネーブルフラグにより判断し、この
判断結果が割込み禁止状態のときにはリアルタイムクロ
ックを加算し、この加算値によりその割込み禁止状態の
処理時間を測定可能としたことを要旨とする。

［作　　用］ 上記方法としたので、インサーキットエミュレータにお
いては、４１　Ｄ　Ｉ　Ｉｔの番地になると、イネーブ
ルフラグが立ち、”ＥＩ”の番地になると、そのイネー
ブルフラグが降りる。そのイネーブルフラグを監視し１
割込み禁止区間を検出し、この区間はインサーキットエ
ミュレータのリアルタイムクロックを加算する。したが
って、その割込み禁止区間にあっては、処理所要時間が
そのリアルタイムクロックの加算値より得られる。

［実　施　例コ 以下、この発明の実施例を第１図および第２図に基づい
て説明する。

第１図において、１は開発機器の対象ターゲット（開発
ターゲット）で、２はそのターゲット１の中央処理装［
（ＣＰＵ）を代行するインサーキットエミュレータで、
３はそのインサーキットエミュレータ２のホストコンピ
ュータである。

次に、上記構成のシステムが適用されるエミュレータの
処理時間測定方法の作用を第２図のフローチャート図を
参照して説明する。

まず、インサーキットエミュレータ２に対して２、所定
番地が指定されており、その指定番地間には割込み禁止
区間が複数個存在しているものとする。

すると、対象としている開発ターゲット１のプログラム
処理時間が測定されるが、このときホストコンピュータ
３にて割込み禁止か否かが判断される（ステップ５ＴＩ
）。すなわち、”ＤＩ”の番地になると、イネーブルフ
ラグが立つことがら、そのイネーブルフラグを監視して
いれば、その割込み禁止が判断できる。割込み禁止状態
である場合、インサーキットエミュレータ２からのリア
ルタイムクロックが加算され（ステップ５Ｔ２）、その
割込み禁止状態における処理時間が測定される。

続いて、インサーキットエミュレータ２の実行が中止（
つまり終了）したか否かが判断され（ステップ５Ｔ３）
、中止されている場合には割込み禁止区間の処理所要時
間の測定を終了するが、中止されていない場合には上記
ステップＳＴＩに戻り、上記ステップが繰り返される。

そして、“Ｅｌ”の番地になると、イネーブルフラグが
降り、つまり割込み禁止可能状態となることから、上記
リアルクロックの加算が停止される。しかし、その割込
み禁止可能状態の後、再度割込み禁止になった場合には
そのリアルクロックの加算処理が実行される。

したがって、インサーキットエミュレータ２の実行中止
までの間、その割込み禁止区間の処理所要時間を測定す
ることができる。また、その割込み禁止可能状態となっ
たとき、上記リアルタイムクロックの加算値をバッファ
に記憶しておけば、各側込み禁止区間の処理所要時間、
最小あるいは最大の処理所要時間をホストコンピュータ
３の表示部に表示することができる。その表示に際して
は。

よりユーザに分かり易いように、その時間をヒストグラ
ムで行なうようにしてもよい。

このように、割込み禁止区間をイネーブルフラグの監視
により検出するようにしたので、“ＤＩ”。

“’ＥＩ’″の番地を調査する必要もなく、また複数の
′“Ｄ　Ｉ　”、”Ｅ　Ｉ″にも対応することができ、
さらにその割込み禁止区間に分岐条件がある場合でも、
その割込み禁止区間の処理所要時間を測定することがで
きる。

［発明の効果コ 以上説明したように、この発明のエミュレータの処理時
間測定方法によれば、処理所要時間の測定の際、インサ
ーキットエミュレータのイネーブルフラグを監視して割
込み禁止区間を検出し、この割込み禁止区間にそのイン
サーキットエミュレ−タのリアルタイムクロックを加算
し、この加算値によりその割込み禁止区間の処理所要時
間を測定するようにしたので、”Ｉｏ”、”ＥＩ”の番
地指定を行なう必要もなく、また補給な“ＤＩ″、”Ｅ
　Ｉ”が存在し、あるいはその割込み禁止区間に条件分
岐等が入っても、その割込み禁止区間の処理所要時間の
測定が可能であるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示しエミュレータの処理
時間測定方法が適用される概略的システムブロック図、
第２図は上記インサーキットエミュレータの動作を説明
するためのフローチャート図である。 図中、１は対象ターゲット（開発ターゲット）、２はイ
ンサーキットエミュレータ、３はホストコンピュータで
ある。 特許出願人　　株式会社　富士通ゼネラル代理人　弁理
士　　大　原　拓　世 事１図 第２図

Claims (1)

【特許請求の範囲】
1. （１）対象ターゲットの処理時間の測定やリアルタイム
   デバッグ等を実行するエミュレータの処理時間測定方法
   において、 前記対象ターゲットにおける処理時間の測定の際、割込
   み禁止状態であるか否かをイネーブルフラグにより判断
   し、該判断結果が割込み禁止状態のときにはリアルタイ
   ムクロックを加算し、該加算値によりその割込み禁止状
   態の処理時間を測定可能としたことを特徴とするエミュ
   レータの処理時間測定方法。