JPH04169915A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPH04169915A
JPH04169915A JP2295320A JP29532090A JPH04169915A JP H04169915 A JPH04169915 A JP H04169915A JP 2295320 A JP2295320 A JP 2295320A JP 29532090 A JP29532090 A JP 29532090A JP H04169915 A JPH04169915 A JP H04169915A
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor element
semiconductor integrated
output
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2295320A
Other languages
English (en)
Inventor
Masatoshi Morikawa
正敏 森川
Isao Yoshida
功 吉田
Terumi Sawase
沢瀬　照美
Mitsuzo Sakamoto
光造 坂本
Takeaki Okabe
岡部　健明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2295320A priority Critical patent/JPH04169915A/ja
Priority to KR1019910019098A priority patent/KR100202759B1/ko
Publication of JPH04169915A publication Critical patent/JPH04169915A/ja
Priority to US08/232,402 priority patent/US5379230A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/18—Modifications for indicating state of switch
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 、　〔産業上の利用分野〕 本発明は、大電力（パワー動作）用の出力半導体素子と
それを制御するコントローラとを有する半導体集積回路
のチップ温度制御技術に関するものである。
〔従来の技術〕
大電力（パワー動作）用の出力半導体素子と、それを制
御するコントローラと、チップ温度検出・制御ユニット
とを有する従来の半導体集積回路は、ピー・シー・アイ
・エム′８８　プロシーデインゲス第２３頁乃至第３１
頁（ＰＣＩＭ’８８ＰＲＯＣＥＥＤＩＮＧＳ、Ｐ　Ｐ、
２３−３１　、１９８８）に開示されている。
この従来技術によれば、半導体チップ温度が１４０℃以
上となった時、警告信号が出され、また半導体チップ温
度が１７０℃−１８０’Ｃ以上となると出力半導体素子
をオフ状態にし、その後、半導体チップ温度が下がって
３０’Ｃとなったら再び出力半導体素子をオン状態とす
るものである。
〔発明が解決しようとする課題〕
上記従来技術は、パワー動作を行う出力半導体素子を有
する半導体集積回路のチップ温度が１７０℃−１８０℃
の設定温度以上に上昇した場合に始めて出力半導体素子
がオフ状態とされるものであり、半導体チップ温度が設
定温度以下の場合はチップ温度の検出を行っているにも
拘らずチップ温度に対応した出力半導体素子のパワー動
作制御は行われていなかった。
従って、出力半導体素子によって駆動される外部負荷の
異常もしくは電源電圧の異常上昇等の理由によって、半
導体チップ温度が設定温度近くまで上昇しても、出力半
導体素子の動作制限が全く開始されず、半導体チップ温
度が設定温度を越えて始めて出力半導体素子がオフ状態
とされるものであった。
このように上記従来技術においては、設定温度を境にし
て出力半導体素子の動作制限が全く行われない動作領域
と出力半導体素子の１００％動作制限（オフ制御）が行
われる動作領域とに明確に動作制限が分割されているも
のであり、刻々に変化するチップ温度に対応し−た高機
能の出力半導体素子の動作制御が不可能であると言う問
題を有していた。
本発明は上記の如き本発明者等の検討結果を基にしてな
されたものであり、その目的とするところは、高機能の
チップ温度制御機能を有する半導体集積回路を提供する
ことにある。
〔課題を解決するための手段〕
本願で開示される発明のうち、代表的なものの概要は、
下記の通りである。
すなわち。
外部負荷（１２）を駆動する出力半導体素子（３）と、
該出力半導体素子（３）の発熱（６）に関係した電気信
号（７）を発生するセンサ（５）とを半導体チップ（１
）内部に具備してなる半導体集積回路であって、メモリ
（２０）とＣＰ　Ｕ　（２２）とから少なくとも構成さ
れたマイクロプロセッサユニット（２）を上記半導体チ
ップ内部（１）にさらに具備してなり、上記メモリ（２
０）の格納プログラムに従って上記センサ（５）から発
生された上記電気信号（７）が上記ＣＰ　Ｕ　（２２）
で処理され、 該処理結果に従って上記出力半導体素子（３）の駆動能
力が設定されてなることを特徴とする。
〔作用〕
マイクロプロセッサユニット（２）のメモリ（２０）に
はチップ温度制御を実行するためのプログラムを格納す
ることができるので、このメモリ（２０）の格納プログ
ラムに従ってセンサ（５）から発生された電気信号（７
）がＣＰ　Ｕ　（２２）で処理される。
従って、刻々に変化するチップ温度に対応して出力半導
体素子（３）の駆動能力が最も最適な状態に設定される
ことができ、高機能のチップ温度制御機能を有する半導
体集積回路を提供することができる。
また、チップ温度上昇に対応して出力半導体素子（３）
の駆動能力を段階的に制限することも可能であり、従来
技術のひとつの設定温度を境にした単純なオン・オフ制
御と比較して、出力半導体素子（３）が外部負荷（１２
）を駆動できる動作範囲を著しく拡大することも可能と
なる。
本発明のその他の目的と、特徴は以下の実施例から明ら
かとなろう。
〔実施例〕
以下、図面を参照して本発明の実施例を詳細に説明する
。
第１図は１本発明の一実施例による半導体集積回路の回
路構成を示すブロック図である。
第１図に示すよう↓こ、コントローラ４よりの制御信号
９が出力半導体素子としてのノ々ワーＭＯ５ＦＥＴ３に
供給されることによって、パワーＭＯ５ＦＥＴ　３の出
力信号１０がモータ等の外部負荷１２を駆動する。外部
負荷１２の駆動に伴ってパワーＭＯ５ＦＥＴ　３からの
発熱６は半導体チップ内部でチップ温度センサ５に伝達
され、このセンサ５によって電気信号７に変換される。
チップ温度センサ５は例えばＭＯＳＦＥＴによって構成
されたリングオシレータであって、パワーＭＯ５ＦＥＴ
　３からの発熱６の増大に応答して、リングオシレータ
５の発振周波数が低くなるものである。
センサ５の電気信号７はマイクロプロセッサユニット（
ＭＰＵ）２に伝達され、ＭＰＴＪ２内部のメモリの格納
プログラムに従ってＭＰＵ２内部のＣＰＵによって処理
され、コントローラ４に供給される制御信号８がＭＰＵ
２から出力される。
尚、コントローラ４からＭＰＵ２には、割込み信号１１
が供給される。
第２図は、第１図に示した本発明の一実施例による半導
体集積回路の回路レイアウトを簡単に示す半導体チップ
の上面図であり、ＭＰＵ２．チップ温度センサ５．コン
トローラ４．パワーＭＯ５ＦＥＴ３が半導体チップ１の
上面に配置されている。温度センサ５はパワーＭＯ５Ｆ
ＥＴ　３の隣に配置されているが、真ん中に置くのが望
ましい。それは、温度が最も高くなるからである。
第３図は第１図および第２図のマイクロプロセッサユニ
ット（ＭＰＵ）の構成をより詳細に示すブロック図であ
り、ＭＰＵ２はメモリ２０．ノベス２１、中央処理ユニ
ット（ＣＰＵ）２２．カウンタ２３、ラッチ２４．制御
信号ラッチ２５等から構成されている。
メモリ２０は、第４図で詳細に説明する半導体チップ温
度検出制御プログラム等の命令を格納するとともに、Ｃ
ＰＵ２２の演算データ（例えば、１００℃、１３０℃、
１６０℃、１８０℃のチップ温度に対応したデータ等）
を格納する。
さらに、メモリ２０は、ＲＡＭ２０１．　ＲＯＭ２０２
とから構成されている。命令プログラムが半導体メーカ
により準備される場合は、この命令プログラムはＲＯＭ
２０２に格納される。ユーザが固有の命令プログラムを
希望する場合は、Ｅ　ＦＲＯＭ、　ＥＥＰＲＯＭ等によ
っても構成されたＲＯＭ２０２に固有の命令プログラム
を書き込むか、またはＲＡＭ２０１に固有の命令プログ
ラムを書き込めば良い。
一方、バス２１は、アドレスバス（ＡＢ）２１１゜デー
タバス（ＤＢ）２１２から構成されている。
ＣＰＵ２２はアドレス信号をアドレスバス（ＡＢ）２１
１に送出することによって、メモリ２０をアクセスし、
メモリ２０から命令もしくはデータを読み出して演算し
たり、演算結果のデータをメモリ２０に書き込む。
メモリ２ｏから次々に実行すべき命令を読み出すために
、プログラムカウンタ２２０１はアドレスバス２１１に
命令アドレス信号を送出してメモリ２０をアクセスする
。命令をシーケンシャルに読み出す場合は、このプログ
ラムカウンタ２２０１は命令アドレスに一定値のインク
リメントを行う一方、条件分岐命令に応答して分岐先命
令を読み出す場合は、分岐先命令のアドレスをプログラ
ムカウンタ２２０１が圧力する。
プログラムカウンタ２２０１のアドレスに従ってメモリ
２０から読み出された命令は、命令フェッチユニット２
２０２にフェッチされた後、命令デコーダ２２０３によ
って解読される。この解読結果は、算術論理ユニット（
ＡＬＵ）２２０４等を制御するための制御信号である。
汎用レジスタ２２０５は８個のレジスタＲＯ。
Ｒ１乃至Ｒ７から構成され、ラッチ２２０６゜２２０７
を介してＡＬＵ２２０４に供給される演算前のデータを
格納したり、ＡＬＵ２２０４の演算結果のデータを格納
するものであり、レジスタファイルとも呼ばれている。
ＡＬＵ２２０４の演算結果がメモリ２０をアクセスする
ためのオペランドアドレスであるばあいは、このオペラ
ンドアドレスはメモリアドレスレジスタ２２０８を介し
てアドレスバス（ＡＢ）２１１に送出される。一方、Ａ
ＬＵ２２０４の演算結果がメモリ２０に書き込まれるオ
ペランドデータであるばあいは、このオペランドデータ
はメモリデータレジスタ２２０９を介してデータバス（
ＤＢ）２１２に送出される。ＡＬＵ２２０４の演算結果
が汎用レジスタ２２ｏ５に書き込まれるオペランドデー
タであるばあいは、このオペランドデータは汎用レジス
タ２２０５に直接送出される。また、ＡＬＩＪ２２０４
の演算結果がパワーＭＯ５ＦＥＴ　３の駆動能力を制御
するためのデータである場合は、制御信号ラッチ回路２
５に直接送出される。
パワーＭＯ５ＦＥＴ　３からの発熱６に従ってリングオ
シレータ５の発振信号７の発振周波数ｆが決定される。
この発振信号７の発振周波数ｆに対応する半導体チップ
温度を求めるため、リングオシレータ５の発振信号７が
ｔ秒間パルスカウントされる。
このパルスカウントの開始と終了とは、カウンタ２３の
スタート端子Ｓとエンド端子Ｅとに制御信号を供給する
ことにより指定することができる。
この制御信号も、ＣＰＵ２２の命令デコーダ２２０３か
ら得ることができる。このようにして求められたパルス
カウント数Ｎは、ラッチ回路２４．データバス（ＤＢ）
２１２．データレジスタ２２１０を介して汎用レジスタ
２２０５に供給される。
このようにして汎用レジスタ２２０５に供給されたパル
スカウント数Ｎと第４図で詳細に説明する半導体チップ
温度検出制御プログラム等の命令とに従ってＣＰＵ２２
はパワーＭＯ５ＦＥＴ　３の駆動能力を制御するための
データを計算し、制御信号ラッチ回路２５にこのデータ
を送出する。
制御信号ラッチ回路２５を介してこのデータが制御信号
８としてコントローラ４に伝達され、コントローラ４か
らパワーＭＯ５ＦＥＴ　３へ制御信号９が供給され、パ
ワーＭＯ５ＦＥＴ　３の外部負荷１２の負荷駆動能力が
制御される。
第１の外部電源端子１３と第２の外部電源端子１４とは
、ＭＰＵ２とパワーＭＯ５ＦＥＴ　３とに電源電圧を独
立して供給するためのものである。
また、第１の外部電源端子１３から供給された電源電圧
は、メモリ２０にも供給されることができる。
半導体集積回路の内部の電源配線の寄生抵抗は無視でき
ないため、もし共通の外部電源端子からＭＰＵ２とパワ
ーＭＯ５ＦＥＴ　３とに共通の電源電圧を供給したとす
れば、パワーＭＯ５ＦＥＴ　３のパワー動作による電源
ノイズがＭＰＵ２に共通の電源配線を介して伝達され、
ＭＰＵ２が誤動作する可能性がある。
これに対して、第１の外部電源端子１３と第２の外部電
源端子１４とを半導体チップ１に設けることにより、電
源ノイズによるＭＰＵ２の誤動作を防止することが可能
となる。また、例えば５ボルトの安定な電源電圧Ｖ　ｃ
ｃ、を第１の外部電源端子１３に供給し、パワーＭＯ５
ＦＥＴ　３のパワー動作に必要な５０ボルトの高電圧ｖ
ｃｃ２　　を第２の外部電源端子１４に供給することも
できる。
以下に、第４図を参照して半導体チップ温度検出制御プ
ログラムについて、詳細に説明する。
第４図に示すように、半導体チップ温度検出制御プログ
ラムがスタートすると、ステップ４０１で第３図のＭＰ
Ｕ２のカウンタ２３がクリアされパルスカウント数Ｎは
ゼロとされる。
ステップ４０２では、リングオシレータ５の発振比カフ
をｔ秒間カウントする。
ステップ４０３では、リングオシレータ５の発振比カフ
の発振周波数ｆ工とチップ温度Ｔ工と計算する。
発振周波数ｆ工は、を秒間のパルスカウント数Ｎとｔ秒
とから、次式に従って求められる。
ｆ工＝Ｎ／ｌ　　　　　　　　　　　　・・・（１）ま
た、半導体チップ温度Ｔ１は、リングオシレータ５の発
振周波数ｆ４から下記のように計算することができる。
すなわち、ＣＭＯＳリングオシレータ５の発振周波数ｆ
は、半導体のキャリア移動度μの温度Ｔの依存性に従っ
て、次式で示される。
ｆ　＝　ｋ　−Ｔ−””　　　　　　　　　　　　゛（
２）ただし、ｋは定数である。
従って、既知の温度Ｔ０におけるＣＭＯＳリングオシレ
ータ５の既知の発振周波数ｆ。どの間にも、次式が成立
する。
ｆｏ＝＝　ｋ　、　Ｔ、　−３／　２　　　　　　　　
　　　°−（３）一方、上記（１）式で計算され既知と
なった発振周波数ｆ工と未知の温度Ｔ１との間にも、次
式が成立する。
ｆ工＝　ｋ　−Ｔ１−　””　　　　　　　　　　　　
・・・（４）従って、上記（３）式、上記（４）式から
、温度Ｔ工が次式に従って計算されることができる。
Ｔ、＝Ｔ、（ｆ、／ｆ、）”’　　　　　　　　　＝・
（５）ステップ４０４では、ステップ４０３で計算され
たチップ温度Ｔ１が１００℃以上であるかを判定する。
Ｎｏであれば処理は右に移行し、ＹＥＳであれば処理は
ステップ４０５に移行する。
ステップ４０５では、ステップ４０３で計算されたチッ
プ温度Ｔ□が１３０℃以上であるかを判定する。Ｎｏで
あれば右のステップ４０８　（パワーＭＯ５ＦＥＴ　３
の駆動能力を８０％に制限する処理）に移行し、ＹＥＳ
であれば処理はステップ４０６に移行する。
ステップ４０６では、ステップ４０３で計算されたチッ
プ温度Ｔ工が１６０℃以上であるかを判定する。Ｎｏで
あれば右のステップ４０９　（パワーＭＯ５ＦＥＴ　３
の駆動能力を６０％に制限する処理）に移行し、ＹＥＳ
であれば処理はステップ４０７に移行する。
ステップ４０７では、ステップ４０３で計算されたチッ
プ温度Ｔ工が１８０℃以上であるかを判定する。Ｎｏで
あれば右のステップ４１０　（パワーＭＯ５ＦＥＴ　３
の駆動能力を３０％に制限して、異常ランプを点灯する
処理）に移行し、ＹＥＳであれば処理はステップ４１１
に移行する。
このステップ４１１では、パワーＮ０５ＦＥＴ　３はオ
フ状態とされ、その駆動能力をゼロ％に制限される。
以上説明したステップ４０８，４０９，４１０゜４１１
によるパワーＭＯ３ＦＥＴ　３の駆動能力の制限動作に
よって、外部負荷の異常もしくは電源電圧の異常上昇に
よる半導体チップ温度の異常上昇および素子破壊を防止
することができる。
以上説明した動作の後、ステップ４１２においてコント
ローラ４からの割込み信号１１の有無が検出され、無し
の場合はステップ４０１に処理が戻り、有りの場合は本
プログラムの処理を終了して、割込み信号１１に対応す
る処理に移行する。
第５図（Ａ）、（Ｂ）は、従来技術と本実施例との場合
のチップ温度上昇に対するパワーＭＯ５ＦＥＴの駆動能
力の変化を示すものである。
第５図（Ａ）、（Ｂ）において、破線は従来技術を示し
、実線は本実施例を示したものである。
破線に示すように従来技術によれば、半導体チップ温度
が１８０℃未満で駆動能力は変化せず、１８０℃以上と
なると駆動能力がゼロ％となり、パワーＭＯ５ＦＥＴが
シャットダウンされると言う急激な制御が行われるもの
であった。
実線に示すように本実施例によれば、半導体チップ温度
の上昇にともなって、駆動能力が段階的に設定されるた
めに、急激な半導体チップ温度の上昇を防止すると言う
効果を有するとともに、はとんどの場合パワーＭＯ５Ｆ
ＥＴの駆動能力を完全にゼロとする必要が無い。
本発明は上記の具体的な実施例に限定されるものではな
く、その技術思想の範囲内で種々の変形が可能で有るこ
とは言うまでもない。
例えば、パワーＭＯ３ＦＥＴの駆動能力をゼロ％に制御
する手段としては、ＭＰＵ２に限定されるものではない
。例えば、この手段としてはｐｎ接合を用いたシャット
ダウン回路を用いることも可能である。このシャットダ
ウン回路は、半導体チップ温度が１８０℃以上となろう
とする時、パワーＭＯ５ＦＥＴを遮断するものである。
一方、チップ温度が１００’Ｃから１８０℃までの範囲
で、パワーＭＯ５ＦＥＴの駆動能力を段階的に制御する
手段としては、第１図乃至第３図の実施例で示したＭＰ
Ｕ２のメモリの格納プログラムを使用することが可能で
ある。
さらに、温度センサとしてのリングオシレータ５は、Ｍ
ＰＵ２のためのクロックジェネレータとしても兼用する
ことができる。この時は、温度上昇によるリングオシレ
ータ５の発振周波数の上限が、ＭＰＵ２の動作上限周波
数を越えないように、リングオシレータの接続段数Ｎ、
　ｌ−ランジスタのサイズ、負荷容量を設定する必要が
有る。
また、パワーＭＯ５ＦＥＴの温度の検出・制御だけでは
なく、過電流、過電圧の検出・制御回路を設ける二とも
有益である。
さらに、外部負荷１２を駆動する出力半導体素子３とし
ては、パワーＭＯ３ＦＥＴ以外に、バイポーラのパワー
トランジスタを使用することもできる。
以下に、第６図乃至第８図を参照して、本発明の他の実
施例を説明する。
第６図は、本発明の他の実施例による半導体集積回路の
回路構成を示すブロック図である。
第６図に示すように、コントローラ４よりの制御信号９
が出力半導体素子としてのパワーＭＯ５ＦＥＴ３に供給
されることによって、パワーＭＯ５ＦＥＴ　３の出力信
号１０がモータ等の外部負荷１２を駆動する。外部負荷
１２の駆動に伴ってパワーＭＯ５ＦＥＴ　３からの発熱
６は半導体チップ内部でチップ温度センサ５に伝達され
、このセンサ５によって電気信号７に変換される。
チップ温度センサ５は、例えばｐｎ接合または半導体拡
散抵抗であり、センサ５よりの電気信号７はアナログ信
号である。
８ビツトのＡＤ変換器１３はセンサ５よりのアナログ電
気信号７をデジタル信号１７に変換した後、ＭＰＵ２へ
このデジタル信号１７を送出する。
ＭＰＵ２からＡＤ変換器１３には変換開始指示信号が送
出され、ＡＤ変換器１３からＭＰＵ２へは変換終了信号
１６が送出される。
ＡＤ変換器１３のデジタル信号１７はマイクロプロセッ
サユニット（ＭＰＵ）２に伝達され、ＭＰＵ２内部のメ
モリの格納プログラムに従ってＭＰＵ２内部のＣＰＵに
よって処理され、コントローラ４に供給される制御信号
８がＭＰＵ２から出力される。
尚、コントローラ４かＧＭＰＵ２には、割込み信号１１
が供給される。
第７図は、第６図に示した本発明の他の実施例による半
導体集積回路の回路レイアウトを簡単に示す半導体チッ
プの上面図であり、Ｍ　Ｐ　Ｕ　２　、チップ温度セン
サ５．ＡＤ変換器１３．コントローラ４．パワーＭＯ５
ＦＥＴ　３が半導体チップ１の上面に配置されている。
第６図および第７図の実施例において、チップ温度セン
サ５がｐｎ接合を用いた回路である場合、ｐｎ接合の順
方向電圧ｖｆの温度変化率αは−２ｍ　Ｖ　／　’Ｃ程
度である。従って、ＡＤ変換器１３によるＡＤ変換後の
ｐｎ接合の順方向電圧Ｖ、の温度変化から、チップ温度
をＭＰＵ２で計算することが可能となる。チップ温度セ
ンサ５のｐｎ接合としては、ベース・コレクタ間が短絡
されたｎｐｎバイポーラトランジスタのベース・エミッ
タ間のｐｎ接合ダイオードを使用することができる。
第６図および第７図の実施例において、チップ温度セン
サ５が半導体拡散抵抗を用いた回路である場合、半導体
拡散抵抗の抵抗値の温度変化率βは０．３％／℃程度で
ある。従って、定電流回路から半導体拡散抵抗に定電流
を流し込み、定電圧を発生させ、この定電圧の温度変化
を検出することによって半導体チップ温度を計算するこ
とができる。すなわち、ＡＤ変換器１３によるＡＤ変換
後の半導体拡散抵抗の定電圧の温度変化から、半導体チ
ップ温度をＭ　Ｐ　Ｕ　２で計算することが可能となる
。
以下に、第８図を参照して第６図および第７図の実施例
における半導体チップ温度検出制御プログラムについて
、詳細に説明する。
第８図に示すように、半導体チップ温度検出制御プログ
ラムがスタートすると、ステップ８０１で繰返し回数Ｎ
をクリアする。
ステップ８０２では、ＭＰＵ２は変換開始指示信号１５
をＡＤ変換器１３に送出する。
ステップ８０３では、ＡＤ変換器１３からの変換終了信
号１６を監視することによって、ＡＤ変換器１３のＡＤ
変換動作が終了したか否かを検出する。終了した場合は
、ステップ８０４に処理が移行する。
ステップ８０４では、ＡＤ変換器１３のＡＤ変換出力を
Ｍ　Ｐ　Ｕ　２の汎用レジスタのひとつにロートし、ス
テップ８０５に処理が移行する。
ステップ８０５では、繰返し回数Ｎがゼロである場合に
、ステップ８０４てＭＰＵ２の汎用レジスタにロードさ
れたＡ、　Ｄ変換出力とゼロとをＭＰＵ２のＣＰＵで加
算し、加算結果をＭＰＵ２の汎用レジスタの他のひとつ
にロートする。その後、繰返し回数Ｎを＋１分インクリ
メントする。
ステップ８０５で、繰返し回数Ｎが１である場合に、ス
テップ８０４でＭＰＵ２の汎用レジスタにロードされた
ＡＤ変換出力とＮ＝ＯのサイクルでＭＰＵ２の汎用レジ
スタの他のひとつにロードされた加算結果とをＭＰＵ２
のＣＰＵで加算し、新しい加算結果をＭＰＵ２の汎用レ
ジスタの他のひとつに再びロードする。その後、繰返し
回数Ｎを＋１分インクリメントする。
ステップ８０６では、繰返し回数Ｎが１０であるか否か
が検出される。繰返し回数Ｎが１０でない場合は、ステ
ップ８０７でタイマーによって一定時間経過後にステッ
プ８０２に処理が戻される。
繰返し回数Ｎが１０である場合は、ステップ８０８に処
理が移行される。
ステップ８０８では、Ｍ　Ｐ　Ｕ　２の汎用レジスタの
他のひとつにロートされた加算結果を繰返し回数ＮＩＯ
で割算することによって、ＡＤ変換出方の平均値が求め
られる。このように、ＡＤ変換出力の平均値が求めるこ
とによって、ＡＤ変換に伴う不所望なノイズの影響を低
減することが可能となる。
ステップ８０８でＡＤ変換出方の平均値が求めた後は、
第１図乃至第４図の実施例とほぼ同様にチップ温度を求
め、パワーＭＯ５ＦＥＴの駆動能力を段階的に制限する
ものとする。
本発明は」二連のごと＜ＭＰＵ２のメモリ２０にはチッ
プ温度制御を実行するためのプログラムのみを格納する
だけでなく、他のプログラム命令を格納する二とができ
ることは言うまでもない。
他のプログラムの例としては、外部負荷１２をシーケン
シャル制御するプログラム、または外部負荷１２がモー
タである場合はモータの回転制御のためのプログラムが
ある。
チップ温度制御を実行するためのプログラムと他のプロ
グラムとは、時分割方式でＭＰＵ２によって実行される
こともできる。
尚、パワーＭＯ５ＦＥＴの駆動能力を設定する方法とし
ては、ＰＷＭ＠動の場合はパワーＭＯ５ＦＥＴのゲート
に印加される人力信号のパルス幅を設定することにより
可能であり、また他の例としてはパワーＭＯ５ＦＥＴの
ゲートに印加される入力信号の電圧レベルを可変とする
ことによって可能である。
〔発明の効果〕
本発明によれば、ＭＰＵのメモリにはチップ温度制御を
実行するためのプログラムを格納する二とができるので
、このメモリの格納プログラムに従ってセンサから発生
された電気信号がＣＰＵて処理される。
従って、刻々に変化するチップ温度に対応して８力半導
体素子の駆動能力が最も最適な状態に設定されることが
でき、高機能の半導体チップ温度制御機能を有する半導
体集積回路を提供することができる。
【図面の簡単な説明】
第１図は本発明の一実施例による半導体集積回路の回路
構成を示すブロック図であり。 第２図は第１図に示した本発明の一実施例による半導体
集積回路の回路レイアウトを簡単に示す半導体チップの
上面図であり、 第３図は第１図および第２図のＭＰＵの構成をより詳細
に示すブロック図であり、 第４図は第１図乃至第３図の実施例のＭＰＵのメモリに
格納された半導体チップ温度検出制御プログラムの処理
を示す図であり、 第５図（Ａ）、（Ｂ）は、従来技術と第１図乃至第４図
の本実施例との場合のチップ温度上昇に対するパワーＭ
Ｏ５ＦＥＴの駆動能力の変化を示す図であり、第６図は
本発明の他の実施例による半導体集積回路の回路構成を
示すブロック図であり、第７図は第６図に示した本発明
の他の実施例による半導体集積回路の回路レイアウトを
簡単に示す半導体チップの上面図であり。 第８図は第６図および第７図の本発明の他の実施例にお
ける半導体チップ温度検出制御プログラムの処理を示す
図である。 １・半導体チップ、２・・・ＭＰＵ、３・・パワーＭＯ
５ＦＥＴ、４・・コントローラ、５・・センサ、６・・
発第１図 第２図 第４図 チ　　　　第５図（Ａ） 第５図（Ｂ） 駆 動 鰺 第６図 第７図 第８図

Claims (1)

  1. 【特許請求の範囲】 １、外部負荷を駆動する出力半導体素子と、該出力半導
    体素子の発熱に関係した電気信号を発生するセンサとを
    半導体チップ内部に具備してなる半導体集積回路であっ
    て、 メモリとＣＰＵとから少なくとも構成されたマイクロプ
    ロセッサユニットを上記半導体チップ内部にさらに具備
    してなり、 上記メモリの格納プログラムに従って上記センサから発
    生された上記電気信号が上記ＣＰＵで処理され、 該処理結果に従って上記出力半導体素子の駆動能力が設
    定されてなることを特徴とする半導体集積回路。 ２、上記格納プログラムに従って上記センサから発生さ
    れた上記電気信号が複数の比較レベルと比較され、 該複数の比較レベルに対応して上記出力半導体素子の駆
    動能力が複数のレベルに設定され、上記電気信号と上記
    比較レベルの比較結果に従って上記出力半導体素子の上
    記駆動能力は上記複数のレベルの選択されたひとつに設
    定されることを特徴とする請求項１記載の半導体集積回
    路。 ３、上記ＭＰＵに電源電圧を外部から供給するための第
    １の電源端子と、上記出力半導体素子に電源電圧を外部
    から供給するための第２の電源端子とをさらに具備して
    なることを特徴とする請求項１または２に記載の半導体
    集積回路。 ４、出力半導体素子と、該出力半導体素子の発熱に関係
    した電気信号を発生するセンサとを半導体チップ内部に
    具備してなる半導体集積回路であって、 上記半導体集積回路には上記出力半導体素子によって駆
    動される外部負荷が接続されてなり、上記半導体集積回
    路はメモリとＣＰＵとから少なくとも構成されたマイク
    ロプロセッサユニットを上記半導体チップ内部にさらに
    具備してなり、 上記メモリの格納プログラムに従って上記センサから発
    生された上記電気信号が上記ＣＰＵで処理され、 該処理結果に従って上記出力半導体素子の駆動能力が設
    定されてなることを特徴とする半導体集積回路。 ５、上記格納プログラムに従って上記センサから発生さ
    れた上記電気信号が複数の比較レベルと比較され、 該複数の比較レベルに対応して上記出力半導体素子の駆
    動能力が複数のレベルに設定され、上記電気信号と上記
    比較レベルの比較結果に従って上記出力半導体素子の上
    記駆動能力は上記複数のレベルの選択されたひとつに設
    定されることを特徴とする請求項４記載の半導体集積回
    路。 ６、上記ＭＰＵに電源電圧を外部から供給するための第
    １の電源端子と、上記出力半導体素子に電源電圧を外部
    から供給するための第２の電源端子とをさらに具備して
    なることを特徴とする請求項４または５に記載の半導体
    集積回路。
JP2295320A 1990-11-02 1990-11-02 半導体集積回路 Pending JPH04169915A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2295320A JPH04169915A (ja) 1990-11-02 1990-11-02 半導体集積回路
KR1019910019098A KR100202759B1 (ko) 1990-11-02 1991-10-30 외부부하를 구동하는 출력반도체소자와 마이크로 프로세서 유닛을 갖는 반도체 집적회로
US08/232,402 US5379230A (en) 1990-11-02 1994-04-25 Semiconductor integrated circuit having semiconductor output device driving external load and microprocessor unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2295320A JPH04169915A (ja) 1990-11-02 1990-11-02 半導体集積回路

Publications (1)

Publication Number Publication Date
JPH04169915A true JPH04169915A (ja) 1992-06-17

Family

ID=17819091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2295320A Pending JPH04169915A (ja) 1990-11-02 1990-11-02 半導体集積回路

Country Status (3)

Country Link
US (1) US5379230A (ja)
JP (1) JPH04169915A (ja)
KR (1) KR100202759B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006287209A (ja) * 2005-03-07 2006-10-19 Rohm Co Ltd 熱保護回路及びこれを備えた半導体集積回路装置
JP2012155760A (ja) * 2012-05-11 2012-08-16 Toshiba Corp 記憶装置及び情報処理装置
JP2018026963A (ja) * 2016-08-10 2018-02-15 ローム株式会社 過電流保護回路
JP2019193410A (ja) * 2018-04-24 2019-10-31 株式会社東芝 制御回路及びパワーモジュール

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7216064B1 (en) 1993-09-21 2007-05-08 Intel Corporation Method and apparatus for programmable thermal sensor for an integrated circuit
JP3215770B2 (ja) * 1994-08-09 2001-10-09 三菱電機株式会社 半導体集積回路の発熱量見積もり方法
US5440520A (en) * 1994-09-16 1995-08-08 Intel Corporation Integrated circuit device that selects its own supply voltage by controlling a power supply
US5498977A (en) * 1995-03-03 1996-03-12 Hewlett-Packard Company Output driver having process, voltage and temperature compensation for delay and risetime
US5606275A (en) * 1995-09-05 1997-02-25 Motorola, Inc. Buffer circuit having variable output impedance
US5760563A (en) * 1996-06-28 1998-06-02 Western Digital Corporation Method and apparatus for providing thermal feedback between an analog power chip and a digital controller chip in a disk controller system
GB9614590D0 (en) * 1996-07-11 1996-09-04 Smiths Industries Plc Electrical apparatus
US5959464A (en) * 1996-09-03 1999-09-28 Motorola Inc. Loss-less load current sensing driver and method therefor
KR100311036B1 (ko) 1998-08-08 2001-12-17 윤종용 프로그래머블온도센서와이를구비하는반도체장치
US6283628B1 (en) * 1998-09-11 2001-09-04 Airpax Corporation, Llc Intelligent input/output temperature sensor and calibration method therefor
US6366153B1 (en) * 2000-05-09 2002-04-02 Delphi Technologies, Inc. Thermal management of an electronic switch
GB2366627A (en) * 2000-09-11 2002-03-13 Bookham Technology Plc Method and apparatus for temperature control
US6853259B2 (en) * 2001-08-15 2005-02-08 Gallitzin Allegheny Llc Ring oscillator dynamic adjustments for auto calibration
US6850125B2 (en) * 2001-08-15 2005-02-01 Gallitzin Allegheny Llc Systems and methods for self-calibration
JP3753057B2 (ja) * 2001-12-04 2006-03-08 株式会社日立製作所 気体流量測定装置
DE10163153A1 (de) * 2001-12-20 2003-07-03 Siemens Ag Verfahren zur Steuerung eines einen Mikrocontroller enthaltenden sicherheitskritischen Systems
US7036030B1 (en) * 2002-02-07 2006-04-25 Advanced Micro Devices, Inc. Computer system and method of using temperature measurement readings to detect user activity and to adjust processor performance
US6914764B2 (en) * 2002-07-11 2005-07-05 International Business Machines Corporation On-chip thermal sensing circuit
US6991369B1 (en) * 2003-11-10 2006-01-31 Analog Devices, Inc. Method and circuit for the provision of accurately scaled currents
JP4521598B2 (ja) * 2004-10-13 2010-08-11 ルネサスエレクトロニクス株式会社 半導体集積回路装置、非接触電子装置並びに携帯情報端末

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59107226A (ja) * 1982-12-10 1984-06-21 Citizen Watch Co Ltd 温度検出器
US4675777A (en) * 1984-12-13 1987-06-23 General Electric Company Temperature-responsive circuit for load control apparatus
US5086238A (en) * 1985-07-22 1992-02-04 Hitachi, Ltd. Semiconductor supply incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions
US4703390A (en) * 1986-05-27 1987-10-27 Motorola, Inc. Integrated circuit power timer
US4907117A (en) * 1988-09-08 1990-03-06 National Semiconductor Corporation Integrated circuit thermal limit
US4924111A (en) * 1988-10-31 1990-05-08 Motorola, Inc. Microprocessor layout minimizing temperature and current effects
US4924112A (en) * 1988-10-31 1990-05-08 Motorola Inc. Microprocessor having high current drive and feedback for temperature control
US4937697A (en) * 1989-05-22 1990-06-26 Motorola, Inc. Semiconductor device protection circuit
US4978905A (en) * 1989-10-31 1990-12-18 Cypress Semiconductor Corp. Noise reduction output buffer
US5073838A (en) * 1989-12-04 1991-12-17 Ncr Corporation Method and apparatus for preventing damage to a temperature-sensitive semiconductor device
US5119265A (en) * 1990-04-02 1992-06-02 Motorola, Inc. Semiconductor device protection circuit
JPH0496267A (ja) * 1990-08-03 1992-03-27 Sharp Corp 半導体集積回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006287209A (ja) * 2005-03-07 2006-10-19 Rohm Co Ltd 熱保護回路及びこれを備えた半導体集積回路装置
JP2012155760A (ja) * 2012-05-11 2012-08-16 Toshiba Corp 記憶装置及び情報処理装置
JP2018026963A (ja) * 2016-08-10 2018-02-15 ローム株式会社 過電流保護回路
JP2019193410A (ja) * 2018-04-24 2019-10-31 株式会社東芝 制御回路及びパワーモジュール

Also Published As

Publication number Publication date
KR920010455A (ko) 1992-06-26
US5379230A (en) 1995-01-03
KR100202759B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
JPH04169915A (ja) 半導体集積回路
JP2885256B2 (ja) マイクロコンピュータ
US7228508B1 (en) Fail-safe thermal sensor apparatus and method
US7684682B2 (en) Fan circuit with a fan speed control circuit
KR100190353B1 (ko) Mos 형 전력 트랜지스터에서의 전류 검출회로
Annevelink et al. HiFi: A functional design system for VLSI processing arrays
KR920007180A (ko) 바이폴라 트랜지스터와 mos 트랜지스터의 복합회로 및 그것을 사용한 반도체 집적회로장치
JPH05304450A (ja) 保護回路を具備する半導体装置および電子システム
KR101087724B1 (ko) 온도를 제어하기 위한 장치 및 방법
JP2692989B2 (ja) 回路装置
JPS62224119A (ja) デ−タ処理装置
KR900002193A (ko) 마이크로 프로세서
JP3786149B2 (ja) インバータにおける過電流制限方法、並びにインバータ
KR200241955Y1 (ko) 온도제어를위한전원극성변환회로
KR920001331A (ko) 프로세서
JPS62138910A (ja) 電圧制御回路
JPH03148911A (ja) 信号発生装置および信号発生装置を用いた送風装置
KR900001150B1 (ko) 자기기록재생장치의 시스템 구동보호장치
JPH0757346A (ja) Ｖｔｒのマイコンサーボ系におけるモータ起動回路
JPH0722245B2 (ja) 発振回路
JPS6240817A (ja) 熱しや断回路
KR930004284Y1 (ko) 스텝핑모터의 전력세이브 회로
JPH11202977A (ja) ファンモータ制御装置
SU480982A1 (ru) Устройство сравнени двух токов
JP3042472B2 (ja) インジェクション電流生成回路