JPH04168476A - 電源回路及び液晶表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、複数の電圧を発生させる電源回路、特に液晶
表示装置等の容量性負荷に対する電源回路、及びこれを
用いた液晶表示装置に関する。

［従来の技術］ 従来、直列に接続した複数の抵抗器からなる電圧分割回
路の両端（これを一対の入力端と呼ぶ。）に電圧を印加
し、この各抵抗器の両端に発生する複数の電圧の内少な
くとも１つの電圧を演算増幅回路によるボルテージホロ
ワ回路等の緩衝回路に入力し、この緩衝回路の出力を電
圧源とする電源回路が知られており、このような複数の
電圧源を持つ電源回路が液晶表示装置の電源回路として
もっばら使用されていた。そして、このＩＥｆｉ回路を
含む液晶表示装置は、一対の基板の各々に電極が形成し
てありさらに液晶層を挟持する液晶パネルと、電源回路
から供給される複数の電圧の内１つの電圧を液晶パネル
の各電極に時系列的に切り換える相補型金属酸化膜半導
体によって構成されたスイッチ回路（以後ドライバ回路
と言う。）とて構成しである。そして、ドライバ回路は
一般的に電源回路に供給される電圧、即ち電源回路の一
対の入力端に供給される電圧をもって動作する。

ここで、液晶パネルはコンデンサとして働くためにｌｉ
ｔ源回路から見ると容量性の負荷となる。従って、スイ
ッチ回路が切り替わる時に１ｇ、源回路の各出力端に液
晶パネルに充電していた電荷が急速に流れ、各出力端の
電圧が変動することが知られており、これによって誤動
作や表示にむらが生じる等の問題が生じていた。これら
の問題に対し、特開平１−１４５６３２号等に見られる
ように電源回路の各出力端間にコンデンサを接続して、
各電圧の低インピーダンス化を図る方法が知られてい“
た。

［発明が解決しようとする課題］ しかし、筆者等が検討した結果、上述の方法に於ても、
挿入するコンデンサの持つインダクタンス等の原因によ
り液晶パネルより急速に流れる電荷を完全に吸収できず
にスパイク状の電圧が発生することがで解った。

このスパイク状の電圧は前述のドライバ回路の許容耐電
圧を越す場合もあり、緩衝回路とドライバ回路の誤動作
、破壊を招くという課題があった。

本発明はかかる課題を鑑みてなされたもので、電源口路
の各緩衝回路の圧力端と電源回路に供給される電圧端と
の間にダイオードを接続することによって、各出力端に
発生するスパイク状の電圧が電源回路に供給する電圧よ
り大きく、あるいは小さくなろうとするときにダイオー
ドを介して放電させ、各出力端の電圧が供給電圧の範凹
を越えないようにするものである。そして、本発明の目
的は、容量性負荷に対して緩衝回路の誤動作や破壊を防
止し安定した電圧を供給する電源回路を提供し、さらに
この電源回路を用いた液晶表示装置のドライバ回路の誤
動作や破壊を防止し１言頼性の高い表示装置を提供する
ものである。

「課題を解決するための手段」 即ち、第１の本発明における電源回路は、直列に接続し
た複数の抵抗器等からなる電圧分割口路の両端（一対の
入力端ンに電圧を印加し、前記各抵抗器の各両端に発生
する複数の電圧の内生なくとも１つの電圧を緩衝回路に
入力し、該ｌ！衛回路の出力を電圧源とする電源回路に
於て、前記緩衝回路の出力端と一対の入力端の内の少な
くとも一方の端との間にダイオードを接続してあること
を特徴とする。

第２の本発明の電源回路は、第１の本発明の電源回路に
於て、少なくとも２つの前記緩衝回路の出力端間にダイ
オードを接続してあることを特徴とする。

本発明の液晶表示装置は、第１の本発明の電源回路もし
くは、第２の本発明の１を源回路を備えたことを特徴と
する。

［実施例コ 実施例１ 本発明の電源回路を実施例を用いてさらに詳しく説明す
る。

第１図は、本実施例１の具体的な構成の一例を示す回路
図である。図で１０１〜１０７は電圧分割回路で直列に
接続しである抵抗器で構成しである。そして、この直列
に接続した抵抗器１０１〜１０７の両端に電圧、が外部
から供給される。この電圧を図では、■＋、■−で示す
。ここで、説明の便宜上、電圧Ｖ＋は電圧■−より高い
電圧とし、■−をＯｖとしである。なお、この電圧Ｖ十
と電圧■−が接続しである部分を入力端Ｖ＋、■−と呼
ぶ。　（図中左側、丸で囲ったＶ十、■−と表記した部
分） １１１〜１１６は緩衝回路で、本実施例では演算増幅回
路によるボルテージホロワ回路によって構成しである。

そして、この緩衝回路の電源として、電圧Ｖ＋と電圧■
−が用いられている。

各緩衝回路１１１〜１１６の入力には、抵抗器１０１〜
１０７によって電圧■＋を電圧分割した電圧が供給され
る。そして、入力した電圧をそのままインピーダンスを
下げて出力する。この出力部分を各緩衝回路１１１〜１
１６の出力端と呼ぶ。

（図中右側、丸”’Ｃ囲ッた■０、■１、ｖ２、Ｖ３、
■４、■５と表記した部分）さらに、電圧Ｖ十と電圧■
−をそのまま出力する端子をそれぞれ出力端Ｖ＋、■−
と呼ぶ。　（図中右側、丸で囲った■＋、■−と表記し
た部分） 出力端ＶＯ，Ｖｌ、Ｖ２、■３、■４、■５及び出力端
■＋、■−に加わる電圧をそれぞれ電圧ＶＯ，Ｖｌ、　
　Ｖ２、■３、ｖ４、ｖ５、■＋、■−とすると、 電圧Ｖ＋＞ＶＯｌ　Ｖ５＞Ｖ−で、 電圧ＶＯ＞Ｖｌ＞Ｖ２＞Ｖ３＞Ｖ４＞Ｖ５となる。

１２１〜１２７はコンデンサで、各緩衝回路１１１〜１
１６が出力する電圧のインピーダンスをさらに下げる目
的て各出力端間に接続しである。図に示した、コンデン
サ１２１〜１２７の接続の仕方は一例にすぎず、他の接
続の仕方でも何等構わない。

以上までの構成は、従来技術の電源回路の構成と全く同
じ構成である。以下、本実施例で付加された回路につい
て説明する。

１３１．１３２はダイオードで、それぞれ入力端■＋と
ＶＯ間、入力端Ｖ−と７５間に逆バイアスになるように
接続しである。

即ち、電圧ｖＯが■＋がより低い時には、ダイオード１
３１は不導通状態となり、電圧■０がＶ十より高くなっ
た時のみ、ダイオード１３１が導通状態となりるように
接続しである。

同様に、電圧■５が０■より高い時には、ダイオード１
３２は不導通状態となり、電圧Ｖ５がＶ−より低くなっ
た時のみ、ダイオード１３２が導通状態となりるように
接続しである。

以上の構成となっているので、このＩＩＲ回路で容量性
の負荷を駆動した場合に、出力端ｖＯの電圧が入力端Ｖ
＋の電圧■＋より高くなろうとする詩、即ち容量性負荷
からの電荷の急速な放電があった場合にダイオード１３
１が導通状態となって、この電荷の急速な放電を吸収す
る。これによって、出力端ＶＯの電圧は常に電圧■＋よ
り高くならない。同様に、出力端■５の電圧は入力端Ｖ
−より低くならない。

以上より、緩衝回路１１１〜１１６の電源（電圧■＋と
電圧Ｖ−）の電圧範囲内に出力端ＶＯ〜■５の電圧を抑
えることができ、緩衝回路１１１〜１１６の誤動作や破
壊を防止することが出来る。

なお、本実施例においては、ダイオードを入力端Ｖ＋と
出力端７０間と入力端■−と出力端Ｖ５間にのみに接続
しであるが、これは入力端■十と■−と各出力端ｖＯ〜
ｖ５との間に接続するダイオードの位置、数を限定する
ものではない。例えば、図の電源回路で容量性負荷を駆
動して、出力端ＶＱの電圧が入力端Ｖ−の電圧よりも低
くなる場合には、出力端ＶＯと入力端Ｖ−との間にダイ
オードを逆バイアスになるように接続することによって
、出力端ｖＯの電圧が■−よりも低くなるのを防止でき
る。同様に出力端Ｖ１〜■５の電圧が電圧■十より寓＜
（あるいは、■−より低く）なる場合には、出力端ｖ１
〜■４と入力端Ｖ＋（あるいは入力端Ｖ−）間にダイオ
ードを逆バイアスになるように接続することによって、
出力端Ｖ１〜■４の電圧が電圧■＋より高く（あるいは
、０■よりも低く）なるのを防止できる。このように、
容量性負荷の性質によって出力端ｖｏ−ｖｓの電圧がａ
ｍ回路に供給される電圧の範囲を越える出力端について
ダイオードを設け、それを防止することが出来る。

以上より、！！衝回路１１１〜１１６の任意の出力端■
０〜Ｖ５の電圧を電源回路に供給される電圧の範囲を越
えることを防止できる。

又、本実施例では緩衝回路１１１〜１１６の電源として
共通した電源、即ち電圧ｖ十、■−としであるが、緩衝
回路毎に電源電圧が異なっている場合でも同様の回路構
成と同様の効果が得られる。

ここで、ｍｉ回路１１１〜１１３の電源として電圧■十
と電圧ｖ十／２を用い、緩衝回路１１４〜１１６の１！
ｌ源として電圧■＋／２と■−を用いる場合を考える。

但し、電圧ＶＯ−Ｖ２は、電圧Ｖ＋と電圧ｖ＋／２の範
囲内。電圧ｖ３〜ｖ５は、電圧ｖ＋／２と電圧Ｖ−との
範囲内とする。

この回路構成で、出力端ｖ２とＩＩ衝回路１１３に供給
される電圧■十／２端（図示せず。）との間にダイオー
ドを接続することによって、Ｉｌｊ！衝回路１１３の出
力端ｖ２の電圧が電圧■＋／２より低くなるのを防止す
ることが出来る。

なお、本実施例では、出力電圧の数が電圧ＶＯ〜ｖ５の
６レベルであるが、出力電圧の数がこれより多い場合、
少ない場合にも同様の回路構成にすることによって、同
様の効果が得られるのは言うまでもない。

実施例２ 実施例１によって、ＩｉＳ回路１１１〜１１６の任意の
出力端ｖＯ〜ｖ５の電圧を電圧■十と０■の範囲を越え
ることを防止できることを糸した。

しかし、電源回路に接続する負荷によっては、緩衝回路
１１１〜１１６の任意の出力端ｖＯ〜ｖ５の間の電圧差
の極性が逆になった場合にその負荷に損傷を与える場合
があり、これを防止するための実施例を第２図に示す。

第２図は本実施例２の具体的な構成を示す回路図である
。

図で、２３３〜２３７以外の番号を付したものは第１図
と全く同じもので、同じ動作をする。そこで、同番号を
付して説明を省略する。第２図で、２３３〜２３７はダ
イオ−トチ出力端ＶＯ−Ｖ５間に逆バイアスになるよう
に接続しである。

以上の構成となっているので、この電源回路で容量性の
負荷を駆動した場合に、例えば圧力端ｖ２の電圧が出力
端Ｖｌの電圧■１より高くなろうとする時、即ち容量性
負荷からの電荷の急速な放電があった場合にダイオード
２３４が導通状態となって、この電荷の急速な放電を吸
収する。これによって、常に出力端ｖ２の電圧は出力端
■１の電圧より低く抑えられる。同様にして各出力端７
０〜７５間の電圧差の極性の反転が生じることが抑えら
れ、負荷に損傷を与えることを防止出来る。

第２図に示したダイオード２３３〜２３７は、実施例１
と同様にダイオードを接続する位置、数を限定するもの
ではなく、各出力端■１〜ｖ４間の電圧差の極性の反転
が生じること防止すべき各出力端ＶＯ−Ｖ５間にダイオ
ードを逆バイアスに接続することによって目的を達成で
きる。

さらにここで、ダイオード２３３〜２３７を定電圧ダイ
オード（逆バイアス電圧が所定の電圧になると導通状態
となるダイオードのことで、この導通する電圧をツェナ
電圧と呼ぶ。）にすることによって、上述の効果を得る
とともに、例えば出力端ｖ１とｖ２の間の電圧の差がツ
ェナ電圧以上になると定電圧ダイオードが導通して、出
力端■１とＶ２の間の電圧がツェナ電圧以上になるのを
防止出来る。

実施例３ 実施例１の電源回路を用いた液晶表示装置の構成を示す
。第３図は、実施例１の電源回路を備えた液晶表示装置
の構成を示すブロック図である。

図で、３０１は実施例１もしくは、実施例２で示した電
源回路である。この電源回路からは図で囲った電圧■０
〜Ｖ５及び電圧■＋とＶ−を出力する。

３０２は液晶パネルで一対の基板で濠晶層を挟持してい
る。　（図示せず。）そして、一方の基板に信号電極Ｘ
１〜Ｘ４が形成してあり、他方の基板には走査電極Ｙ１
〜Ｙ３が形成しである。ここでは、信号電極の数、走査
電極の数がそれぞれ４本、３本と少ないがこれは説明を
簡便にするためで通常の液晶パネルはこれよりもはるか
に多い。

３０３は走査電極電極￥１〜Ｙ３に印加する電圧を切り
換えるＣ−ＭＯＳによるスイッチ回路で走査電極数に対
応した数のスイッチが設けである。

（以往、Ｙドライバと呼ぶ。）ここで、このＹドライバ
の１ｉｔｉとして電源回路３０１が出力する電圧Ｖ＋と
Ｖ−が用いられている。そして、外部からの制御信号に
よって各スイッチは電圧ｖＯ１■１、■４、■５の内の
１つを選択し、走査電極Ｙ１〜Ｙ３に出力する。

３０４は信号走査電極Ｘ１〜Ｘ４に印加する電圧を切り
換えるｃ　−ｈｔ　ｏ　ｓによるスイッチ回路で信号電
極数に対応した数のスイッチが設けである。

（以往、Ｘドライバと呼ぶ。）ここで、このＸドライバ
の電源として電源回路３０１が出力する電圧Ｖ＋とＶ−
が用いられている。そして、外部からの制御信号によっ
て各スイッチは電圧■０、■２、ｖ３、■５の内の１つ
を選択し、信号電極Ｘ１〜Ｘ３に出力する。

３０５はＹドライバ３０３とＸドライバ３０４のスイッ
チを切り換える制御信号を出力する制御回路で、例えば
セイコーエプソン製の５ＥＤ１３３０液晶コントローラ
等である。

以上の構成となっており、液晶パネルがコンデンサとし
て働くので、電源回路３０１からみると液晶パネル３０
２、Ｙドライバ３０３、Ｘドライバ３０４は容量性の負
荷となる。ここで、この液晶表示装置を駆動すると、Ｙ
ドライバ３０３とＸドライバ３０４のスイッチが切り替
わる際に液晶パネルの作るコンデンサへの急速な充放電
が起き、これによって電圧ｖＯが電圧Ｖ＋より高くなろ
うとし、電圧■５がＶ−より低くなろうとする。しかし
、′ｇｌ源回路３０１はこのような現象を抑制する効果
をもつのて、電圧ｖＯが電圧Ｖ＋より高くはならず、電
圧ｖ５がＶ−より低くならない。これによって各ドライ
バ３０３．３０４の電源電圧即ち電圧ｖ十、■−の範囲
に各ドライバの各スイッチ回路の入出力電圧が納まり、
ラッチアップによる各ドライバの誤動作や破壊を防止す
ることが出来る。

ここで、各ドライバ３０３．３０４の回路構成ニヨッテ
ハ、常ニ電圧ＶＯ，Ｖｌ、■２、■３、ｖ４、ｖ５の関
係が、 電圧ｖＯ≧ｖ１≧ｖ２≧Ｖ３≧■４≧ｖ５であることが
要求されるが場合がある。　（例えば（株）日立制作断
裂のドライバＨＤ６１１００Ａ等。）このような場合に
は、実施例２で示した電源回路で電源回路３０１を置き
換えることによって、容易に上記の条件を常に満たすこ
とが出来、ドライバの誤動作や破壊を防止できる。

［発明の効果コ 以上、述べてきたように複数の電圧を発生する電源回路
に於て、各電圧の出力端に必要に応じてダイオード逆バ
イアスになるよう接続することによって、容量性の負荷
を接続した時に発生しようとするスパイク状の電圧を抑
制することが出来、電源回路を構成するＭ？Ｅ回路の誤
動作や破壊を防止し、安定した電源回路を提供すること
が可能となった。

さらに、この電源回路を液晶表示装置に用いることによ
って、液晶パネルに電圧を供給するＸ及びＹドライバの
ラッチアップによる誤動作や破壊を防ぐことが出来、高
い信頼性を持つ液晶表示装置を提供することができた。

【図面の簡単な説明】

第１図は本発明の実施例１の電源回路の構成を示す回路
図。 第２図は実施例２の電源回路の構成を示す回路図。 第３図は実施例１の電源回路を用いた実施例３の液晶表
示装置の構成を示すフロック図。 １０１〜１０７・・・抵抗器で電圧分割回路を構成する
。 １１１〜１１６・・・緩衝回路（演算増幅器を用いたエ
ミッタホロワ回路） １２１〜１２７・・・コンデンサ １３１．１３２・・・ダイオード ２３３〜２３７・・・ダイオード ３０１・・・・・・・・・・・・・・・実施例１の１！
ｉ、源回路３０２・・・・・・・・・・・・・・・液晶
パネルで、Ｘ１〜Ｘ４は信号電極、 Ｙ１〜Ｙ３は走査電極 ３０３・・・・・・・・・・・・・・・Ｙドライバ３０
４・・・・・・・・・・・・・・・Ｘドライバ３０５・
・・・・・・・・・・・・・・制御回路以　　上 出願人　セイコーエプソン株式会社 代理人　弁理士　鈴木喜三部　他１名

Claims (3)

【特許請求の範囲】
1. （１）外部から電圧を入力する一対の入力端を持ち、該
   入力端へ外部から供給された電圧を複数の電圧に分割す
   る電圧分割回路と、該電圧分割回路で分割された電圧の
   内少なくとも１つの電圧に対応して、該電圧のインピー
   ダンスを低下させる目的で、該電圧を入力し該電圧と低
   インピーダンス化した同じ電圧を出力する緩衝回路を具
   備する電源回路に於て、前記緩衝回路の出力端と前記一
   対の入力端の少なくとも一方の端との間にダイオードを
   接続してあることを特徴とする電源回路。
2. （２）請求項１記載の電源回路に於て、少なくとも２つ
   の前記緩衝回路の出力端間にダイオードを接続してある
   ことを特徴とする電源回路。
3. （３）請求項１記載の電源回路若しくは請求項２記載の
   電源回路を備えたことを特徴とする液晶表示装置。