JPH04167812A - Pulse width conversion circuit - Google Patents

Pulse width conversion circuit

Info

Publication number
JPH04167812A
JPH04167812A JP29421790A JP29421790A JPH04167812A JP H04167812 A JPH04167812 A JP H04167812A JP 29421790 A JP29421790 A JP 29421790A JP 29421790 A JP29421790 A JP 29421790A JP H04167812 A JPH04167812 A JP H04167812A
Authority
JP
Japan
Prior art keywords
signal
current
circuit
pulse width
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29421790A
Other languages
Japanese (ja)
Other versions
JP3098531B2 (en
Inventor
Hidetoshi Ema
秀利 江間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP02294217A priority Critical patent/JP3098531B2/en
Publication of JPH04167812A publication Critical patent/JPH04167812A/en
Application granted granted Critical
Publication of JP3098531B2 publication Critical patent/JP3098531B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To attain pulse conversion excellent in linearity even when a period of an input signal is short by operating a differential switching circuit with the input signal at a prescribed period so as to charge/discharge a capacitor with a current from a current source, thereby generating a reference pattern signal. CONSTITUTION:A digital input signal (d) is inputted to a comparator 2 via a D/A converter 11. On the other hand, a triangle wave as a reference pattern signal from a triangle wave generating circuit 13 is inputted to the comparator 12 and when the triangle wave is lower than the level of an analog signal from the D/A converter 11, a pulse width signal at an L level is generated and when the triangle wave is higher than the level of the analog signal from the D/A converter 11, a pulse width signal at an H level is generated. In this case, an input signal (h) at a prescribed period is inputted to the bases of transistors(TRs) 16, 17 in the circuit 13 via a buffer circuit 14 and an inverter 15 and the TRs 16, 17 are switched in response to the signal (h). When the signal (h) at an H level, the TR 16 is turned on and the TR 17 is turned off and the setting current of a current source 18 flows to the TR 16 and a current equal to the setting current flows to a TR 20 to charge a capacitor 23, and when the signal (h) is at an L level, the capacitor 23 is discharged and a triangle wave is generated.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はパルス幅変換回路に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a pulse width conversion circuit.

〔従来の技術〕[Conventional technology]

近年、ディジタル技術の発達に伴いパルス幅を用いて各
種の制御を行う回路が多く扱われるようになり、パルス
の周期を変えずにデユーティ比を変えるパルス幅変換回
路の重要性が高まってきている。
In recent years, with the development of digital technology, many circuits that use pulse width to perform various types of control have come into use, and the importance of pulse width conversion circuits that change the duty ratio without changing the pulse period is increasing. .

第6図は従来のパルス幅変換回路の一例を示し、第7図
はその各部の波形を示す。
FIG. 6 shows an example of a conventional pulse width conversion circuit, and FIG. 7 shows waveforms of various parts thereof.

このパルス幅変換回路は抵抗1,2、コンデンサ3、演
算増幅器4、コンパレータ5、基準電圧発生回路6、信
号入力端子7、接地端子8及び出力端子9により構成さ
れている。
This pulse width conversion circuit includes resistors 1 and 2, a capacitor 3, an operational amplifier 4, a comparator 5, a reference voltage generation circuit 6, a signal input terminal 7, a ground terminal 8, and an output terminal 9.

このように構成されたパルス幅変換回路について第7図
を参照してその動作を以下に説明する。
The operation of the pulse width conversion circuit configured in this manner will be described below with reference to FIG.

まず、信号入力端子7に与えられた一定周期の信号りは
抵抗1,2、コンデンサ3及び演算増幅器4により構成
される。積分回路で積分されて三角波jとなる。この三
角波iと、基$電圧発生回路6より得られる基準電圧j
とがコンパレータ5により比較され、三角波iが基準電
圧jに比べて低い区間に低レベルとなる出力信号kが出
力端子9に現れる。この出力信号にのデユーティ比を出
力信号kが高レベルとなる時間Thと、出力信号kが低
レベルとなる時間T1との比で定義すると、出力信号に
のデユーティ比は基準電圧発生回路6より得られる基準
電圧jを制御することによって変えることができる。ま
た、信号入力端子7に与えられた一定周期の信号りの周
期を変化させる場合には入力信号りの周期を変化させる
と同時に、抵抗1,2、コンデンサ3及び演算増幅器4
により構成される積分回路の積分係数を変化させたり積
分回路を複数個用意してこれらを入力信号りの周期に応
じて選択的に用いたりする。
First, a constant period signal applied to the signal input terminal 7 is composed of resistors 1 and 2, a capacitor 3, and an operational amplifier 4. It is integrated by an integrating circuit and becomes a triangular wave j. This triangular wave i and the reference voltage j obtained from the base voltage generation circuit 6
are compared by the comparator 5, and an output signal k having a low level appears at the output terminal 9 in the section where the triangular wave i is lower than the reference voltage j. If the duty ratio of this output signal is defined as the ratio of the time Th during which the output signal k is at a high level and the time T1 during which the output signal k is at a low level, then the duty ratio of the output signal is calculated from the reference voltage generation circuit 6. This can be changed by controlling the obtained reference voltage j. In addition, when changing the period of a constant period signal applied to the signal input terminal 7, the period of the input signal is changed and at the same time, the resistors 1 and 2, the capacitor 3, and the operational amplifier 4 are
The integration coefficient of the integration circuit configured by the above may be changed, or a plurality of integration circuits may be prepared and these may be used selectively depending on the period of the input signal.

また、特開平2−69019号公報には第1の充電時定
数を有する第1の充電回路と、この第1の充電回路の充
電時定数より小さい第2の充電時定数を有する第2の充
電回路と、一定周期の入力信号に位相同期して前記両充
電回路を放電せしめるスイッチと、前記入力信号に位相
同期し前記スイッチの放電動作に先立って前記第2の充
電回路の充電電圧を保持するサンプルホールド回路と、
該サンプルホールド回路の保持電圧と前記第1の充電回
路の充電電圧とを比較し、その大小に応じて出力レベル
を2値的に変化せしめる比較回路とを有し、前記入力信
号のデユーティ比の変換された信号を前記比較手段の出
力として得ることを特徴とするパルス幅変換回路が記載
されている。
Furthermore, Japanese Patent Laid-Open No. 2-69019 discloses a first charging circuit having a first charging time constant, and a second charging circuit having a second charging time constant smaller than the charging time constant of the first charging circuit. a switch for discharging both charging circuits in phase synchronization with an input signal of a constant period; and a switch for discharging the second charging circuit in phase synchronization with the input signal, prior to discharging operation of the switch; sample and hold circuit,
a comparison circuit that compares the holding voltage of the sample and hold circuit with the charging voltage of the first charging circuit, and changes the output level in a binary manner according to the magnitude thereof; A pulse width conversion circuit is described, characterized in that a converted signal is obtained as the output of the comparison means.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記第6図に示したパルス幅変換回路では信号入力端子
7に与えられる入力信号りの周期を短くして行った場合
には、演算槽@器4の動作速度上の問題から直線性のよ
い三角波iが得られなくなり、更に三角波iの傾きを急
激に変化させることができなくなるので、パルス幅の狭
い(デユーティ比の小さな、又は大きな)出力波形を得
ることが困難となる。しかも、信号入力端子7に与える
一定周期の信号りの波形に依存した三角波iが演算増幅
器4の出力となるので、直線性が良くてデユーティ比が
小さいパルスをも得ようとすると、信号りに要求される
精度が厳しくなり、回路が複雑化してしまう。また、信
号入力端子7に与えられる入力信号りの周期を変化させ
る場合には入力信号りの周期を変化させると同時に、抵
抗1,2゜コンデンサ3及び演算増幅器4により構成さ
れる積分回路の積分係数を変化させたり積分回路を複数
個用意してこれらを入力信号りの周期に応じて選択的に
用いたりするので、回路構成が複雑になる。
In the pulse width conversion circuit shown in FIG. 6 above, when the period of the input signal applied to the signal input terminal 7 is shortened, it is difficult to obtain good linearity due to problems with the operating speed of the calculation tank @ unit 4. Since it becomes impossible to obtain the triangular wave i, and furthermore, it becomes impossible to rapidly change the slope of the triangular wave i, it becomes difficult to obtain an output waveform with a narrow pulse width (with a small or large duty ratio). Moreover, since the output of the operational amplifier 4 is a triangular wave i that depends on the waveform of the constant-cycle signal applied to the signal input terminal 7, if you try to obtain a pulse with good linearity and a small duty ratio, the signal The required accuracy becomes stricter and the circuit becomes more complex. In addition, when changing the period of the input signal applied to the signal input terminal 7, the period of the input signal is changed, and at the same time, the integration of the integrating circuit constituted by the resistor 1, 2° capacitor 3 and operational amplifier 4 is performed. The circuit configuration becomes complicated because the coefficients are changed or a plurality of integrating circuits are prepared and these are selectively used depending on the period of the input signal.

また、上記特開平2−69019号公報記載のパルス幅
変換回路ではコンデンサの電荷を放電させるためのスイ
ッチ等を必要とするので、一定周期の入力信号の周期を
小さくすることが難しいという欠点がある。
Furthermore, the pulse width conversion circuit described in JP-A-2-69019 requires a switch, etc. to discharge the charge of the capacitor, so it has the disadvantage that it is difficult to reduce the period of the input signal with a constant period. .

本発明は上記欠点を改善し、入力信号の周期が短くても
直線性のよいパルス幅変換を行うことができて、簡単な
構成で入力信号の周期の変化に対応できるパルス幅変換
回路を提供することを目的とする。
The present invention improves the above-mentioned drawbacks and provides a pulse width conversion circuit that can perform pulse width conversion with good linearity even if the period of the input signal is short, and can respond to changes in the period of the input signal with a simple configuration. The purpose is to

〔課題を解決するための手段〕[Means to solve the problem]

上記目的を達成するため、請求項1の発明は所定周期の
入力信号により差動スイッチング回路をスイッチングさ
せて電流源の電流でコンデンサの充放電を行わせること
により基準パターン信号を生成する基準パターン信号生
成回路と、ディジタルデータをアナログ信号に変換する
ディジタル/アナログ変換器と、前記基準パターン信号
と前記アナログ信号とを比較する比較器とを備えたもの
であり、 請求項2の発明は請求項1記載のパルス幅変換回路にお
いて、前記電流源の設定電流を変化させる電流可変手段
を備えたものである。
To achieve the above object, the invention of claim 1 provides a reference pattern signal that generates a reference pattern signal by switching a differential switching circuit using an input signal of a predetermined period and charging and discharging a capacitor with a current from a current source. The invention according to claim 2 is characterized in that it comprises a generation circuit, a digital/analog converter that converts digital data into an analog signal, and a comparator that compares the reference pattern signal and the analog signal. The pulse width conversion circuit described above includes current variable means for changing the set current of the current source.

〔作 用〕[For production]

請求項1の発明では基準パターン信号生成回路が所定周
期の入力信号により差動スイッチング回路をスイッチン
グさせて定電流源の電流でコンデンサの充放電を行わせ
ることにより基準パターン信号を生成し、ディジタル/
アナログ変換器がディジタルデータ1アナログ信号に変
換して比較器が前記基準パターン信号と前記アナログ信
号とを比較する。
In the first aspect of the invention, the reference pattern signal generating circuit generates the reference pattern signal by switching the differential switching circuit in response to an input signal of a predetermined period and charging and discharging a capacitor with the current of the constant current source.
An analog converter converts the digital data into an analog signal, and a comparator compares the reference pattern signal and the analog signal.

また、請求項2の発明では前記電流源の設定電流が電流
可変手段により変化させられる。
Further, in the invention according to claim 2, the set current of the current source is changed by a current variable means.

〔実施例〕〔Example〕

第1図は本発明の第1の実施例を示す。 FIG. 1 shows a first embodiment of the invention.

入力信号dはディジタルデータであってディジタル/ア
ナログ(D/A)変換器11によりアナログ信号に変換
され、比較器12に入力される。一方、三角波発生回路
からなる基準パターン信号生成回路13は一定周期の入
力信号りに対応して基準パターン信号として三角波を発
生して比較器12へ出力する。比較器12はD/A変換
器11からのアナログ信号と三角波発生回路13からの
三角波とを比較し、三角波がアナログ信号に比べて低レ
ベルのときには低レベルとなって三角波がアナログ信号
に比べて高レベルのときには高レベルとなるパルス幅信
号を出力する。このパルス幅信号は入力信号dに従って
入力信号りの周期でデユーティ比が変化す机 第2図は上記三角波発生回路13の構成を示す。
The input signal d is digital data and is converted into an analog signal by a digital/analog (D/A) converter 11 and input to a comparator 12. On the other hand, a reference pattern signal generation circuit 13 consisting of a triangular wave generation circuit generates a triangular wave as a reference pattern signal in response to an input signal of a constant period and outputs it to the comparator 12. The comparator 12 compares the analog signal from the D/A converter 11 and the triangular wave from the triangular wave generation circuit 13, and when the triangular wave is at a lower level than the analog signal, it becomes a low level and the triangular wave is at a lower level than the analog signal. When the level is high, a pulse width signal that becomes high level is output. The duty ratio of this pulse width signal changes with the period of the input signal according to the input signal d. FIG. 2 shows the configuration of the triangular wave generation circuit 13.

一定周期の入力信号りはバッファ14とインバータ15
とをそれぞれ介して1〜ランジスタ16,17のベース
に入力され、トランジスタ16.17が入力信号りに応
じてスイッチングする。入力信号りが高レベルのときに
はトランジスタ16がオン状態になって1−ランジスタ
I7がオフ状態となり、電流源18の設定電流がトラン
ジスタ16に流れてトランジスタ19〜2I及び抵抗2
2により構成されたカレントミラー回路により、電流源
18の設定電流と等しい電流がトランジスタ20のコレ
クタ電流として流れる。
For input signals with a constant period, the buffer 14 and the inverter 15
1 to the bases of transistors 16 and 17, respectively, and transistors 16 and 17 switch according to the input signals. When the input signal is at a high level, the transistor 16 is turned on and the transistor I7 is turned off, and the set current of the current source 18 flows to the transistor 16, and the transistors 19 to 2I and the resistor 2I are turned off.
2, a current equal to the set current of the current source 18 flows as a collector current of the transistor 20.

この1〜ランジスタ20のコレクタ電流によりコンデン
サ23が充電される。この結果、電流源18の設定電流
を1、コンデンサ23の容量をCとしたとき、コンデン
サ23の端子間電圧はI X t/C(t :時間)に
従って上昇する。一方、入力信号りが低レベルに反転し
たときには1〜ランジスタ16がオフ状態になってトラ
ンジスタ17がオン状態となる。このとき、トランジス
タ19〜21及び抵抗22により構成されたカレントミ
ラー回路には電流が流れず、1〜ランジスタ20のコレ
クタ電流がOとなる。そして、トランジスタ17がオン
となっているので、電流源j8の設定電流■は1〜ラン
ジスタ17を流れることになり、この電流■によりコン
デンサ23の電荷が放電される。この結果、コンデンサ
23の端子間電圧はIXt/Cに従って下降する。この
ようにコンデンサ23の充放電が行われてコンデンサ2
3の端子間に三角波の電圧が発生し、この三角波の電圧
が比較器12へ出力される。トランジスタ16.17は
差動スイッチング回路を構成しており、高速に動作して
上記三角波の誤差を小さくすることができる。
The capacitor 23 is charged by the collector currents of the transistors 1 to 20. As a result, when the set current of the current source 18 is 1 and the capacitance of the capacitor 23 is C, the voltage between the terminals of the capacitor 23 increases according to I X t/C (t: time). On the other hand, when the input signal R is inverted to a low level, transistors 1 to 16 are turned off and transistor 17 is turned on. At this time, no current flows through the current mirror circuit constituted by the transistors 19 to 21 and the resistor 22, and the collector currents of the transistors 1 to 20 become O. Since the transistor 17 is on, the set current (2) of the current source j8 flows through the transistor 17, and the electric charge in the capacitor 23 is discharged by this current (2). As a result, the voltage between the terminals of capacitor 23 decreases according to IXt/C. In this way, the capacitor 23 is charged and discharged, and the capacitor 2
A triangular wave voltage is generated between the terminals 3 and 3, and this triangular wave voltage is output to the comparator 12. The transistors 16 and 17 constitute a differential switching circuit, and can operate at high speed to reduce the error of the triangular wave.

第3図は本発明の第2の実施例における三角波発生回路
を示す。
FIG. 3 shows a triangular wave generating circuit in a second embodiment of the invention.

この第2の実施例は上記第1の実施例において、三角波
発生回路13として第3図に示す三角波発生回路を用い
たものである。第3図において、第2図と同一部分には
同一符号が付しである。この三角波発生回路ではトラン
ジスタ19〜21及び抵抗22により構成されたカレン
トミラー回路に電流源24゜25からバイアス電流が流
されて1−ランジスタ19〜21がオフとなることなく
動作し、より高速化できる。
This second embodiment uses the triangular wave generating circuit shown in FIG. 3 as the triangular wave generating circuit 13 in the first embodiment. In FIG. 3, the same parts as in FIG. 2 are given the same reference numerals. In this triangular wave generation circuit, a bias current is passed from a current source 24° 25 to a current mirror circuit constituted by transistors 19 to 21 and a resistor 22, and the first transistors 19 to 21 operate without being turned off, resulting in higher speed. can.

第4図は本発明の第3の実施例における三角波発生回路
を示す。
FIG. 4 shows a triangular wave generating circuit in a third embodiment of the present invention.

この第3の実施例は上記第2の実施例において、三角波
発生回路13として第4図に示す三角波発生回路を用い
たものである。第4図において、第3図と同一部分には
同一符号が付しである。この三角波発生回路ではコンデ
ンサ23の端子間電圧が1−ランジスタ26及び抵抗2
7により電流に変換されてトランジスタ28〜31及び
抵抗32により構成されるカレントミラー回路に入力さ
れ、トランジスタ26のコレクタ電流に等しい電流がト
ランジスタ28,31に流れる。トランジスタ31のコ
レクタ電流は抵抗33により電圧に変換されて三角波電
圧として比較器12へ出力され、トランジスタ28のコ
レクタ電流と電流源34の設定電流との誤差電流により
コンデンサ35の充電、放電が行われる。このコンデン
サ35の端子間電圧がトランジスタ36及び抵抗37に
より電流に変換され、1−ランジスタ19〜21及び抵
抗22により構成されたカレントミラー回路にバイアス
電流として流れる。したがって、電流源34の設定電流
とトランジスタ28のコレクタ電流の平均値が等しくな
るようにコンデンサ23の電荷が放電され、トランジス
タ31のコレクタ電流が安定化されて抵抗33の端子間
電圧が安定化される。
This third embodiment uses the triangular wave generating circuit shown in FIG. 4 as the triangular wave generating circuit 13 in the second embodiment. In FIG. 4, the same parts as in FIG. 3 are given the same reference numerals. In this triangular wave generation circuit, the voltage between the terminals of the capacitor 23 is 1 - the resistor 26 and the resistor 2.
7 converts it into a current and inputs it into a current mirror circuit constituted by transistors 28 to 31 and a resistor 32, and a current equal to the collector current of transistor 26 flows through transistors 28 and 31. The collector current of the transistor 31 is converted into a voltage by the resistor 33 and output as a triangular wave voltage to the comparator 12, and the capacitor 35 is charged and discharged by the error current between the collector current of the transistor 28 and the set current of the current source 34. . The voltage between the terminals of this capacitor 35 is converted into a current by a transistor 36 and a resistor 37, and flows as a bias current to a current mirror circuit constituted by 1-transistors 19 to 21 and a resistor 22. Therefore, the charge in the capacitor 23 is discharged so that the set current of the current source 34 and the average value of the collector current of the transistor 28 become equal, the collector current of the transistor 31 is stabilized, and the voltage between the terminals of the resistor 33 is stabilized. Ru.

第5図は本発明の第4の実施例における三角波発生回路
を示す。
FIG. 5 shows a triangular wave generation circuit in a fourth embodiment of the present invention.

この第4の実施例は上記第3の実施例において、三角波
発生回路13として第5図に示す三角波発生回路を用い
たものである。第5図において、第4図と同一部分には
同一符号が付しである。この三角波発生回路では上記電
流源18の設定電流の代わりにトランジスタ38のコレ
クタ電流が1〜ランジスタ16.+7に流れる。トラン
ジスタ39〜44.電流源45.46、抵抗47、バッ
ファ48,49、インバータ50,5]によりスイッチ
ング回路が構成され、このスイッチング回路にディジタ
ル電流設定信号a、bが入力される。ここに、電流源4
5.46の設定電流は互いに異なる値に設定されている
。電流設定信号a。
This fourth embodiment uses the triangular wave generating circuit shown in FIG. 5 as the triangular wave generating circuit 13 in the third embodiment. In FIG. 5, the same parts as in FIG. 4 are given the same reference numerals. In this triangular wave generating circuit, instead of the set current of the current source 18, the collector current of the transistor 38 is set from 1 to 16. Flows to +7. Transistors 39-44. Current sources 45, 46, resistors 47, buffers 48, 49, inverters 50, 5] constitute a switching circuit, and digital current setting signals a and b are input to this switching circuit. Here, current source 4
The set currents of 5.46 are set to different values. Current setting signal a.

bがともに高レベルの場合にはトランジスタ41,44
がオンとなって1−ランジスタ42,43がオフとなり
、トランジスタ38のコレクタには電流源45の設定電
流に応じた電流が流れる。また、電流設定信号aが高レ
ベルで電流設定信号すが低レベルの場合にはトランジス
タ4]、43がオンとなってトランジスタ42.44が
オフとなり、トランジスタ38のコレクタには電流源4
5.46の各設定電流の和に応じた電流が流れる。電流
設定信号a、bがともに低レベルの場合にはトランジス
タ42.43がオンとなってl〜ランジスタ41,44
がオフとなり、1ヘランジスタ38のコレクタには電流
源46の設定電流に応じた電流が流れる。したがって、
人力信号りの周期を可変すると同時に、電流設定信号a
、bにより1−ランジスタ38のコレクタ電流を可変す
ることでコンデンサ23の充電、放電の電流値を可変す
ればパル。
When both b are at high level, transistors 41 and 44
is turned on, the 1-transistors 42 and 43 are turned off, and a current corresponding to the set current of the current source 45 flows through the collector of the transistor 38. Further, when the current setting signal a is at a high level and the current setting signal is at a low level, transistors 4 and 43 are turned on and transistors 42 and 44 are turned off, and the collector of the transistor 38 is connected to the current source 4.
A current flows according to the sum of the set currents of 5.46. When current setting signals a and b are both at low level, transistors 42 and 43 are turned on, and transistors 41 and 44 are turned on.
is turned off, and a current corresponding to the set current of the current source 46 flows through the collector of the 1H transistor 38. therefore,
At the same time as changing the period of the human input signal, the current setting signal a
, b, by varying the collector current of the 1-transistor 38, the current value for charging and discharging the capacitor 23 is varied.

ス幅変換の周期を変えることができ、変換周期の異なる
入力信号dに対応したパルス幅変換を行うことができる
。また、コンデンサ52及び抵抗53が付加され、トラ
ンジスタ30,28.31に流れる電流の平均値が速や
かに電流源34の電流値と等しくなる。
The period of pulse width conversion can be changed, and pulse width conversion corresponding to input signals d having different conversion periods can be performed. Furthermore, a capacitor 52 and a resistor 53 are added, and the average value of the currents flowing through the transistors 30, 28, 31 quickly becomes equal to the current value of the current source 34.

この場合、コンデンサ33の端子間電圧はトランジスタ
511,55、電流源56、抵抗57及び電圧源58か
らなる差動増幅器を介してトランジスタ26のベース・
エミッタ間に印加され、コンデンサ23は抵抗27を介
して充放電を行う。
In this case, the voltage between the terminals of the capacitor 33 is applied to the base of the transistor 26 via a differential amplifier consisting of transistors 511 and 55, a current source 56, a resistor 57, and a voltage source 58.
A voltage is applied between the emitters, and the capacitor 23 is charged and discharged via the resistor 27.

〔発明の効果〕〔Effect of the invention〕

以上のように請求項1の発明によれば所定周期の入力信
号により差動スイッチング回路をスイッチングさせて電
流源の電流でコンデンサの充放電を行わせることにより
基準パターン信号を生成するので、入力信号の周期が短
くても直線性のよいパルス幅変換を行うことができる。
As described above, according to the invention of claim 1, the reference pattern signal is generated by switching the differential switching circuit with the input signal of a predetermined period and charging and discharging the capacitor with the current of the current source. Even if the cycle is short, pulse width conversion with good linearity can be performed.

また、請求項2の発明によれば請求項1記載のパルス幅
変換回路において、前記定電流源の設定電流を変化させ
る電流可変手段を備えたので、変換周期の異なるディジ
タルデータに対応したパルス幅変換を行うことができ、
簡単な構成で入力信号の周期の変化に対応できる。
According to the second aspect of the invention, the pulse width conversion circuit according to the first aspect is provided with a current variable means for changing the set current of the constant current source, so that the pulse width conversion circuit corresponding to digital data having different conversion cycles is provided. can perform the conversion,
It can respond to changes in the input signal cycle with a simple configuration.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示すブロック図、第2図は
同実施例の三角波発生回路を示す回路図、第3図〜第5
図は本発明の他の各実施例の三角波発生回路を示す回路
図、第6図は従来のパルス幅変換回路の一例を示すブロ
ック図、第7図は同パルス幅変換回路の各部の波形を示
す波形図である。 】1・・・D/A変換器、12・・・比較器、13・・
・三角波発生回路、16.17,19,20.38〜4
4・・・1〜ランジスタ、18,45.46・・・電流
源、23・・・コンデンサ。 4111J−ミ ス
Fig. 1 is a block diagram showing an embodiment of the present invention, Fig. 2 is a circuit diagram showing a triangular wave generation circuit of the same embodiment, and Figs.
The figures are circuit diagrams showing triangular wave generation circuits according to other embodiments of the present invention, Fig. 6 is a block diagram showing an example of a conventional pulse width conversion circuit, and Fig. 7 shows waveforms of various parts of the pulse width conversion circuit. FIG. ]1...D/A converter, 12...Comparator, 13...
・Triangular wave generation circuit, 16.17, 19, 20.38-4
4...1 - transistor, 18, 45.46... current source, 23... capacitor. 4111J-Miss

Claims (1)

【特許請求の範囲】 1、所定周期の入力信号により差動スイッチング回路を
スイッチングさせて電流源の電流でコンデンサの充放電
を行わせることにより基準パターン信号を生成する基準
パターン信号生成回路と、ディジタルデータをアナログ
信号に変換するディジタル/アナログ変換器と、前記基
準パターン信号と前記アナログ信号とを比較する比較器
とを備えたことを特徴とするパルス幅変換回路。 2、請求項1記載のパルス幅変換回路において、前記定
電流源の設定電流を変化させる電流可変手段を備えたこ
とを特徴とするパルス幅変換回路。
[Claims] 1. A reference pattern signal generation circuit that generates a reference pattern signal by switching a differential switching circuit in response to an input signal of a predetermined period and charging and discharging a capacitor with a current from a current source, and a digital A pulse width conversion circuit comprising: a digital/analog converter that converts data into an analog signal; and a comparator that compares the reference pattern signal and the analog signal. 2. The pulse width conversion circuit according to claim 1, further comprising current variable means for changing the set current of said constant current source.
JP02294217A 1990-10-31 1990-10-31 Pulse width conversion circuit Expired - Fee Related JP3098531B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02294217A JP3098531B2 (en) 1990-10-31 1990-10-31 Pulse width conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02294217A JP3098531B2 (en) 1990-10-31 1990-10-31 Pulse width conversion circuit

Publications (2)

Publication Number Publication Date
JPH04167812A true JPH04167812A (en) 1992-06-15
JP3098531B2 JP3098531B2 (en) 2000-10-16

Family

ID=17804854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02294217A Expired - Fee Related JP3098531B2 (en) 1990-10-31 1990-10-31 Pulse width conversion circuit

Country Status (1)

Country Link
JP (1) JP3098531B2 (en)

Also Published As

Publication number Publication date
JP3098531B2 (en) 2000-10-16

Similar Documents

Publication Publication Date Title
JPH05111241A (en) Dc/dc converter
US7102405B2 (en) Pulse-width modulation circuit and switching amplifier using the same
JPH04167812A (en) Pulse width conversion circuit
JP3136890B2 (en) Programmable delay generator
JP3608639B2 (en) Data conversion apparatus and acoustic apparatus using the same
JP3209181B2 (en) Slow on / off signal generation circuit
JPH03121614A (en) Oscillating circuit
JPS6022682Y2 (en) Digital to analog converter
JP3024514B2 (en) Solenoid control device
JPH05275995A (en) Feedback type pulse width modulating circuit
JPS647696B2 (en)
JP3231824B2 (en) Output circuit for buzzer drive
JP2001154749A (en) Reference voltage generation circuit
JPH07107391A (en) Cds circuit
JPS63294012A (en) Hysteresis circuit
JPH0588566B2 (en)
JPH0543547Y2 (en)
JPH05136662A (en) Pulse supply circuit
JPS5934720A (en) Voltage control oscillating circuit
JPH03117912A (en) Pulse generating circuit
JPS61294919A (en) Voltage controlled oscillating circuit
JPH1041791A (en) Triangular wave signal generation circuit
JP2003273653A (en) Mute circuit and reference voltage generating circuit
JPS6412407B2 (en)
JPH0575409A (en) Pulse delay circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080811

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080811

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090811

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090811

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100811

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees