JPH04167181A - Ｌｓｉブロックの配置改良方式 - Google Patents
Ｌｓｉブロックの配置改良方式Info
- Publication number
- JPH04167181A JPH04167181A JP2296047A JP29604790A JPH04167181A JP H04167181 A JPH04167181 A JP H04167181A JP 2296047 A JP2296047 A JP 2296047A JP 29604790 A JP29604790 A JP 29604790A JP H04167181 A JPH04167181 A JP H04167181A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- macro
- congestion
- degree
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 8
- 238000012986 modification Methods 0.000 claims description 7
- 230000004048 modification Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、チャネルレス型ケートアレイ方式のＬＳＩに
おけるブロックの配置改良方式に関する。
おけるブロックの配置改良方式に関する。
従来、チャネルレス型ゲートアレイ方式のＬＳＩの配置
改良方式では、階層設計する場合マクロの形状をあらか
じめ固定してブロックの配置を行っていた。例えば、こ
の種の技法としては、“ゲートアレイ配置配線プログラ
ムのトランジスタ敷き詰め式ゲートアレイへの適用”′
（昭和６１年度電子通信学会総合全国大会予稿集 ３
９４）や日経エレクトロニクス１９８８．３．７ （ｎ
ｏ、４４２）の記事が知られている。
改良方式では、階層設計する場合マクロの形状をあらか
じめ固定してブロックの配置を行っていた。例えば、こ
の種の技法としては、“ゲートアレイ配置配線プログラ
ムのトランジスタ敷き詰め式ゲートアレイへの適用”′
（昭和６１年度電子通信学会総合全国大会予稿集 ３
９４）や日経エレクトロニクス１９８８．３．７ （ｎ
ｏ、４４２）の記事が知られている。
上述した従来のＬＳＩブロックの配置改良方式では、マ
クロの位置や形が固定されているため配線の混雑度がＬ
ＳＩの部分部分で一様ではなく、あるマクロでは未配線
が０でかつまだ配線領域に余裕があるのに対し、あるマ
クロては未配線が発生してしまうという欠点かあった。
クロの位置や形が固定されているため配線の混雑度がＬ
ＳＩの部分部分で一様ではなく、あるマクロでは未配線
が０でかつまだ配線領域に余裕があるのに対し、あるマ
クロては未配線が発生してしまうという欠点かあった。
本発明のＬＳＩブロックの配線改良方式は、マクロの初
期配置領域（マクロ形状）を決定する形状決定手段と、
マクロ及びマクロ内のブロックの配置を行う配置手段と
、配置が行われた状態でブロックの配置されていない空
きセル領域である配線領域ての配線混雑度を見積もる混
雑度見積もり手段と、見積もり結果に基づいて配線混雑
度を緩和するようにブロックを移動しそれとともにマク
ロ形状を変化させる形状修正手段と、マクロの形状や配
置位置及び配線混在度の見積もり結果を記憶する記憶手
段とを有している。
期配置領域（マクロ形状）を決定する形状決定手段と、
マクロ及びマクロ内のブロックの配置を行う配置手段と
、配置が行われた状態でブロックの配置されていない空
きセル領域である配線領域ての配線混雑度を見積もる混
雑度見積もり手段と、見積もり結果に基づいて配線混雑
度を緩和するようにブロックを移動しそれとともにマク
ロ形状を変化させる形状修正手段と、マクロの形状や配
置位置及び配線混在度の見積もり結果を記憶する記憶手
段とを有している。
次に本発明について図面を参照して説明する。
第１図を参照すると、本発明の一実施例は、制御手段１
０１、形状決定手段１０２、配置手段１０３、混雑度見
積もり手段１０４、形状修正手段１０５、記憶手段１０
６から構成されている。
０１、形状決定手段１０２、配置手段１０３、混雑度見
積もり手段１０４、形状修正手段１０５、記憶手段１０
６から構成されている。
まず形状決定手段１０２を起動し、各マクロの初期形状
を決定する。この時、マクロに含まれるブロックの大き
さや形状を考慮し、配置に必要な最低限の大きさとする
。
を決定する。この時、マクロに含まれるブロックの大き
さや形状を考慮し、配置に必要な最低限の大きさとする
。
マクロの大きさが決定したら記憶手段１０６を起動しマ
クロの大きさを記憶し、次に配置手段１０３を起動しチ
ップレベルでの自動配置を行う。
クロの大きさを記憶し、次に配置手段１０３を起動しチ
ップレベルでの自動配置を行う。
チップレベルでの配置の後、各マクロ内での配置を行い
、記憶手段１０６を起動して配置結果を記憶する。この
結果第２図（ａ）のようになる。
、記憶手段１０６を起動して配置結果を記憶する。この
結果第２図（ａ）のようになる。
次に混雑度見積もり手段１０４を起動し、各マクロごと
にマク口内配線の配線混雑度を見積もる。この結果を記
憶手段１０６を起動して記憶する。見積もり結果よりマ
クロＡ２０１ではチャネル座標（ＸＡ、ＹＡ）のチャネ
ル２０５、マクロＢではチャネル座標（ＸＢ、ＹＢ）の
チャネル２０６、マクロＣ２０３ではチャネル座標（Ｘ
Ｃ。
にマク口内配線の配線混雑度を見積もる。この結果を記
憶手段１０６を起動して記憶する。見積もり結果よりマ
クロＡ２０１ではチャネル座標（ＸＡ、ＹＡ）のチャネ
ル２０５、マクロＢではチャネル座標（ＸＢ、ＹＢ）の
チャネル２０６、マクロＣ２０３ではチャネル座標（Ｘ
Ｃ。
ｙｃ）のチャネル２０７、マクロＤ２０４ではチャネル
座標（ＸＤ、ＹＤ）のチャネル２０８の配線混雑度が一
番高いとする。この４つのチャネルの中で一番高いもと
はチャネル（ＸＡ、ＹＡ）２０５だとする。
座標（ＸＤ、ＹＤ）のチャネル２０８の配線混雑度が一
番高いとする。この４つのチャネルの中で一番高いもと
はチャネル（ＸＡ、ＹＡ）２０５だとする。
そこで形状修正手段１０５を起動し、チャネル（ＸＡ、
ＹＡ）２０５の配線混雑度を改善するために第２図（ｂ
）のようにＸチャネル座標 ２２０とＹチャネルＹＡ２
２１を広げる。広げた結果を記憶手段１０６で記憶する
。再び混雑度見積もり手段１０４を起動し全マクロに対
して配線混雑度を見積もり、記憶手段１０６で記憶する
。今度はマクロＡ２０１ではチャネル（ＸＡ’ 、ＹＡ
′）２０９、マクＤＢではチャネル（ＸＢ、ＹＢ）２０
６、マクｏｃ２０３ではチャネル（ＸＣ。
ＹＡ）２０５の配線混雑度を改善するために第２図（ｂ
）のようにＸチャネル座標 ２２０とＹチャネルＹＡ２
２１を広げる。広げた結果を記憶手段１０６で記憶する
。再び混雑度見積もり手段１０４を起動し全マクロに対
して配線混雑度を見積もり、記憶手段１０６で記憶する
。今度はマクロＡ２０１ではチャネル（ＸＡ’ 、ＹＡ
′）２０９、マクＤＢではチャネル（ＸＢ、ＹＢ）２０
６、マクｏｃ２０３ではチャネル（ＸＣ。
ＹＣ）２０７、マクロＤ２０４ではチャネル（ＸＤ、Ｙ
Ｄ）２０８の配線混雑度が一番高いとする。
Ｄ）２０８の配線混雑度が一番高いとする。
そしてこの４つのチャネルの中で一番高いものはチャネ
ル（ＸＤ、ＹＤ）２０８とする。そこで形状修正手段１
０５を起動し、チャネル（ＸＤ。
ル（ＸＤ、ＹＤ）２０８とする。そこで形状修正手段１
０５を起動し、チャネル（ＸＤ。
ＹＤ）２０８の配線混雑度を改善するために第２図（ｃ
）のようにＸチャネル座標 ２２２とＹチャネル座標
２２３を広げ、記憶手段１０６で記憶する。
）のようにＸチャネル座標 ２２２とＹチャネル座標
２２３を広げ、記憶手段１０６で記憶する。
このようなマクロの形状修正及び配線混雑度見積もりを
、全マクロに対して配線収容性が満足されるかまたは他
のマクロやチップの大きさの限界でマクロの拡張が行え
なくなるまで繰返し行う。
、全マクロに対して配線収容性が満足されるかまたは他
のマクロやチップの大きさの限界でマクロの拡張が行え
なくなるまで繰返し行う。
ここでは、４つのマクロにおいて配線収容性が満足され
たとして、マクロの拡張を終える。
たとして、マクロの拡張を終える。
マクロの拡張が終ると、混雑度見積もり手段１０４を起
動し、ＬＳＩ全体に対してマクロ間配線も考慮した配線
収容性を見積もり、記憶手段１０６で記憶する。見積も
った結果、配線収容性が満足されていなかったとすると
、形状修正手段１０５を起動して第２図（ｄ）のように
一番配線混雑度の高いチャネル（ＸＥ、ＹＥ）２１０が
拡大するようにＸチャネルＸＥ２２４とＹチャネルＹＥ
２２５の幅を広げ、拡大した分だけ一番配線混雑度の低
いチャネル（ＸＦ、ＹＦ）２１１を縮小するようにＸチ
ャネルＸＦ２２６とＹチャネルＹＦ２２７の幅を狭くし
、その結果を記憶手段１０６で記憶する。
動し、ＬＳＩ全体に対してマクロ間配線も考慮した配線
収容性を見積もり、記憶手段１０６で記憶する。見積も
った結果、配線収容性が満足されていなかったとすると
、形状修正手段１０５を起動して第２図（ｄ）のように
一番配線混雑度の高いチャネル（ＸＥ、ＹＥ）２１０が
拡大するようにＸチャネルＸＥ２２４とＹチャネルＹＥ
２２５の幅を広げ、拡大した分だけ一番配線混雑度の低
いチャネル（ＸＦ、ＹＦ）２１１を縮小するようにＸチ
ャネルＸＦ２２６とＹチャネルＹＦ２２７の幅を狭くし
、その結果を記憶手段１０６で記憶する。
そして再び配線収容性の見積もりを行い、配線収容性が
満足されていれば処理を終了し、満足されていなければ
形状修正及び配線収容性の見積もりを配線収容性が改善
されなくなるまで繰返し行う。
満足されていれば処理を終了し、満足されていなければ
形状修正及び配線収容性の見積もりを配線収容性が改善
されなくなるまで繰返し行う。
以上説明したように、本発明は配線混雑度の見積もり結
果に基づいてチャネルの幅を変化させそれとともにマク
ロの形状を変化させることにより、ＬＳＩの配線領域全
体にわたって配線混雑度が緩和され、配線領域全体を有
効に利用できるという効果がある。
果に基づいてチャネルの幅を変化させそれとともにマク
ロの形状を変化させることにより、ＬＳＩの配線領域全
体にわたって配線混雑度が緩和され、配線領域全体を有
効に利用できるという効果がある。
第１図は本発明の一実施例を示す図、第２図（ａ）は拡
張前のマクロを配置した図、第２図（ｂ）はチャネル（
ＸＡ、ＹＡ）を拡大した図、第２図（ｃ）はチャネル（
ＸＤ、ＹＤ）を拡大した図、第２図＜ｄ）は配線混雑度
の見積もり結果をもとにチャネル（ＸＥ、ＹＥ）を拡大
し、チャネル（ＸＦ、ＹＦ）を縮小した図である。 １０１・・・制御手段、１０２・・形状決定手段、１０
３・・・配置手段、１０４・・・混雑度見積もり手段、
１０５・・・形状修正手段、１０６・・・記憶手段。
張前のマクロを配置した図、第２図（ｂ）はチャネル（
ＸＡ、ＹＡ）を拡大した図、第２図（ｃ）はチャネル（
ＸＤ、ＹＤ）を拡大した図、第２図＜ｄ）は配線混雑度
の見積もり結果をもとにチャネル（ＸＥ、ＹＥ）を拡大
し、チャネル（ＸＦ、ＹＦ）を縮小した図である。 １０１・・・制御手段、１０２・・形状決定手段、１０
３・・・配置手段、１０４・・・混雑度見積もり手段、
１０５・・・形状修正手段、１０６・・・記憶手段。
Claims (1)
- 【特許請求の範囲】 配置領域の単位となるセルの敷き詰められたチャネルレ
ス型ゲートアレイ方式のＬＳＩで階層的に配置処理を行
う場合、配置単位となる１つ以上のセルで構成されたブ
ロックを複数個まとめ、ひとかたまりにしたマクロの初
期配置領域（マクロ形状）を決定する形状決定手段と、 マクロ及びマクロ内のブロックの配置を行う配置手段と
、配置が行われた状態でブロックの配置されていない空
きセル領域である配線領域での配線混雑度を見積もる混
雑度見積もり手段と、見積もり結果に基づいて配線混雑
度を緩和するようにブロックを移動しそれとともにマク
ロ形状を変化させる形状修正手段と、 マクロの形状や配置位置及び配線混雑度の見積もり結果
を記憶する記憶手段を有することを特徴とするＬＳＩブ
ロックの配置改良方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2296047A JPH04167181A (ja) | 1990-10-31 | 1990-10-31 | Ｌｓｉブロックの配置改良方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2296047A JPH04167181A (ja) | 1990-10-31 | 1990-10-31 | Ｌｓｉブロックの配置改良方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04167181A true JPH04167181A (ja) | 1992-06-15 |
Family
ID=17828415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2296047A Pending JPH04167181A (ja) | 1990-10-31 | 1990-10-31 | Ｌｓｉブロックの配置改良方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04167181A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06244387A (ja) * | 1993-02-12 | 1994-09-02 | Nec Corp | 半導体集積回路の製造方法 |
-
1990
- 1990-10-31 JP JP2296047A patent/JPH04167181A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06244387A (ja) * | 1993-02-12 | 1994-09-02 | Nec Corp | 半導体集積回路の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0067304B1 (en) | Processing array and method for the physical design of very large scale integrated circuits | |
| US6961916B2 (en) | Placement method for integrated circuit design using topo-clustering | |
| TW201933192A (zh) | 神經網絡計算加速器及其執行的方法 | |
| Nair et al. | Global wiring on a wire routing machine | |
| US10831972B2 (en) | Capacity model for global routing | |
| JP2004213634A (ja) | プログラム可能なプラットフォーム・デバイス上において変動するメモリ要件を満足するように資源の固定された組を用いてメモリを構成する方法 | |
| JPH10116911A (ja) | 半導体集積回路の再レイアウト方法及び半導体集積回路の再レイアウトプログラムを記録した媒体 | |
| US6735754B2 (en) | Method and apparatus to facilitate global routing for an integrated circuit layout | |
| JP2006301961A (ja) | 半導体集積回路の自動フロアプラン手法 | |
| JPH04167181A (ja) | Ｌｓｉブロックの配置改良方式 | |
| US20060112365A1 (en) | Design support apparatus, design support program and design support method for supporting design of semiconductor integrated circuit | |
| US20020066066A1 (en) | Pin placement method for integrated circuits | |
| JP2000100951A (ja) | 半導体集積回路の設計方法及び設計装置 | |
| Areibi | Recursive and flat partitioning for VLSI circuit design | |
| US11681846B1 (en) | Sub-FPGA level compilation platform with adjustable dynamic region for emulation/prototyping designs | |
| US6693632B2 (en) | Method of area partition in virtual environment | |
| Slemaker et al. | A programmable printed-wiring router | |
| JP3570883B2 (ja) | 半導体集積回路の配線方法 | |
| Chiang et al. | Recognition of regular layout structures | |
| JP2833505B2 (ja) | 半導体集積回路の自動配線方法 | |
| Huijbregts et al. | General gate array routing using a k-terminal net routing algorithm with failure prediction | |
| JP2937428B2 (ja) | セル自動配置方法 | |
| Chang et al. | A robust over-the-cell channel router | |
| CN117934648A (zh) | 一种纹理数据采样方法、装置、存储介质及电子设备 | |
| JPH05303611A (ja) | 階層化データの展開方法及びデータ展開装置 |