JPH04167145A - Computer system - Google Patents
Computer systemInfo
- Publication number
- JPH04167145A JPH04167145A JP2294864A JP29486490A JPH04167145A JP H04167145 A JPH04167145 A JP H04167145A JP 2294864 A JP2294864 A JP 2294864A JP 29486490 A JP29486490 A JP 29486490A JP H04167145 A JPH04167145 A JP H04167145A
- Authority
- JP
- Japan
- Prior art keywords
- debugging
- computer system
- debug
- program
- monitor program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001419 dependent effect Effects 0.000 abstract 2
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
Abstract
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、基本部にデバッグ機能を股１した計算機シス
テムに関し、詳しくは、システム全体のデバッグ動作を
効率よく実行できるように改善するものである。[Detailed Description of the Invention] <Industrial Application Field> The present invention relates to a computer system that has a debug function in its basic part, and more specifically, to improve the ability to efficiently execute debug operations of the entire system. be.
〈従来の技術〉
デバッグ機能を内蔵した計算機システムは、通常、外部
にＣＲＴ及びキーボード等からなる端末を別に接続し、
この端末を用いてデバッグ機能を動作させている。<Prior art> A computer system with a built-in debug function usually connects a separate external terminal consisting of a CRT, keyboard, etc.
This terminal is used to run the debug function.
また、計算機自身にはじめから設置されている入出力装
置（ＣＲＴ、キーボード等）を使用してデバッグ機能を
実現するようにしたものもある。In addition, there are also systems that use input/output devices (CRT, keyboard, etc.) that are installed in the computer itself to realize a debugging function.
従来は上記のいずれの方式を採用してデバッグ動作を行
っていた。Conventionally, any of the above methods has been adopted for debugging operations.
〈発明が解決しようとする課題〉
しかしながら、外部に端末を接続してデバッグ機能を使
用する前者の方式は、計算機システム１台につき、予め
入出力装置として設置されている入出力装置の他に端末
１台が必要となり、スペース上、問題がある。また、計
算機システムに設置されている入出力装置を使用する後
者の方式は、この入出力装置自身を側脚するプログラム
をデバッグすることが困難であるという問題があった。<Problems to be Solved by the Invention> However, the former method, in which a terminal is connected externally to use the debugging function, requires a terminal in addition to the input/output devices installed in advance as input/output devices per computer system. One unit is required, which poses a problem in terms of space. Furthermore, the latter method, which uses an input/output device installed in a computer system, has a problem in that it is difficult to debug a program that uses the input/output device itself.
本発明は、上記のような問題を解決することを課麗とし
、デバッグ動作を効率よく実行できる計算機システムを
得ることを目的とする。The present invention aims to solve the above-mentioned problems, and aims to provide a computer system that can efficiently execute debugging operations.
〈課題を解決するための手段〉
以上の課題を解決した本発明は、内部にデバッガ機能を
有するとともに、外部の端末に接続する接１ａ機能を有
する計算機システムにおいて、前記端末を利用する第１
のデバッグ用モニタ・プログラムと当該計算機システム
に接続される入出力装置を利用する第２のデバッグ用プ
ログラムとを設定し、前記第１のデバッグ用モニタ・プ
ログラムまたは前記第２のデバッグ用モニタ・プログラ
ムのいずれを使用するかを設定するステイタス・レジス
タを設けたことを特徴とする計算機システムである。<Means for Solving the Problems> The present invention, which has solved the above-mentioned problems, provides a computer system having an internal debugger function and a connection 1a function for connecting to an external terminal.
a debugging monitor program and a second debugging program that utilizes an input/output device connected to the computer system, and the first debugging monitor program or the second debugging monitor program This computer system is characterized by providing a status register for setting which of the following is used.
く作用〉
本発明の計算機システムは、ステイタス・レジスタの設
定内容をチエツクし、端末を利用する第１のデバッグ用
モニタ・プログラム、または、当該計算機システムに接
続される入出力装置を利用する第２のデバッグ用プログ
ラムとを選択的に使用する。Function> The computer system of the present invention checks the setting contents of the status register and runs a first debugging monitor program that uses a terminal or a second debugging monitor program that uses an input/output device connected to the computer system. selectively use debugging programs.
〈実施例〉
第１図は、本発明の計算機システムの構成概念図であり
、この図を用いて本発明システムの原理を簡単に説明す
る。<Embodiment> FIG. 1 is a conceptual diagram of the configuration of a computer system of the present invention, and the principle of the system of the present invention will be briefly explained using this diagram.
計算機１は、内部に第１のデバッグ用モニタ。Computer 1 has a first debugging monitor inside.
プログラムＰ１及び第２のデバッグ用モニタ・プログラ
ムＰ２を設置し、これらのプログラムＰ１゜Ｐ２を切り
替えるスイッチ手段Ｓを備える。尚、第１のデバッグ用
プログラムＰ１は外部の端末を利用するデバッグ用モニ
タ・プログラムであり、第２のデバッグ用プログラムＰ
２は自分自身の入出力装置を利用するデバッグ用モニタ
・プログラムである。A program P1 and a second debugging monitor program P2 are installed, and a switch means S for switching between these programs P1 and P2 is provided. Note that the first debugging program P1 is a debugging monitor program that uses an external terminal, and the second debugging program P1 is a debugging monitor program that uses an external terminal.
2 is a debugging monitor program that uses its own input/output device.
入出力装置２は、この計算機システム固有の入出力装置
でありＣＲＴ２１、キーボード２２を有する。The input/output device 2 is an input/output device unique to this computer system, and includes a CRT 21 and a keyboard 22.
端末３は計算機１の端子に接続される、ＣＲＴ、キーボ
ード等を有する端末である。The terminal 3 is a terminal connected to a terminal of the computer 1 and has a CRT, a keyboard, etc.
このような構成にて、計算Ｉｌｌのスイッチ手段Ｓにて
第１のデバッグ用プログラムＰ１．ｔたは第２のデバッ
グ用プログラムＰ２を切り替えて使用する。With such a configuration, the first debugging program P1. Alternatively, the second debugging program P2 is switched and used.
第２図は、第１図のような本発明システムの構成概念を
実現するためのハードウェア的な機能ブロック図であり
、実際の計算機システムの内部構成である。FIG. 2 is a hardware functional block diagram for realizing the structural concept of the system of the present invention as shown in FIG. 1, and is an internal configuration of an actual computer system.
尚、ここで、以後の説明を簡単にするために、外部に端
末を接続してデバッグを行う方式を他立型デバッグ、自
分自身の入出力装置を使用してデバッグを行う方式を自
立型デバッグと呼ぶことにする。To simplify the explanation that follows, we will refer to the method of debugging by connecting an external terminal as stand-alone debugging, and the method of debugging using your own input/output device as independent debugging. I will call it.
第２図において、計算Ｉｌｌは、システム・バスＢに、
全体を制御するＣＰＵＩＩと、主記憶１２と、キーボー
ド、Ｒ３３ｍ信及びセントロニクス通信を制御するスレ
ーブ・プロセッサＭＰＵ１３と、ＣＲＴコントローラ等
を有するＣＲ７１１１１１１部１４と、内部に設定され
る第１のデバッグ用モニタ・プログラムＰｉ（他立型デ
バッグ）及び第２のデバッグ用モニタ・プログラムＰ２
（自立型デバッグ）の動作を制御しＲＯＭ等に格納され
ているデバッガ１５と、デバッグ・モードが他立型デバ
ッグまたは自立型デバッグかを設定するステイタス・レ
ジスタ１６とが接続されてなる。In FIG. 2, calculation Ill is connected to system bus B.
A CPU II that controls the whole, a main memory 12, a slave processor MPU 13 that controls the keyboard, R33m communication, and Centronics communication, a CR7111111 section 14 that has a CRT controller, etc., and a first debug monitor set inside. Program Pi (stand-alone debugging) and second debugging monitor program P2
A debugger 15 that controls the operation of (stand-alone debugging) and is stored in a ROM or the like is connected to a status register 16 that sets whether the debug mode is stand-alone debug or stand-alone debug.
更に、デバッグ・ボックス４は、デバッグ・モードの立
ち上げか通常モードの立ち上げか切り替えるスイッチ手
段である。そして、このデバッグ・ボックス４はセント
ロニクス通信の入出力コネクタを有して他立型デバッグ
時に端末３と計算機１との接続部となり、端末３は他立
型デバッグの入出力部とされる。Further, the debug box 4 is a switch means for switching between starting the debug mode and starting the normal mode. The debug box 4 has an input/output connector for Centronics communication, and serves as a connection between the terminal 3 and the computer 1 during stand-alone debugging, and the terminal 3 serves as an input/output unit for stand-alone debugging.
さて、このように構成された本発明の計算機システムの
動作を第３図のフローチャートを用いて説明する。Now, the operation of the computer system of the present invention configured as described above will be explained using the flowchart shown in FIG.
システムの電源がオンとなると、システムの立ち上げ動
作が開始する。When the system is powered on, the system startup operation begins.
そして、立ち上げモードが通常モードかデバッ グ
・モードかをチエツクし、デバッグ・モードでなく通常
モードであればシステムをローディングしてシステムを
立ち上げる。Then, check whether the startup mode is normal mode or debug mode, and if it is normal mode and not debug mode, load the system and start the system.
デバッグ・モードであればデバッグ１５が動作を開始し
、ステイタス・レジスタ１６をみてデバッグ・モードが
他面型デバッグまたは自立型デバッグかをみる。If it is in the debug mode, the debug 15 starts operating, and the status register 16 is checked to see if the debug mode is multi-faceted debugging or independent debugging.
他面型デバッグの場合は、第１のデバッグ用モニタ・プ
ログラムＰ１及び端末３を用いてデバッガ１５の動作を
制御する。In the case of double-sided debugging, the operation of the debugger 15 is controlled using the first debugging monitor program P1 and the terminal 3.
自立型デバッグの場合は、現在ＣＲＴ２１に表示されて
いる画面（ユーザ画面）の制御情報をデバッガ１５の内
部にセーブし、第２のデバッグ用モニタ・プログラムＰ
２を起動してデバッグのための画面をＣＲＴ制御部１４
からＣＲＴ２１ヘプロンプト出力及びデータ出力を行う
。In the case of standalone debugging, the control information of the screen (user screen) currently displayed on the CRT 21 is saved inside the debugger 15, and the second debugging monitor program P
2 and display the screen for debugging on the CRT control unit 14.
Prompt output and data output are performed from the CRT 21.
即ち、システムのキーボード２２からのデバッガ・コマ
ンドのキー人力に従ってエコーバック出力を行い、デバ
ッガ動作を実行する。That is, echo back output is performed according to the debugger command key input from the system keyboard 22, and the debugger operation is executed.
デバッガ動作を終えると、デバッガ１５からの立ち上げ
手続きにより、ＣＲＴ制御情報をデバッガ画面用からユ
ーザ画面用に切り替え、システムのローディングを行う
、これにより、通常のシステムが立ち上がる０通常、ユ
ーザはこの状態にて当該計算機システムを使用する。When the debugger operation is finished, the CRT control information is switched from the debugger screen to the user screen using the startup procedure from the debugger 15, and the system is loaded. As a result, the normal system starts up.Normally, the user is in this state. The computer system will be used in
この状態で、デバッグ動作を指定するエクセプション信
号（テスト・インタラブド信号等）が割り込むと、デバ
ッグ動作を開始し、ステイタス・レジスタ１６をみてデ
バッグ・モードが他面型デバッグまたは自立型デバッグ
かをみる。そして、上述したのと同様の動作を繰り返し
てデバッグ動作を実行する。In this state, when an exception signal (such as a test interconnected signal) designating a debug operation interrupts, the debug operation is started and the status register 16 is checked to see whether the debug mode is multi-sided debug or independent debug. Then, the debugging operation is executed by repeating the same operation as described above.
そして、デバッガへの命令でエクセブションを期待する
命令（ブレーク・ポイント、テスト・インタラブド、“
Ｇ”、“Ｔ”命令等）を実行すると、ＣＲＴ制御情報を
ロードしてユーザ画面に戻り、ユーザ・プログラムによ
るエクセプション発生を期待する。Then, instructions to the debugger that expect exceptions (break points, test interconnects, “
When the CRT control information is executed (such as "G" and "T" commands), the CRT control information is loaded, the screen returns to the user screen, and an exception is expected to occur due to the user program.
このようにして、本発明システムのデバッグ動作は実行
される。In this way, the debug operation of the system of the present invention is performed.
〈発明の効果〉
本発明の計算機システムによれば、自立型デバッグでは
計算機システム単体でシステムの基本部のデバッグが可
能となり、デバッグの環境の構築、スペースが有効に取
れる。そして、自立型デバッグと他面型デバッグとの切
り替えにより自立型デバッグでは不可能な計算機システ
ムのＣＲＴ画面、キーボード等に関するユーザのオペレ
ーションが介在する動作のデバッグを他面型デバッグで
行うことができる。このように、自立型デバッグと他面
型デバッグとの混在環境により、計算機システムの基本
部デバッグを効果的に行うことができる。<Effects of the Invention> According to the computer system of the present invention, in stand-alone debugging, the basic part of the system can be debugged with a single computer system, and the debugging environment can be constructed and space can be used effectively. By switching between standalone debugging and multifaceted debugging, it is possible to perform debugging of operations involving user operations on the CRT screen, keyboard, etc. of the computer system, which is impossible with standalone debugging. In this way, the basic part of the computer system can be effectively debugged in an environment where independent debugging and multi-faceted debugging are mixed.
第１図は本発明を実施した計算機システムの構成概念図
、第２図は本発明のハードウェア的な構成ブロック図、
第３図は本発明システムの動作を表わすフローチャート
である。FIG. 1 is a conceptual diagram of the configuration of a computer system implementing the present invention, and FIG. 2 is a block diagram of the hardware configuration of the present invention.
FIG. 3 is a flowchart showing the operation of the system of the present invention.
Claims (1)
末に接続する接続機能を有する計算機システムにおいて
、前記端末を利用する第１のデバッグ用モニタ・プログ
ラムと当該計算機システムに接続される入出力装置を利
用する第２のデバッグ用プログラムとを設定し、前記第
１のデバッグ用モニタ・プログラムまたは前記第２のデ
バッグ用モニタ・プログラムのいずれを使用するかを設
定するステイタス・レジスタを設けたことを特徴とする
計算機システム。(1) In a computer system that has an internal debugger function and a connection function for connecting to an external terminal, a first debugging monitor program that uses the terminal and an input/output device connected to the computer system are installed. A status register is provided for setting a second debugging program to be used and setting which of the first debugging monitor program or the second debugging monitor program is to be used. A computer system that
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02294864A JP3111355B2 (en) | 1990-10-31 | 1990-10-31 | Computer system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02294864A JP3111355B2 (en) | 1990-10-31 | 1990-10-31 | Computer system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04167145A true JPH04167145A (en) | 1992-06-15 |
| JP3111355B2 JP3111355B2 (en) | 2000-11-20 |
Family
ID=17813243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02294864A Expired - Fee Related JP3111355B2 (en) | 1990-10-31 | 1990-10-31 | Computer system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3111355B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009516879A (en) * | 2005-11-18 | 2009-04-23 | クゥアルコム・インコーポレイテッド | Mobile security system and method |
-
1990
- 1990-10-31 JP JP02294864A patent/JP3111355B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009516879A (en) * | 2005-11-18 | 2009-04-23 | クゥアルコム・インコーポレイテッド | Mobile security system and method |
| US8499171B2 (en) | 2005-11-18 | 2013-07-30 | Qualcomm Incorporated | Mobile security system and method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3111355B2 (en) | 2000-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0728670A (en) | Information processor | |
| JPH04167145A (en) | Computer system | |
| JPH0477833A (en) | Integrated circuit provided with debugging environment | |
| JPS6310456B2 (en) | ||
| JP3129397B2 (en) | Emulation device for microcomputer | |
| JP3001205B2 (en) | Information processing device | |
| JP2000039983A (en) | Computer system and display device switching control method | |
| JPH07248939A (en) | Processor and processor system | |
| JPS61177551A (en) | Start-up control system of processor | |
| JP2000076093A (en) | Emulator for microcomputer | |
| JPS62241041A (en) | Information processor | |
| JPH0229455Y2 (en) | ||
| JP3449812B2 (en) | Control electronics | |
| JPH0565894B2 (en) | ||
| JPS62168242A (en) | Debug system for subprocessor | |
| KR20040037300A (en) | Debugging method of multi-processor device | |
| JPH0477834A (en) | In-circuit emulator | |
| JPS63106840A (en) | Data processor unit | |
| JPH04278616A (en) | Initialization system for data input/output device | |
| JPS63104148A (en) | Developing device for microcomputer device | |
| JPS63106051A (en) | Microcomputer development supporting device | |
| JPH08272653A (en) | Freeze processing system | |
| JPH08292898A (en) | Microcomputer and debugging device | |
| JPH1039964A (en) | Portable information terminal equipment | |
| JPS59153245A (en) | Debugging device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |