JPH04160808A - Microwave low noise amplifier - Google Patents

Microwave low noise amplifier

Info

Publication number
JPH04160808A
JPH04160808A JP28808890A JP28808890A JPH04160808A JP H04160808 A JPH04160808 A JP H04160808A JP 28808890 A JP28808890 A JP 28808890A JP 28808890 A JP28808890 A JP 28808890A JP H04160808 A JPH04160808 A JP H04160808A
Authority
JP
Japan
Prior art keywords
fet
input
cds
capacitor
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28808890A
Other languages
Japanese (ja)
Inventor
Toshihiko Yoshimasu
敏彦 吉増
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP28808890A priority Critical patent/JPH04160808A/en
Publication of JPH04160808A publication Critical patent/JPH04160808A/en
Pending legal-status Critical Current

Links

Landscapes

  • Microwave Amplifiers (AREA)
  • Amplifiers (AREA)

Abstract

PURPOSE:To minimize an NF of a FET and to decrease an input side VSVW simultaneously by connecting a connection part between a source electrode and a capacitor to ground via an inductor or a transmission line. CONSTITUTION:An input side reflection coefficient (GAMMANopt) minimizing a noise figure NF of a FET and an input side reflection coefficient (GAMMAS) are made close to each other by the action of a capacitor connected between a drain and a source of the FET and a feedback component of the FET. In this case, when a capacitor Cds is not added, the coefficients GAMMANot, GAMMAS differ from each other largely, they are made close to each other attended with the increase on the capacitor Cds, and when the Cds increases, they are again parted. Thus, the optimum Cds making the coefficients GAMMAS, GAMMANot closest is in existence. Thus, the NF of the FET and the input VSWR are made small simultaneously.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はマイクロ波低雑音増幅器に関する。[Detailed description of the invention] (Industrial application field) The present invention relates to microwave low noise amplifiers.

(従来の技術) 近年、GaAs系やInP系を材料とする電界効果トラ
ンジスタ(以下、FETと略す)や高電子移動度トラン
ジスタ(以下、HEMTと略す)の開発が進むにつれ、
それらのトランジスタト整合回路やパイアヌ回路等を半
導体基板上にモノリシック化する試みが各所で盛んにお
こなわれている。このモノリシックICはMM I C
(MonolithicMicrowave上nteg
rated C1rcuit)と呼ばれ、これまでマイ
クロ波帯で主に使われていたハイブリッドマイクロ波I
 C(M I C: Microwaveかtegra
ted旦1rcuit)にくらべて小型で信頼性に優れ
ている。このため、UHF帯からミリ波にいたる周波数
で動作する種々の低雑音増幅器、ミキサや発振器等のM
MICが各所で開発され、マイクロ波送受信機等の小型
化に貢献している。特に、最近FET−?HEMTの低
雑音化が著しく進み、それに従いマイクロ波受信機も低
雑音化され、例えば12GHz帯衛星放送のBSコンバ
ータの雑音指数(以下NFと略す、NF : Nois
eFigure )は1dB程度まで改善されている。
(Prior Art) In recent years, as field effect transistors (hereinafter abbreviated as FET) and high electron mobility transistors (hereinafter abbreviated as HEMT) made of GaAs-based and InP-based materials have progressed,
Attempts to monolithically fabricate these transistor matching circuits, Piano circuits, etc. on semiconductor substrates are being actively made in various places. This monolithic IC is MM IC
(nteg on Monolithic Microwave
Hybrid microwave I
C (MIC: Microwave or tegra
It is smaller and has superior reliability compared to the tedan1rcuit. For this reason, various low-noise amplifiers, mixers, oscillators, etc.
MICs are being developed in various places and are contributing to the miniaturization of microwave transmitters and receivers. Especially recently, FET-? The noise of HEMTs has been significantly reduced, and accordingly, the noise of microwave receivers has also been reduced.
eFigure) has been improved to about 1 dB.

マイクロ波受信機は低雑音であることが要求されるが、
そのキーデバイスとなるのが受信機初段の低雑音増幅器
である。通常、低雑音増幅器を設計する際には、整合回
路は初段FETの入力側はNF最小に、FET間および
最終段FETの出力側は利得最大に設計される。FET
のNFHlFETの入力(11111(通常ゲート・ソ
ース間)から電源1111’tみた反射係数(/’S)
、FETの最小雑音指数NFm、NFm’にあたえる入
力側反射係数7’NoptとFETの等価雑音抵抗Rn
f用いて次式で表現される。(参考:第5図、1 : 
1ntrinsicFET、6:インダクタ) NF =NFm+4 *Rn* l 7’S −7”N
op t 12/(Zo*l 1+7”Nap t 1
2*(1−l 7″!3t2))・・・・・(1) ここで、Zoは線路の特性インピーダンスである。
Microwave receivers are required to have low noise, but
The key device is the low-noise amplifier at the first stage of the receiver. Normally, when designing a low-noise amplifier, a matching circuit is designed to minimize NF on the input side of the first-stage FET, and maximize gain between the FETs and on the output side of the final-stage FET. FET
NFHlFET input (11111 (usually between gate and source) to power supply 1111't reflection coefficient (/'S)
, the minimum noise figure NFm of the FET, the input side reflection coefficient 7'Nopt given to NFm', and the equivalent noise resistance Rn of the FET.
It is expressed by the following equation using f. (Reference: Figure 5, 1:
1ntrinsicFET, 6: Inductor) NF =NFm+4 *Rn* l 7'S -7"N
op t 12/(Zo*l 1+7”Nap t 1
2*(1-l 7″!3t2)) (1) Here, Zo is the characteristic impedance of the line.

次に、FETの入力反射係数r1は、FETのSパラメ
ータと負荷の反射係数rLを用いて、7’1=S11+
S21*S12*7”L/(1−7’L*522)  
・−・・・(2)と表わされる。また、FETの出力反
射係数r2は、電源の反射係数rSを用いて、 7’2=S22+S21*S12*7’S/(1−7’
S*511)  ・−−−−(3)と表わされる。なお
、7’S、 7’Lはそれぞれ、FETのゲートおよび
ドレインからFETの入出力側に接続される電源および
負荷を見た反射係数である。従って、(2)、 (3)
式を同時に満たす7’5(=7’lの複素共役)とr 
L C=r 2の複素共役)が存在し、それらの絶対値
が1より小さい場合はFETFi無条件安定で、(2)
式の複素共役となる反射係el(rS)kFETの入力
側に接続すれば、FETの入力側は整合され、低雑音増
幅器の入力VSWR(Voyage旦tanding 
Wave Ratio)は1になる。
Next, the input reflection coefficient r1 of the FET is calculated using the S parameter of the FET and the reflection coefficient rL of the load: 7'1=S11+
S21*S12*7"L/(1-7'L*522)
...It is expressed as (2). In addition, the output reflection coefficient r2 of the FET is calculated as follows using the reflection coefficient rS of the power supply: 7'2=S22+S21*S12*7'S/(1-7'
S*511) ・----(3) Note that 7'S and 7'L are reflection coefficients looking at the power supply and load connected from the gate and drain of the FET to the input/output side of the FET, respectively. Therefore, (2), (3)
7'5 (=complex conjugate of 7'l) and r that simultaneously satisfy the formula
If there exists a complex conjugate of L C=r 2) and their absolute value is less than 1, then FETFi is unconditionally stable, and (2)
If the reflection coefficient el(rS) k, which is the complex conjugate of the equation, is connected to the input side of the FET, the input side of the FET will be matched, and the
Wave Ratio) becomes 1.

〈発明が解決しようとする課題〉 しかし、一般には(1)式のr NoptとrSは一致
しない。低雑音増幅器ではNFk重視し、初段FETの
入力側整合回路t−7’Noptに設計するため、r 
NoptとrSの違いにより低雑音増幅器の入力VSW
Rが大きくなってしまう。従来例としてゲート長0.5
#ya、ゲート幅280μyaのGaAsMESFET
の周波数12GHzにおけるS/(ラメータとノイズパ
ラメータを下表に示す。
<Problems to be Solved by the Invention> However, in general, r Nopt and rS in equation (1) do not match. In low-noise amplifiers, we place emphasis on NFk and design the input side matching circuit t-7'Nopt of the first stage FET, so
The input VSW of the low noise amplifier depends on the difference between Nopt and rS.
R becomes large. As a conventional example, the gate length is 0.5
#ya, GaAs MESFET with gate width 280μya
The S/(parameter and noise parameters at a frequency of 12 GHz are shown in the table below.

表1 なお、表1のSパラメータは図5のaa’−bb’間の
2端子網のSパラメータで、従って、1ntrinsi
cFETIとインダクタ6を直列に接続した回路のSパ
ラメータである。また、インダクタ6はFET1と基準
電位a (b′)kワイヤや伝送線路を用いて接続する
際に生じるインダクタンスを等価回路素子で表わしてい
る。これらのSパラメータから計算サレ7:rrsI/
10.95 < 128°トナルノテ、r Noptと
rSは大きく離れており、FETの入力整合回路をrN
optに設計すると、低雑音増幅器の入力VSWRは大
きくなってしまうという問題が生じる。表1のFET’
i用いた1段増幅器の回路例を第6図に、また、その増
幅器のNFと入力VSWRの11.6〜12.2GHz
での特性を第7図に示す。第6図において、1は1nt
rinsicなFETで、40.41はそれぞれ入力と
出力の整合回路を成す伝送線路で、42は容量、43と
44はそれぞれFETのゲートとドレインの電圧供給端
子、45と46はそれぞれ増幅器の入力と出力端子であ
る。なお、第6図の40.41は150μm厚のGaA
s基板上に作成した120μm@のマイクロストリップ
駅路で構成されており、それぞれの物理長は40a=7
50μyn、40b=210μyn、41a=L80μ
m、41b=1060μmである。ここで、第6図の入
力整合回路40はNFを最小に、出力整合回路41は利
得最大に設計されている。第7図において、50はNF
の周波数特性で、51は入力VSWRのそれである。
Table 1 Note that the S parameters in Table 1 are the S parameters of the two-terminal network between aa' and bb' in FIG.
These are S parameters of a circuit in which cFETI and inductor 6 are connected in series. Further, the inductor 6 represents the inductance generated when connecting the FET 1 to the reference potential a (b')k using a wire or a transmission line as an equivalent circuit element. Calculate from these S parameters Sale 7: rrsI/
10.95 < 128° Tonal Note, r Nopt and rS are far apart, and the input matching circuit of the FET is
If the design is set to "opt", a problem arises in that the input VSWR of the low-noise amplifier becomes large. FET' in Table 1
Figure 6 shows a circuit example of a one-stage amplifier using i, and the NF of the amplifier and input VSWR of 11.6 to 12.2 GHz.
Figure 7 shows the characteristics at . In Figure 6, 1 is 1nt
rinsic FET, 40 and 41 are transmission lines forming input and output matching circuits, 42 is a capacitor, 43 and 44 are voltage supply terminals for the gate and drain of the FET, respectively, and 45 and 46 are inputs and inputs of an amplifier, respectively. It is an output terminal. Note that 40.41 in Fig. 6 is a 150 μm thick GaA
It is composed of 120 μm @ microstrip lines created on a S substrate, and the physical length of each is 40a = 7.
50μyn, 40b=210μyn, 41a=L80μ
m, 41b=1060 μm. Here, the input matching circuit 40 in FIG. 6 is designed to minimize NF, and the output matching circuit 41 is designed to maximize gain. In Figure 7, 50 is NF
51 is that of the input VSWR.

第7図の特性から、NFは帯域内で1.6dB以下が得
られているが、入力VSWRは帯域内で最大2.3であ
る。
From the characteristics shown in FIG. 7, an NF of 1.6 dB or less is obtained within the band, but the input VSWR is at most 2.3 within the band.

以上述べたように、従来の低雑音増幅器ではNFを最小
にするために、入力VSWRを大幅に犠牲にしなければ
ならないと言う問題があった。本発明は前記従来例の欠
点に鑑み、FETのNFi最小にし同時に入力側VSW
R’i殆ど犠牲にしないマイクロ波低雑音増幅器を提供
するものである。
As described above, conventional low-noise amplifiers have a problem in that input VSWR must be significantly sacrificed in order to minimize NF. In view of the drawbacks of the conventional example, the present invention minimizes the NFi of the FET and simultaneously increases the input side VSW.
The present invention provides a microwave low noise amplifier that does not sacrifice much of R'i.

〈課題を解決するための手段〉 本発明のマイクロ波低雑音増幅器は、FETの出力側、
すなわちドレイン・ソーヌ間に容量が接続され、該容量
と上記FETのソ・−ヌ電極がインダクタまたは伝送線
路を介して接地されていることを特徴とする。
<Means for Solving the Problems> The microwave low noise amplifier of the present invention has an output side of an FET,
That is, the device is characterized in that a capacitor is connected between the drain and the S/N, and the capacitor and the S/N electrode of the FET are grounded via an inductor or a transmission line.

〈作 用〉 本発明においては、FETのドレイン・ソース間に接続
される容量とFETの帰還成分(例えばゲート・ドレイ
ン間容量やソースインダクタンス等)の作用により、F
ETのNFが最小となる入力側反射係数(rNopt)
と、入力VSWR’に最小にする入力側反射係数(rs
)が接近する。従って、従来の低雑音増幅器では初段F
ETのNFi最小にするために、該FETの入力側整合
回路をr Nopt IIC股tt L ティfc f
cメ、r Nopt トrSCI距離に比例して低雑音
増幅器の入力VSWRが悪化していたが、本発明によれ
ばr NoptとrS′fI:非常に近くできるので、
低雑音増幅器のNFを小さく、同時に、入力VSWII
小さくすることが可能となる。
<Function> In the present invention, the FET is
Input side reflection coefficient (rNopt) that minimizes the NF of ET
and the input side reflection coefficient (rs
) approaches. Therefore, in a conventional low-noise amplifier, the first stage F
In order to minimize the NFi of the FET, the input side matching circuit of the FET is
The input VSWR of the low-noise amplifier deteriorated in proportion to the SCI distance, but according to the present invention, r Nopt and rS'fI can be made very close to each other, so
While reducing the NF of the low noise amplifier, the input VSWII
It is possible to make it smaller.

〈実施例〉 以下に実施例を挙げて本発明の詳細な説明する。<Example> The present invention will be explained in detail by giving examples below.

本発明の一実施例を第1図に示す。第1図において、1
はFET、2.8.4はそれぞれFET1のゲート、ド
レイン、ソース端子で、5はFET1に入出力するマイ
クロ波信号の基準電位で、信号は端子2−5間に入力し
端子3−5間から出力される。6はFETIのソース端
子と基準電位全接続するインダクタである。このインダ
クタ6はFETIと基準電位5をワイヤや伝送線路を用
いて接続する際に生じるインダクタンスを等価回路素子
で表わしている。7はFETIの出力側に並列に接続さ
れた容量Cdsである。第1図においてFETの入出力
を同時に整合する負荷側と電源側の反射係数をそれぞれ
rS、7’Lとし、また、FETのNFを最小にする入
力側反射係数をrNoptとする。FETIとして従来
例の特性(表1)を持つFETを使用し、12GHzに
おけるrSとrNoptt−Cdsの関数として計算し
た結果が第2図である。(第1図のFETIのSパラメ
ータは、表1のSパラメータ・から、第1.6図のイン
ダクタンス0.08nHをde −embedded 
して求め、その後Cdsとインダクタンス0.08 n
 Hf embeddedして第2図を計算した。)第
2図において、10がCdsが変化した時のrSの軌跡
で、Cd5=QpFが点A、Cd5=0.8pFが点B
であり、Cdsが増加するにつれてFSは矢印の方向に
変化する。−万、rNoptはCdsが変化しても大き
く変化せず、点11にある。第2図より明らかに、Cd
sを付加シナイ時(スナワチ、Cd5=OpF)は、r
Sと7’Noptは大きく違い、Cd50増mに伴って
この両者は接近し、さらに、Cdsが増加すると再び両
者は離れる傾向にある。従って、7’S&rNoptが
最も近くなる最適なCds値が存在し、その時FETI
のNFと入力VSWRt−同時に小さくすることが可能
となる。また、Cds を変化させてもFETのNFm
にはあまり影響がない。従って、低雑音増幅器の初段F
ETの出力側に容量を接続すれば、低雑音増幅器のNF
を劣化させることなく、入力VSWR?小さくすること
が可能となる。
An embodiment of the present invention is shown in FIG. In Figure 1, 1
are the FET, 2.8.4 are the gate, drain, and source terminals of FET1, respectively, 5 is the reference potential of the microwave signal input and output to FET1, and the signal is input between terminals 2 and 5, and between terminals 3 and 5. is output from. 6 is an inductor which is connected to the source terminal of FETI and the reference potential. This inductor 6 represents, as an equivalent circuit element, the inductance that occurs when the FETI and the reference potential 5 are connected using a wire or a transmission line. 7 is a capacitor Cds connected in parallel to the output side of FETI. In FIG. 1, the reflection coefficients on the load side and the power supply side that simultaneously match the input and output of the FET are respectively rS and 7'L, and the reflection coefficient on the input side that minimizes the NF of the FET is rNopt. FIG. 2 shows the results of calculations as functions of rS and rNoptt-Cds at 12 GHz using a FET with conventional characteristics (Table 1) as the FETI. (The S parameter of FETI in Figure 1 is obtained by de-embedding the inductance 0.08 nH in Figure 1.6 from the S parameter in Table 1.
Then, Cds and inductance 0.08 n
Figure 2 was calculated using Hf embedded. ) In Figure 2, 10 is the locus of rS when Cds changes, Cd5=QpF is point A, and Cd5=0.8pF is point B.
, and as Cds increases, FS changes in the direction of the arrow. -10,000, rNopt does not change significantly even if Cds changes and is at point 11. It is clear from Figure 2 that Cd
When adding s (Sunawachi, Cd5=OpF), r
S and 7'Nopt are significantly different, and as Cd50 increases, they tend to approach each other, and as Cds increases, they tend to separate again. Therefore, there is an optimal Cds value where 7'S&rNopt is closest, and at that time FETI
NF and input VSWRt can be reduced at the same time. Also, even if Cds is changed, the NFm of the FET
does not have much influence. Therefore, the first stage F of the low noise amplifier
By connecting a capacitor to the output side of the ET, the NF of the low noise amplifier
input VSWR? without degrading the input VSWR? It is possible to make it smaller.

Cdsが無い場合とCd5=0.2pFの場合のrSと
ノイズパラメータの計算結果を表2.8に表わす。
Table 2.8 shows the calculation results of rS and noise parameters when there is no Cds and when Cd5=0.2 pF.

Cdsが無い場合 7’S    7’Nopt   NFm(dB)  
R頑10.95G28° 0.72<118° 1.4
5  15表2 Cds=0.2pF r S   rNopt NFm(dB) Rn(Ω)
0.86<117°0.73<118°1.46 15
表3 上表の比較から、Cdsが煕い場合はrNoptとrS
の距離は0.26 、 Cds = 0.2 pFの場
合は距離は0.18であるので、Cdsを付加すること
によりrNoptと7’Sは大幅に近すき、その結果、
低雑音増幅器に用いる場合、FETのNEとvSWRを
同時に小さくできる。
7'S 7'Nopt NFm (dB) when there is no Cds
R hard 10.95G28° 0.72<118° 1.4
5 15 Table 2 Cds=0.2pF r S rNopt NFm (dB) Rn (Ω)
0.86<117°0.73<118°1.46 15
Table 3 From the comparison in the above table, when Cds is weak, rNopt and rS
The distance is 0.26, and when Cds = 0.2 pF, the distance is 0.18, so by adding Cds, rNopt and 7'S become much closer, and as a result,
When used in a low noise amplifier, the NE and vSWR of the FET can be reduced at the same time.

次に、本発明の他の実施例として、Cd5=0.2pF
を付加した本発明の実施例第1図のFETを用いた1段
増幅器例を第8図に示す。また、該増幅器の11.6〜
12.2GHzにおけるNFと入力VSWRの特性を第
4図に表わす。第3図において、第1図と同じ番号は向
じ菓子を表している。
Next, as another embodiment of the present invention, Cd5=0.2pF
An example of a one-stage amplifier using the FET shown in FIG. 1 is shown in FIG. 8. In addition, 11.6~ of the amplifier
FIG. 4 shows the characteristics of NF and input VSWR at 12.2 GHz. In FIG. 3, the same numbers as in FIG. 1 represent mukoji sweets.

また、20.21はそれぞれ入力と出力の整合回路を成
す伝送線路で、22は容量、23と24はそれぞれFE
Tのゲートとドレインの電圧供給端子、25と26はそ
れぞれ増幅器の入力と出力端子である。なお、第3図の
20.21は150μm厚のGaAs基板上に作成した
120μm幅のマイクロストリップ線路で構成されてお
り、それぞれの物理長は20a=690μm、20b=
250μm、21a=200μm、、21b=880μ
mである。第4図において、点線50.51は従来例の
増幅器のNFと入力VSWRで、実線60と61はそれ
ぞれ本発明の実施例第8図の増幅器のNFと入力VSW
Rの周波数特性である。第4図の比較から明らかなよう
に、本発明を用いた第3図の回路例では、帯域内でNF
L、6dB以下、入力VSWRI、7以下の良好な特性
が得られ、従来例に比べて、NFを殆ど悪化させずに入
力VSWRが大幅に改善可能となる。
In addition, 20 and 21 are transmission lines forming input and output matching circuits, 22 is a capacitor, and 23 and 24 are FE lines, respectively.
The gate and drain voltage supply terminals of T, 25 and 26, are the input and output terminals of the amplifier, respectively. Note that 20.21 in Fig. 3 is composed of a 120 μm wide microstrip line created on a 150 μm thick GaAs substrate, and the physical lengths of each are 20a = 690 μm, 20b =
250μm, 21a=200μm, 21b=880μm
It is m. In FIG. 4, dotted lines 50 and 51 are the NF and input VSWR of the conventional amplifier, and solid lines 60 and 61 are the NF and input VSWR of the amplifier of the embodiment of the present invention in FIG. 8, respectively.
This is the frequency characteristic of R. As is clear from the comparison in FIG. 4, in the circuit example of FIG. 3 using the present invention, the NF
Good characteristics such as L of 6 dB or less and input VSWRI of 7 or less can be obtained, and compared to the conventional example, the input VSWR can be significantly improved with almost no deterioration of NF.

以上、本発明を実施例を用いて詳細に説明した。The present invention has been described above in detail using examples.

なお、本発明はこれらの実施例に限定されるわけではな
く、例えば、本発明を低雑音増幅器の初段以外の増幅段
に適用することが可能である。また、本発明はGaAs
  MMICのみならずSiやInPを基板とするMM
 I Cや、ハイブリッドIC(MIC)にも適用可能
である。
Note that the present invention is not limited to these embodiments, and, for example, the present invention can be applied to amplification stages other than the first stage of a low-noise amplifier. Further, the present invention also relates to GaAs
Not only MMIC but also MM with Si and InP substrates
It is also applicable to IC and hybrid IC (MIC).

(発明の効果) 以上説明したように、本発明によれば、FETの入力整
合をとるための入力反射係数とNFを最小にするための
入力反射係数を近くできるため、低雑音増幅器のNFt
−劣化させることなく、該増幅器の入力VSWR?小さ
くすることが可能となる。
(Effects of the Invention) As explained above, according to the present invention, the input reflection coefficient for matching the input of the FET and the input reflection coefficient for minimizing the NF can be made close to each other.
- input VSWR of the amplifier without deterioration? It is possible to make it smaller.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明を用いたマイクロ波回路の一実施例を示
す図、第2図は本発明を用いた場合のr Noptとr
SのCds依存性を示す図、第8図は本発明を1段増幅
器に適用した回路例を示す図、第4図は第3図の回路例
の特性(NFと入力VSWR)の周波数特性を示す図、
第5図は反射係数F1.r2.rs、rLの定義k 示
T 参考図、第6図はGaAs  MESFETf:用
いた従来の1段増幅器例を示す図、第7図は第6図の回
路例の特性(NFと入力VSWR)の周波数特性を示す
図である。 1:FET、 2:FET1のゲート端子、8:FET
1のドレイン端子、 4:FET1のソース端子、 5
:マイクロ波信号の基準電位、 6:インダクタ、 7
:容量、 10:PSの軌跡、 11ニア”Nopt、
 20a、 20b:FET1の入力整合回路を構成す
る伝送線路、21a、21b:FETIの出力整合回路
を構成する伝送線路、 22:容量、 2 B : F
ET1のゲート電圧供給端子、 24:FET1のドレ
イン電圧供給端子、 25:増幅器の入力端子、 26
:増幅器の出力端子、 40a。 40b:入力整合回路、 41a、41b:出力整合回
路、 42:容量、 43:ゲート電圧供給端子、 4
4ニドレイン電圧供給端子、45:増幅器の入力端子、
 46:増幅器の出力端子、 50:従来例の増幅器の
NF、51:従来例の増幅器の入力VSWR160:本
発明例の増幅器のNF、 61:本発明例の増幅器の入
力■5WR0 代理人 弁理士  梅 1) 勝(他2名)第3図 周戒J& (GHK)
FIG. 1 is a diagram showing an embodiment of a microwave circuit using the present invention, and FIG. 2 is a diagram showing an example of a microwave circuit using the present invention.
Figure 8 shows a circuit example in which the present invention is applied to a one-stage amplifier. Figure 4 shows the frequency characteristics (NF and input VSWR) of the circuit example in Figure 3. diagram showing,
FIG. 5 shows the reflection coefficient F1. r2. Definition of rs, rL k Indication T Reference diagram, Figure 6 shows an example of a conventional one-stage amplifier using GaAs MESFETf, Figure 7 shows the frequency of the characteristics (NF and input VSWR) of the circuit example in Figure 6. FIG. 3 is a diagram showing characteristics. 1: FET, 2: Gate terminal of FET1, 8: FET
1 drain terminal, 4: FET1 source terminal, 5
: Reference potential of microwave signal, 6: Inductor, 7
: Capacity, 10: PS trajectory, 11 Near” Nopt,
20a, 20b: Transmission line forming the input matching circuit of FET1, 21a, 21b: Transmission line forming the output matching circuit of FETI, 22: Capacitance, 2B: F
Gate voltage supply terminal of ET1, 24: Drain voltage supply terminal of FET1, 25: Input terminal of amplifier, 26
: Amplifier output terminal, 40a. 40b: Input matching circuit, 41a, 41b: Output matching circuit, 42: Capacitor, 43: Gate voltage supply terminal, 4
4 Nidrain voltage supply terminal, 45: amplifier input terminal,
46: Output terminal of the amplifier, 50: NF of the conventional amplifier, 51: Input of the conventional amplifier VSWR160: NF of the amplifier of the present invention, 61: Input of the amplifier of the present invention ■5WR0 Agent Patent attorney Ume 1) Katsu (and 2 others) Figure 3 Shukai J & (GHK)

Claims (1)

【特許請求の範囲】[Claims] 1、電界効果トランジスタのドレインとソース電極間に
容量が接続され、上記ソース電極と容量の接続部がイン
ダクタまたは伝送線路を介して接地されていることを特
徴とするマイクロ波低雑音増幅器。
1. A microwave low-noise amplifier characterized in that a capacitor is connected between the drain and source electrodes of a field effect transistor, and a connection portion between the source electrode and the capacitor is grounded via an inductor or a transmission line.
JP28808890A 1990-10-24 1990-10-24 Microwave low noise amplifier Pending JPH04160808A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28808890A JPH04160808A (en) 1990-10-24 1990-10-24 Microwave low noise amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28808890A JPH04160808A (en) 1990-10-24 1990-10-24 Microwave low noise amplifier

Publications (1)

Publication Number Publication Date
JPH04160808A true JPH04160808A (en) 1992-06-04

Family

ID=17725635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28808890A Pending JPH04160808A (en) 1990-10-24 1990-10-24 Microwave low noise amplifier

Country Status (1)

Country Link
JP (1) JPH04160808A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107565912A (en) * 2017-08-25 2018-01-09 东南大学 A kind of amplifier circuit in low noise with AF panel

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107565912A (en) * 2017-08-25 2018-01-09 东南大学 A kind of amplifier circuit in low noise with AF panel

Similar Documents

Publication Publication Date Title
US7173502B2 (en) Reflection loss suppression circuit
JP4206589B2 (en) Distributed amplifier
US6472941B2 (en) Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies
JPH08130419A (en) Amplifier and receiver and communication equipment with the amplifier
JPH11195939A (en) Hemt-hbt cascode distributed amplifier
JPH0870207A (en) Impedance matching circuit
US8421537B2 (en) Electronic circuit
JPH0878976A (en) Reactive compensation power transistor circuit
JPH04160808A (en) Microwave low noise amplifier
US6239670B1 (en) Short-stub matching circuit
JP2722054B2 (en) amplifier
JP3231449B2 (en) Microwave circuit
JP3886642B2 (en) High frequency gain variable amplifier circuit
JP3062358B2 (en) Microwave integrated circuit device
WO2023243068A1 (en) Feedback amplifier
JPH04361410A (en) Broad band amplifier device
JP3133864B2 (en) Transistor amplifier
JP2868939B2 (en) Microwave amplifier
JP3070519B2 (en) Microwave monolithic integrated circuit
JP2674741B2 (en) Wideband amplifier
JPH0440702A (en) Microwave circuit
JP2591229B2 (en) Distributed amplifier
JP2001094361A (en) High frequency amplifier circuit
JPH0457124B2 (en)
JP2003332851A (en) Semiconductor amplifier