JPH0440702A - Microwave circuit - Google Patents
Microwave circuitInfo
- Publication number
- JPH0440702A JPH0440702A JP14893390A JP14893390A JPH0440702A JP H0440702 A JPH0440702 A JP H0440702A JP 14893390 A JP14893390 A JP 14893390A JP 14893390 A JP14893390 A JP 14893390A JP H0440702 A JPH0440702 A JP H0440702A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- active element
- input
- capacitance
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 4
- 230000006866 deterioration Effects 0.000 abstract description 4
- 230000002411 adverse Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000002184 metal Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Microwave Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野コ
本発明はマイクロ波回路に関し、特にマイクロ波信号を
増幅する能動素子と、能動素子の入出力インピーダンス
を隣接する入出力回路のインピーダンスに整合させるた
めのインピーダンス整合回路を備えたマイクロ波回路に
関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a microwave circuit, and in particular to an active element for amplifying a microwave signal and for matching the input/output impedance of the active element to the impedance of an adjacent input/output circuit. The present invention relates to a microwave circuit equipped with an impedance matching circuit for.
[従来の技術と発明が解決しようとする課題]近年、G
aAs系やInP系を材料とする電界効果トランジスタ
(以下、FETと略す)や変調ドープ電界効果トランジ
スタの開発が進むにつれ、それらのトランジスタと整合
回路やバイアス回路を半導体基板上にモノリシック化す
る試みが各所で盛んに行なわれている。このモノリシッ
クICはMMIC(Monoli thic Mic
r。[Problems to be solved by conventional technology and inventions] In recent years, G.
As the development of field-effect transistors (hereinafter referred to as FETs) and modulation-doped field-effect transistors made of aAs-based and InP-based materials progresses, attempts are being made to monolithically fabricate these transistors, matching circuits, and bias circuits on semiconductor substrates. It is widely practiced in various places. This monolithic IC is called MMIC (Monolithic Mic).
r.
wave Integrated C1rcuit
)とよばれ、これまでマイクロ波で主に使われていたハ
イブリッドマイクロ波集積回路(MIC:Microw
ave Integrated C1rcuit)
に比べて小型で信頼性に優れている。このため、UHF
帯からミリ波に至る周波数で動作する種々の低域雑音増
幅器、ミキサーや発振器などのMMICが各所で開発さ
れ、マイクロ波送受信器などの小型化に貢献している。wave Integrated C1rcuit
), and the hybrid microwave integrated circuit (MIC), which has been mainly used for microwaves,
ave Integrated C1rcuit)
It is smaller and more reliable than the . For this reason, UHF
MMICs such as various low-band noise amplifiers, mixers, and oscillators that operate at frequencies ranging from band to millimeter waves have been developed in various places, and are contributing to the miniaturization of microwave transceivers and the like.
MMICでは、半導体基板上に能動素子(FETやバイ
ポーラトランジスタなど)とマイクロ波線路、容量や抵
抗などの受動素子をモノリシックに集積する。このとき
、マイクロ波線路や容量は物理的なサイズが大きいため
、半導体プロセスを用いれば、ばらつきはほとんどなく
作製できる。In MMIC, active elements (such as FETs and bipolar transistors), microwave lines, and passive elements such as capacitors and resistors are monolithically integrated on a semiconductor substrate. At this time, since the microwave line and capacitor have a large physical size, they can be manufactured with almost no variation if a semiconductor process is used.
しかし、能動素子のFETやバイポーラトランジスタな
どでは微細加工が要求されるため、素子特性がどうして
もばらついてしまう。具体的には、FETでは近年ゲー
ト電極の微細化が進み、ゲート長が0.1μmまで短縮
されている。しかし、0.1μmのゲート電極を再現性
よく製作することは困難であり、多少のばらつきを生じ
る。FETのドレイン電流は、ゲート長に逆比例するた
め、ドレイン電流が一定の動作状態では、ゲート長に対
してゲートの動作電圧を変化させる必要がある。However, since active devices such as FETs and bipolar transistors require microfabrication, device characteristics inevitably vary. Specifically, in recent years, gate electrodes of FETs have become finer, and the gate length has been shortened to 0.1 μm. However, it is difficult to manufacture a 0.1 μm gate electrode with good reproducibility, and some variation occurs. Since the drain current of an FET is inversely proportional to the gate length, in an operating state where the drain current is constant, it is necessary to change the gate operating voltage with respect to the gate length.
また、ゲート長とゲート容量はほぼ比例するため、FE
Tの入力インピーダンスはゲート長に左右されることに
なる。Also, since gate length and gate capacitance are almost proportional, FE
The input impedance of T will depend on the gate length.
第5図は、ゲート要約0.1μm1ゲ一ト幅250μm
のSパラメータの周波数特性(1〜12GHz)を示す
図である。同図において、50は、SパラメータのSl
l成分、51はSパラメータの822成分を示す。この
周波数特性に示されるごと(FETの入力側Sllは、
抵抗成分Rinと容量成分Cinの直列接続として、ま
た、出力側S22は抵抗成分Routと容量成分Cou
tの並列接続として表わすことができる。そして、この
FETではRinが8Ω、Cinが0.2pFSRou
tが150Ω、Coutが0.1pFであり、トランス
コンダクタンスgmは60mSである。上記FETの等
価回路を第6図に示す。Figure 5 shows a gate summary of 0.1 μm and a gate width of 250 μm.
It is a figure showing the frequency characteristic (1-12GHz) of S parameter of. In the same figure, 50 is the S parameter Sl
The l component, 51, indicates the 822 component of the S parameter. As shown in this frequency characteristic (the input side Sll of the FET is
As a series connection of a resistance component Rin and a capacitance component Cin, the output side S22 has a resistance component Rout and a capacitance component Cou.
It can be expressed as a parallel connection of t. In this FET, Rin is 8Ω and Cin is 0.2pFSRou.
t is 150Ω, Cout is 0.1 pF, and transconductance gm is 60 mS. FIG. 6 shows an equivalent circuit of the above FET.
第7図は上記FETを用いた12GHz帯のMMIC増
幅器の従来例を示す回路図である。このMMIC増幅器
は、ソースが接地されたFETIと、入力端子10と、
出力端子11と、入力整合回路16と、出力整合回路1
7と、FETIのゲートにバイアス電圧を与えるための
ゲートバイアス回路18と、FET1のドレイン電圧を
印加するためのドレイン電圧印加回路19とを含む。上
記入力整合回路16は、入力端子10とFETIのゲー
トとの間に接続された入力伝送線路2、および入力端子
10とGNDとの間に接続された容量70とを含む。整
合回路17は、出力端子11とFETIのドレインとの
間に接続された出力伝送線路3、および出力端子11と
GNDとの間に接続された容量12とを含む。上記ゲー
トバイアス回路18は、FETIのゲートに直流電圧を
供給するためのバイアス端子8と、この端子8とGND
の間に接続されたキャパシタ6と、バイアス端子8と入
力伝送線路2との間に接続されるチョークコイル4とを
含む。またドレイン電圧印加回路19はFETIのドレ
インに直流電圧を供給するためのバイアス端子9と、キ
ャパシタ7と、チョークコイル5とを有する。FIG. 7 is a circuit diagram showing a conventional example of a 12 GHz band MMIC amplifier using the above FET. This MMIC amplifier includes a FETI whose source is grounded, an input terminal 10,
Output terminal 11, input matching circuit 16, and output matching circuit 1
7, a gate bias circuit 18 for applying a bias voltage to the gate of FETI, and a drain voltage application circuit 19 for applying a drain voltage of FET1. The input matching circuit 16 includes an input transmission line 2 connected between the input terminal 10 and the gate of the FETI, and a capacitor 70 connected between the input terminal 10 and GND. Matching circuit 17 includes an output transmission line 3 connected between output terminal 11 and the drain of FETI, and a capacitor 12 connected between output terminal 11 and GND. The gate bias circuit 18 includes a bias terminal 8 for supplying a DC voltage to the gate of the FETI, and a connection between this terminal 8 and GND.
and a choke coil 4 connected between a bias terminal 8 and an input transmission line 2. Further, the drain voltage application circuit 19 includes a bias terminal 9 for supplying a DC voltage to the drain of the FETI, a capacitor 7, and a choke coil 5.
なお、この回路においてFETIとして上記第5図のも
のを使用した場合には、この回路定数は次のように設定
される。Note that when the FETI shown in FIG. 5 is used in this circuit, the circuit constants are set as follows.
入力伝送線路2:特性インピーダンス50Ω、電気的長
さ67度(電気的長さθ=1/λ・πであり、Lは線路
の物理的長さ、λは線路内の波長である。Input transmission line 2: characteristic impedance 50Ω, electrical length 67 degrees (electrical length θ=1/λ·π, where L is the physical length of the line and λ is the wavelength within the line.
入力回路70:1.0pF
出力伝送線路3:特性インピーダンス50Ω、電気的長
さ95度
出力側容量12:0.35pF
上述のように回路定数を設定した場合のMMIC増幅器
の12GHzにおける利得は18.8dBであり、入出
力反射係数はほぼ0である。Input circuit 70: 1.0 pF Output transmission line 3: Characteristic impedance 50Ω, electrical length 95 degrees Output side capacitance 12: 0.35 pF When the circuit constants are set as described above, the gain of the MMIC amplifier at 12 GHz is 18. 8 dB, and the input/output reflection coefficient is approximately 0.
しかしながら、前述したごとくゲート長がばらつき、そ
の結果ウェハ面内で入力容量Cinが0゜18〜0.2
29Fの範囲に分布したとすると、12GHzでのSl
lはばらつくことになる。このばらつく様子を第4図に
示す。第4図について、A、B、C点はそれぞれC1n
=0.22,0゜20.0.18pFに対応する。また
、A−、BC=(白抜の○印)はそれぞれA、 B、
C点の複素共役インピーダンスを示す。However, as mentioned above, the gate length varies, and as a result, the input capacitance Cin varies from 0°18 to 0.2 within the wafer plane.
Assuming that it is distributed in the range of 29F, Sl at 12GHz
l will vary. Figure 4 shows this variation. Regarding Fig. 4, points A, B, and C are each C1n
=0.22,0°20.corresponds to 0.18pF. Also, A-, BC= (white circles) are A, B, respectively.
The complex conjugate impedance at point C is shown.
第4図に示されるごとくS11がばらつくにもかかわら
ず、MMIC内の整合回路はB点に基づいて設定されて
いるので、S11が、Bからのずれにつれて整合ロスが
増加するという問題が生じる。Even though S11 varies as shown in FIG. 4, the matching circuit in the MMIC is set based on point B, so a problem arises in that matching loss increases as S11 deviates from point B.
第7図の回路において、FETIのCinが0゜18.
0.20.0.22pFとばらついたときのMM I
Cの利得と入力反射係数の計算結果を表1に示す。なお
、ここでは議論を簡単にするため、Cinのみを変化さ
せ、その他の等価回路定数は一定としている。また、入
力反射係数は第7図の端子りからFETIを見た反射係
数である。In the circuit of FIG. 7, Cin of FETI is 0°18.
MM I when it varies from 0.20.0.22pF
Table 1 shows the calculation results of the gain of C and the input reflection coefficient. Note that here, in order to simplify the discussion, only Cin is changed, and the other equivalent circuit constants are kept constant. Further, the input reflection coefficient is the reflection coefficient when the FETI is viewed from the terminal in FIG.
表1
このように、ゲート長のばらつきによってMMICのマ
イクロ波特性がばらついてしまうため、MMIC作製後
マイクロ波特性のばらつきに応してMMICの整合回路
を調整しなければならない。Table 1 As described above, since the microwave characteristics of the MMIC vary due to variations in the gate length, the matching circuit of the MMIC must be adjusted according to the variations in the microwave characteristics after the MMIC is fabricated.
ところが、MMIC作製後整合回路の調整を行なうには
、入力伝送線路2や出力伝送線路の長さや幅を変えたり
、容量12.70を変える必要があり、不可能である。However, in order to adjust the matching circuit after manufacturing the MMIC, it is necessary to change the length and width of the input transmission line 2 and the output transmission line, and to change the capacitance 12.70, which is impossible.
このことはMMICの性能や歩留りを低下させる原因と
なっていた。This has been a cause of deteriorating the performance and yield of MMIC.
本発明は上記問題に鑑みてなされたものであり、能動素
子のばらつき、特にマイクロ波特性がばらついてもMM
ICの性能や歩留りの低下を防ぐことのできるマイクロ
波回路を提供することを目的とする。The present invention has been made in view of the above problem, and even if there are variations in active elements, especially variations in microwave characteristics, MM
It is an object of the present invention to provide a microwave circuit that can prevent deterioration in IC performance and yield.
「課題を解決するための手段]
上記目的を達成するための本発明に係るマイクロ波回路
は、
マイクロ波入力信号を増幅するための能動素子と、能動
素子の入出力インピーダンスを隣接する入出力回路のイ
ンピーダンスに整合させるためのインピーダンス整合回
路とか基板に形成されたマイクロ波回路であって、
上記インピーダンス整合回路は、
マイクロ波入力信号を上記能動素子に伝送するための入
力伝送線路と、
上記能動素子からのマイクロ波出力信号を伝送するため
のa力任送線路と、
上記能動素子に並列に接続され、上記能動素子の容量変
化を補正するダイオードと、
上記能動素子の容量と上記ダイオードの容量とが互いに
逆に変化するように上記能動素子およびダイオードに制
御電圧を供給するための制御電圧供給手段とを含む。"Means for Solving the Problems" A microwave circuit according to the present invention for achieving the above object includes an active element for amplifying a microwave input signal, and an adjacent input/output circuit that changes the input/output impedance of the active element. An impedance matching circuit or a microwave circuit formed on a substrate for matching the impedance of the active element, the impedance matching circuit comprising: an input transmission line for transmitting a microwave input signal to the active element; a power transmission line for transmitting a microwave output signal from the active element; a diode connected in parallel to the active element to correct a change in the capacitance of the active element; a capacitance of the active element and a capacitance of the diode; and control voltage supply means for supplying a control voltage to the active element and the diode such that the voltages change inversely to each other.
[作用]
上記構成の本発明によれば、ダイオードか能動素子と並
列に接続されていることから、ダイオードの制御電圧を
変化させると、ダイオードと能動素子の容量が変化し、
同時に上記能動素子の電流も変化する。その容量の変化
はダイオードと能動素子で増減が逆の関係となっている
ため、能動素子の容量が所望値より小さい場合には制御
電圧を高く調整することによってダイオードの容量が大
きくなり、逆の能動素子の容量が所望値より大きい場合
には制御電圧を小さ(調整することによって、ダイオー
ドの容量は小さくなる。これにより、能動素子の容量の
ばらつきに対して自己整合的にインピーダンス整合を行
なうことが可能となる。[Function] According to the present invention having the above configuration, since the diode is connected in parallel with the active element, when the control voltage of the diode is changed, the capacitance of the diode and the active element is changed.
At the same time, the current in the active element also changes. The capacitance increases and decreases in an inverse relationship between the diode and the active element, so if the capacitance of the active element is smaller than the desired value, adjusting the control voltage higher will increase the diode's capacitance, causing the opposite effect. If the capacitance of the active element is larger than the desired value, the capacitance of the diode is reduced by adjusting the control voltage to a smaller value.This allows impedance matching to be performed in a self-aligned manner against variations in the capacitance of the active element. becomes possible.
[実施例コ 以下、実施例を挙げて本発明の詳細な説明する。[Example code] Hereinafter, the present invention will be explained in detail by giving examples.
第1図は本発明の一実施例を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of the present invention.
同図を参照して、この実施例のマイクロ波回路と第7図
のマイクロ波回路との相違は、入力端子10とマイクロ
波帯で短絡する容量14との間に、伝送線路2とともに
入力整合回路を構成するためのダイオード13が接続さ
れ、ダイオード13のアノードにインピーダンス整合の
ための制御電圧を与えるバイアス端子15が接続されて
いる点である。Referring to the figure, the difference between the microwave circuit of this embodiment and the microwave circuit of FIG. A diode 13 for configuring the circuit is connected, and a bias terminal 15 for applying a control voltage for impedance matching is connected to the anode of the diode 13.
上記ダイオード13は、n型半導体と金属(たとえばA
見、Ti)とのショットキ障壁を有するものが使用され
る。ここで、n型半導体のキャリア濃度は3X1017
am−3程度で、ショットキ電極面積は約1000μm
2とする。ダイオード13のショットキ電極はバイアス
端子15に接続され、一方のオーミック電極は伝送線路
2に接続される。The diode 13 has an n-type semiconductor and a metal (for example, A
A material having a Schottky barrier with Ti) is used. Here, the carrier concentration of the n-type semiconductor is 3X1017
At about am-3, the Schottky electrode area is about 1000 μm
Set it to 2. A Schottky electrode of the diode 13 is connected to the bias terminal 15, and one ohmic electrode is connected to the transmission line 2.
上記バイアス端子15には、FET1のゲート・ソース
間電圧V、、(MESFET(7)場合通常0〜−IV
)よりも低い電圧V8が印加されるこの実施例のVaを
−1,5vとしている。The bias terminal 15 is connected to the gate-source voltage V of the FET 1 (usually 0 to -IV in the case of MESFET (7)).
Va in this embodiment, in which a voltage V8 lower than ) is applied, is set to -1.5V.
以上のように入力整合回路を構成しておくことにより、
バイアス電圧vaがゲート・ソース電圧V1.より低く
されているので、■、を変化させれば、ダイオード13
の容量とFETの入力容量が逆の変化をする。By configuring the input matching circuit as described above,
The bias voltage va is equal to the gate-source voltage V1. Since the diode 13 is lowered, by changing ■,
The capacitance of the FET and the input capacitance of the FET change in opposite ways.
なお、n型半導体と金属のショットキ障壁を用いたダイ
オード以外のダイオードを用いた場合でも、能動素子と
ダイオードの容量の増減が逆になるようにダイオードの
接続をし、制御電圧Vaの設定を行なう。Note that even when using a diode other than a diode using an n-type semiconductor and a metal Schottky barrier, connect the diode so that the increase and decrease in capacitance of the active element and the diode are opposite, and set the control voltage Va. .
第3図に示すダイオードの電圧・容量特性図などを2参
照して上記実施例をさらに詳細に説明する。The above embodiment will be described in further detail with reference to the voltage/capacitance characteristic diagram of the diode shown in FIG.
第1図の、DからFETを見た反射係数(S11)は、
Ri n=8Ω、C1n=0.2pFでは前述したごと
く第4図の点Bになる。このSllに整合するための伝
送線路2の特性インピーダンスは50Ωで電気的長さ6
7度、ダイオードの容量は1.OpFである。このとき
の、Dからダイオード側を見た反射係数は第4図の点B
−となり、複素共役整合はとれている。しかしながら、
FET1のゲート長がばらつき、Cinが0.18〜0
.22pFになり、そのときのゲート・ソース電圧V、
、i!それぞれ−0,5〜−0.7Vであったとすると
、S11は第4図の点A−Cの範囲でばらつく。しかし
、この実施例では、このインピーダンス整合回路にダイ
オード13を用いているため、Vl、の変化に伴いダイ
オード13の容量が第3図に示すごとく変化する。すな
わち、FET1のゲート長のばらつきにより■1.が−
0,5vから−0,7Vまで変化すると、そのときのダ
イオード13の容量は第3図の特性曲線31に示すごと
く約0.8〜1.3pFとなる。したがって、vよ、が
−0,5、−〇、6、−0.7Vのときにおける第1図
のDからダイオード側を見た反射係数は第4図の点Al
、Bl、C1(X印)となる。The reflection coefficient (S11) when looking at the FET from D in Figure 1 is:
When Rin=8Ω and C1n=0.2pF, point B in FIG. 4 is obtained as described above. The characteristic impedance of the transmission line 2 to match this Sll is 50Ω and the electrical length is 6
7 degrees, the capacity of the diode is 1. It is OpF. At this time, the reflection coefficient when looking at the diode side from D is point B in Figure 4.
−, and complex conjugate matching is achieved. however,
The gate length of FET1 varies, and Cin is 0.18 to 0.
.. becomes 22pF, and the gate-source voltage at that time is V,
,i! Assuming that the voltages are -0.5 to -0.7V, respectively, S11 varies within the range of points A to C in FIG. However, in this embodiment, since the diode 13 is used in this impedance matching circuit, the capacitance of the diode 13 changes as shown in FIG. 3 as Vl changes. That is, due to variations in the gate length of FET1, 1. Ga-
When the voltage changes from 0.5V to -0.7V, the capacitance of the diode 13 at that time becomes about 0.8 to 1.3 pF, as shown by the characteristic curve 31 in FIG. Therefore, when v is -0,5, -〇,6, -0.7V, the reflection coefficient when looking at the diode side from D in Figure 1 is point Al in Figure 4.
, Bl, C1 (X mark).
また、第4図の点A”、B−、CItV、、が−0゜5
、−0. 6.−0. 7VにおけるFETのS11の
複素共役インピーダンスを与える反射係数である。Also, points A'', B-, CItV,, in Fig. 4 are -0°5
, -0. 6. -0. It is the reflection coefficient that gives the complex conjugate impedance of FET S11 at 7V.
第7図に示す従来例ではノードD′から左側を見た反射
係数はFETのCin (Vt、)が変化しても常に、
点Bにあるので、Cinが0.18pF (V、、=−
0,TV)+::なった場合には、第4図の点B′とC
′の距離は整合ロスとなり、またCinが0.22pF
(Vgs=−o、5V)になった場合には、第4図の
点B−とA゛の距離は整合ロスとなる。In the conventional example shown in FIG. 7, the reflection coefficient when looking to the left from node D' is always as follows even if Cin (Vt,) of the FET changes:
Since it is at point B, Cin is 0.18pF (V, , =-
0, TV) +::, then points B' and C in Figure 4
' distance causes matching loss, and Cin is 0.22pF.
(Vgs=-o, 5V), the distance between points B- and A' in FIG. 4 becomes a matching loss.
ところが、本実施例ではC1n=0.18pFでは第4
図の点C1とC−の距離が整合ロスとなり、C1n=0
.22pFでは第4図p点A1と点A′の距離は整合ロ
スとなるため従来例に比べて整合ロスが小さくなる。以
上のことを具体的に対比したものが表2である。なお、
入力反射係数は第1図お、よび第7図の端子10からF
ET側を見たものである。また、FETのパラメータの
値はCin以外を固定して計算しているが、従来例とこ
の実施例との利得と入力反射係数の相対値には大きな差
は生じない。However, in this example, when C1n=0.18pF, the fourth
The distance between points C1 and C- in the figure is the matching loss, and C1n=0
.. At 22 pF, the distance between point A1 and point A' in FIG. 4 results in a matching loss, so the matching loss is smaller than in the conventional example. Table 2 provides a concrete comparison of the above. In addition,
The input reflection coefficient is from terminal 10 to F in Figures 1 and 7.
This is a look at the ET side. Furthermore, although the values of the FET parameters except Cin are fixed, there is no significant difference in the relative values of the gain and input reflection coefficient between the conventional example and this embodiment.
表2(a)
表2
(b)
上記表から明らかなように、本実施例は従来例より利得
、入力反射係数とも優れており、ダイオード13を用い
て整合ロスを減少させた効果が現われている。したがっ
て、整合回路のダイオード13の容量を適当に選べば、
FETのゲート容量のばらつきを上記ダイオード13が
吸収し、MMICの利得や反射係数の悪化を防ぐ働きを
し、MMICの歩留りも向上する。Table 2 (a) Table 2 (b) As is clear from the above table, this example has better gain and input reflection coefficient than the conventional example, demonstrating the effect of reducing matching loss using diode 13. There is. Therefore, if the capacitance of the diode 13 of the matching circuit is appropriately selected,
The diode 13 absorbs variations in the gate capacitance of the FET, serves to prevent deterioration of the gain and reflection coefficient of the MMIC, and improves the yield of the MMIC.
第2図は本発明の他の実施例を示す回路図である。上記
第1図の実施例との相違は、入力伝送線路2に下部20
を接続し、出力伝送線路3に下部21を接続し、この下
部20および21でFET1のバイアス回路を兼ねてい
る点である。この実施例では、ダイオード13が入出力
伝送路2.3を介さずにFETIと並列に接続されてい
る。したがって、ゲート動作電圧V□が変化したとき、
FETIの入力容量変化を補正するようにダイオードの
容量を選べば、第2図の点Eにおける容量にはほとんど
変化が生じないため、整合回路を調整する必要がない。FIG. 2 is a circuit diagram showing another embodiment of the present invention. The difference from the embodiment shown in FIG.
The lower part 21 is connected to the output transmission line 3, and the lower parts 20 and 21 also serve as a bias circuit for the FET 1. In this embodiment, the diode 13 is connected in parallel with the FETI without the input/output transmission line 2.3. Therefore, when the gate operating voltage V□ changes,
If the capacitance of the diode is selected to compensate for the change in the input capacitance of the FETI, there will be almost no change in the capacitance at point E in FIG. 2, so there is no need to adjust the matching circuit.
また、FETIの容量変化の絶対値は小さいため、それ
を補正するダイオード13の面積も小さくてすむ。さら
に、FET1とダイオード13の容量変化は第1図と違
って同位相で起こるため、入力端子10から大信号が入
力したときでもダイオード13がFETIの容量を補正
することができる。このためこの第2図のマイクロ波回
路は大振幅の電力供給用に適用することができる。Furthermore, since the absolute value of the capacitance change of the FETI is small, the area of the diode 13 for correcting it can also be small. Further, since the capacitance changes of FET1 and diode 13 occur in the same phase unlike in FIG. 1, even when a large signal is input from input terminal 10, diode 13 can correct the capacitance of FETI. Therefore, the microwave circuit shown in FIG. 2 can be applied to large amplitude power supply.
なお、上記第1図および第2図ではFETの入力容量に
着目して本発明を説明したが、本発明はこれに限定され
るわけではなく、FETの出力容量やバイポーラトラン
ジスタなどの能動素子にも適用可能であり、ダイオード
はn型半導体と金属のショットキ接合を用いたものに限
られず、pn接合ダイオードなども利用できる。また、
本発明はMMICのみならず、ハイブリッド集積回路に
適用しても同様の効果が得られる。Note that although the present invention has been explained with a focus on the input capacitance of the FET in FIGS. The diode is not limited to one using a Schottky junction of an n-type semiconductor and a metal, and a pn junction diode or the like can also be used. Also,
Similar effects can be obtained when the present invention is applied not only to MMICs but also to hybrid integrated circuits.
[発明の効果]
以上説明したように本発明によれば、能動素子に並列に
接続されるダイオードと、ダイオードおよび能動素子に
印加される制御電圧とにより能動素子の容量のばらつき
を補正することができるため、MMICの性能や歩留り
が向上するという効果が得られる。また、能動素子のバ
イアス点が変化しても、ダイオードが容量を補正するこ
とにより、整合ロスが少なくなるため、小信号増幅器の
みならず大信号増幅器や電圧制御利得可変増幅器など広
範囲のマイクロ波回路に適用できるという効果が得られ
る。[Effects of the Invention] As explained above, according to the present invention, variations in the capacitance of the active element can be corrected by the diode connected in parallel to the active element and the control voltage applied to the diode and the active element. As a result, the performance and yield of MMIC can be improved. In addition, even if the bias point of the active element changes, the matching loss is reduced by the diode correcting the capacitance, so it can be used not only in small signal amplifiers but also in a wide range of microwave circuits such as large signal amplifiers and voltage-controlled variable gain amplifiers. The effect is that it can be applied to
第1図は本発明の一実施例を示すMMIC増幅器の回路
図、第2図は本発明の他の実施例を示すMMIC増幅器
の回路図、第3図はダイオードの電圧・容量特性を示す
図、第4図はFETの入力容量のばらつきに対するSl
lのばらつきと整合回路の反射係数を示す図、第5図は
FETのS11とS22の周波数特性を示す図、第6図
はFETの等価回路図、第7図はMMIC増幅器の従来
例を示す回路図である。
図において、1はFET、2は入力伝送線路、3は出力
伝送線路、13はダイオード、15は制御電圧印加端子
である。
L1図
乳2区
匙3区
ち4困
も6図
乳
■
手
続
補
正
書
1、事件の表示
平成2年特許願第 148933 号2、発明の名称
マイクロ波回路
3、補正をする者
事件との関係 特許出願人
住 所 大阪市阿倍野区長池町22番22号名 称
(504)シャープ株式会社代表者 辻 晴 雄
4、代理人
住 所 大阪市北区南森町2丁目1番29号 住友銀行
南森町ビル電話 大阪(06)361−2021 け0
氏名弁理士(6474)深見久部
5、補正命令の日付
自発補正
6、補正の対象
発明の詳細な説明の欄
7、補正の内容
(1) 明細書の第3頁第2行の「低域雑音増幅器」を
「低雑音増幅器」に補正する。
(2) 明細書の第11頁第20行の「z」を削除する
。
(3) 明細書の第12頁第2行の「第1図の、」を「
第1図の点」に補正する。
以上Fig. 1 is a circuit diagram of an MMIC amplifier showing one embodiment of the present invention, Fig. 2 is a circuit diagram of an MMIC amplifier showing another embodiment of the invention, and Fig. 3 is a diagram showing voltage/capacitance characteristics of a diode. , Fig. 4 shows the relationship between Sl and FET input capacitance
Figure 5 shows the frequency characteristics of S11 and S22 of the FET, Figure 6 shows the equivalent circuit diagram of the FET, and Figure 7 shows a conventional example of an MMIC amplifier. It is a circuit diagram. In the figure, 1 is an FET, 2 is an input transmission line, 3 is an output transmission line, 13 is a diode, and 15 is a control voltage application terminal. L1 Diagram 2 Ward 3 Spoon Chi 4 Trouble 6 Diagram ■ Procedural Amendment 1, Display of Case 1990 Patent Application No. 148933 2, Title of Invention Microwave Circuit 3, Person Making Amendment Relationship with Case Patent applicant address: 22-22 Nagaike-cho, Abeno-ku, Osaka City Name:
(504) Sharp Corporation Representative Haruo Tsuji 4, Agent address: 2-1-29 Minamimorimachi, Kita-ku, Osaka Sumitomo Bank Minamimorimachi Building Phone: Osaka (06) 361-2021 Ke0
Name Patent Attorney (6474) Kube Fukami 5, date of amendment order voluntary amendment 6, column 7 for detailed explanation of the invention subject to amendment, contents of amendment (1) Correct "noise amplifier" to "low noise amplifier". (2) Delete "z" on page 11, line 20 of the specification. (3) In the second line of page 12 of the specification, "in Figure 1" was replaced with "
Correct it to the point in Figure 1. that's all
Claims (1)
動素子の入出力インビーダンスを隣接する入出力回路の
インピーダンスに整合させるためのインピーダンス整合
回路とが基板に形成されたマイクロ波回路であって、 上記インピーダンス整合回路は、 マイクロ波入力信号を上記能動素子に伝送するための入
力伝送線路と、 上記能動素子からのマイクロ波出力信号を伝送するため
の出力伝送線路と、 上記能動素子に並列に接続され、上記能動素子の容量変
化を補正するダイオードと、 上記能動素子の容量と上記ダイオードの容量とが互いに
逆に変化するように上記能動素子およびダイオードに制
御電圧を供給するための制御電圧供給手段とを含む。[Claims] An active element for amplifying a microwave input signal and an impedance matching circuit for matching the input/output impedance of the active element to the impedance of an adjacent input/output circuit are formed on a substrate. A microwave circuit, the impedance matching circuit comprising: an input transmission line for transmitting a microwave input signal to the active element; an output transmission line for transmitting a microwave output signal from the active element; a diode connected in parallel to the active element to correct a capacitance change of the active element, and supplying a control voltage to the active element and the diode so that the capacitance of the active element and the capacitance of the diode change oppositely to each other; and control voltage supply means for.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14893390A JPH0440702A (en) | 1990-06-06 | 1990-06-06 | Microwave circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14893390A JPH0440702A (en) | 1990-06-06 | 1990-06-06 | Microwave circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0440702A true JPH0440702A (en) | 1992-02-12 |
Family
ID=15463908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14893390A Pending JPH0440702A (en) | 1990-06-06 | 1990-06-06 | Microwave circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0440702A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6069528A (en) * | 1997-07-31 | 2000-05-30 | Matsushita Electric Industrial Co., Ltd. | Automatic microwave gain control device |
JP2013502189A (en) * | 2009-08-14 | 2013-01-17 | クゥアルコム・インコーポレイテッド | Amplifier with variable matching circuit to improve linearity |
-
1990
- 1990-06-06 JP JP14893390A patent/JPH0440702A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6069528A (en) * | 1997-07-31 | 2000-05-30 | Matsushita Electric Industrial Co., Ltd. | Automatic microwave gain control device |
JP2013502189A (en) * | 2009-08-14 | 2013-01-17 | クゥアルコム・インコーポレイテッド | Amplifier with variable matching circuit to improve linearity |
US8779857B2 (en) | 2009-08-14 | 2014-07-15 | Qualcomm Incorporated | Amplifier with variable matching circuit to improve linearity |
JP2014180014A (en) * | 2009-08-14 | 2014-09-25 | Qualcomm Incorporated | Amplifier with variable matching circuit to improve linearity |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4206589B2 (en) | Distributed amplifier | |
EP0854568B1 (en) | Monolithic microwave integrated circuit | |
US4658220A (en) | Dual-gate, field-effect transistor low noise amplifier | |
US6472941B2 (en) | Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies | |
US6400240B2 (en) | Integrated resonance circuit consisting of a parallel connection of a microstrip line and a capacitor | |
US4390851A (en) | Monolithic microwave amplifier having active impedance matching | |
US4547745A (en) | Composite amplifier with divider/combiner | |
US5563551A (en) | Impedance matching circuit | |
US20210135657A1 (en) | Active balun circuit, power amplifier circuit, and power amplifier module | |
US8421537B2 (en) | Electronic circuit | |
US6710426B2 (en) | Semiconductor device and transceiver apparatus | |
US4908531A (en) | Monolithic active isolator | |
JPH0440702A (en) | Microwave circuit | |
JPH04256206A (en) | Mmic oscillator | |
US6522221B1 (en) | Phase shifter, attenuator, and nonlinear signal generator | |
JPH0786851A (en) | High frequency integrated circuit | |
JPH03158008A (en) | Microwave frequency multiplier | |
JP3231449B2 (en) | Microwave circuit | |
JP3373435B2 (en) | Resistive feedback transistor | |
JP3886642B2 (en) | High frequency gain variable amplifier circuit | |
JP3062358B2 (en) | Microwave integrated circuit device | |
JP2894893B2 (en) | Mixer circuit | |
JP3216687B2 (en) | Phase shifter | |
JPH08293746A (en) | High frequency power amplifier | |
JPH04361410A (en) | Broad band amplifier device |