JPH0786851A - High frequency integrated circuit - Google Patents

High frequency integrated circuit

Info

Publication number
JPH0786851A
JPH0786851A JP5225674A JP22567493A JPH0786851A JP H0786851 A JPH0786851 A JP H0786851A JP 5225674 A JP5225674 A JP 5225674A JP 22567493 A JP22567493 A JP 22567493A JP H0786851 A JPH0786851 A JP H0786851A
Authority
JP
Japan
Prior art keywords
high frequency
impedance matching
integrated circuit
variable capacitance
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5225674A
Other languages
Japanese (ja)
Inventor
Yoshinobu Kadowaki
好伸 門脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5225674A priority Critical patent/JPH0786851A/en
Publication of JPH0786851A publication Critical patent/JPH0786851A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/19011Structure including integrated passive components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Abstract

PURPOSE:To provide a high-performance high frequency integrated circuit for which the impedance matching of the high frequency integrated circuit is electrically adjusted and the 'dispersion' of characteristics is compensated. CONSTITUTION:By forming variable capacitance elements 30a and 30b on an integrated circuit substrate composed by forming an active element 1 (FET) and circuits 7a and 7b for the impedance matching of the active element 1, varying capacitance by adjusting a voltage applied to the variable capacitance elements 30a and 30b and adding the variable capacitance elements 30a and 30b to the impedance matching circuits 7c and 7d of the high frequency integrated circuit, the impedance matching is adjusted. Thus, the 'dispersion' of the high frequency characteristics of the high frequency integrated circuit is compensated and the high frequency characteristics are optimized.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、高周波集積回路に関
し、特に高周波帯の集積回路のインピーダンス整合回路
の構成の改良を図ったものに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high frequency integrated circuit, and more particularly to a high frequency integrated circuit having an improved impedance matching circuit.

【0002】[0002]

【従来の技術】以下、高周波集積回路として、例えば1
GHz以上の高周波信号を増幅する、モノリシックマイ
クロ波集積回路増幅器(以下、MMIC増幅器と称す)
を例にとって説明する。図7は例えばGaAs基板上に
形成された従来のMMIC増幅器の回路構成を示す等価
回路図、図8は従来のMMIC増幅器のチップのパター
ンの一例を示す平面図である。
2. Description of the Related Art As a high frequency integrated circuit, for example,
Monolithic microwave integrated circuit amplifier (hereinafter referred to as MMIC amplifier) that amplifies high frequency signals of GHz or higher
Will be described as an example. FIG. 7 is an equivalent circuit diagram showing a circuit configuration of a conventional MMIC amplifier formed on a GaAs substrate, for example, and FIG. 8 is a plan view showing an example of a chip pattern of the conventional MMIC amplifier.

【0003】図7において、1はソースが接地された、
能動素子としての高周波トランジスタ、4は高周波トラ
ンジスタ1によって増幅すべき高周波信号が入力される
入力信号端子、7aは入力信号端子4と高周波トランジ
スタ1のゲートとの間に接続された、高周波トランジス
タ1のインピーダンス整合回路、2aおよび3aは入力
信号端子1とグランドとの間に互いに直列に接続された
インダクタおよびコンデンサ、6aはこのインダクタ2
aとコンデンサ3aとの接続点に接続された高周波トラ
ンジスタ1の直流バイアス印加端子、5はトランジスタ
1によって増幅された高周波信号が出力される出力信号
端子、7bは高周波トランジスタ1のドレインと出力信
号端子5との間に接続された、高周波トランジスタ1の
インピーダンス整合回路、2bおよび3bは出力信号端
子5とグランドとの間に互いに直列に接続されたインダ
クタおよびコンデンサ、6bはこのインダクタ2bとコ
ンデンサ3bとの接続点に接続された高周波トランジス
タ1の直流バイアス印加端子である。
In FIG. 7, reference numeral 1 indicates that the source is grounded,
A high-frequency transistor as an active element, 4 is an input signal terminal to which a high-frequency signal to be amplified by the high-frequency transistor 1 is input, and 7a is a high-frequency transistor 1 connected between the input signal terminal 4 and the gate of the high-frequency transistor 1. Impedance matching circuits 2a and 3a are an inductor and a capacitor connected in series between the input signal terminal 1 and the ground, and 6a is this inductor 2
DC bias application terminal of the high frequency transistor 1 connected to the connection point of the capacitor a and the capacitor 3a, 5 is an output signal terminal for outputting the high frequency signal amplified by the transistor 1, and 7b is a drain and an output signal terminal of the high frequency transistor 1. An impedance matching circuit of the high frequency transistor 1, 2b and 3b connected between the inductor 5 and the inductor 5 and a capacitor 3b connected in series between the output signal terminal 5 and the ground, and 6b the inductor 2b and the capacitor 3b. This is a DC bias application terminal of the high frequency transistor 1 connected to the connection point.

【0004】そして、図8に示すように、上記各素子
1,2a,2b,3a,3b、各信号端子4,5,6
a,6b、および整合回路7a,7bは1つの集積回路
基板8上に形成されており、各回路要素の間を接続する
配線パターンは例えばAu系の配線金属により形成され
ている。
As shown in FIG. 8, the elements 1, 2a, 2b, 3a, 3b and the signal terminals 4, 5, 6 are provided.
a, 6b and matching circuits 7a, 7b are formed on one integrated circuit board 8, and a wiring pattern for connecting the respective circuit elements is formed of, for example, Au-based wiring metal.

【0005】次に動作について説明する。入力信号端子
4に印加された信号は、高周波トランジスタ1により増
幅され、出力信号端子5より取り出される。ここで、高
周波トランジスタ1を動作させるための直流バイアス
は、直流バイアス印加端子6a,6bより供給される。
コンデンサ3aおよび3b、およびインダクタ2aおよ
び2bは、高周波トランジスタ1の直流バイアス印加回
路として作用し、直流成分のみを通し、高周波信号成分
を阻止する。そして、高周波トランジスタ1の入,出力
インピーダンスを所定の特性インピーダンスに整合させ
るため、インピーダンス整合回路7が用いられる。
Next, the operation will be described. The signal applied to the input signal terminal 4 is amplified by the high frequency transistor 1 and taken out from the output signal terminal 5. Here, the DC bias for operating the high frequency transistor 1 is supplied from the DC bias application terminals 6a and 6b.
Capacitors 3a and 3b and inductors 2a and 2b act as a DC bias applying circuit for high frequency transistor 1, pass only a DC component, and block a high frequency signal component. An impedance matching circuit 7 is used to match the input and output impedances of the high frequency transistor 1 with a predetermined characteristic impedance.

【0006】[0006]

【発明が解決しようとする課題】従来のMMIC増幅器
は以上のように構成されているので、インピーダンス整
合回路の特性を調整することが不可能である。このた
め、高周波トランジスタの性能に「ばらつき」があると
所望のインピーダンス整合特性を得ることができず、目
的とするところの利得特性が得られないなどの問題点が
あった。
Since the conventional MMIC amplifier is constructed as described above, it is impossible to adjust the characteristics of the impedance matching circuit. For this reason, if there is "variation" in the performance of the high-frequency transistor, the desired impedance matching characteristics cannot be obtained, and the desired gain characteristics cannot be obtained.

【0007】この発明は上記のような問題点を解消する
ためになされたもので、インピーダンス整合回路の調整
が可能な高周波集積回路を提供することを目的とする。
The present invention has been made to solve the above problems, and an object of the present invention is to provide a high frequency integrated circuit capable of adjusting an impedance matching circuit.

【0008】[0008]

【課題を解決するための手段】この発明に係る高周波集
積回路は、半導体基板上に、能動素子と、この能動素子
のインピーダンス整合を行なう高周波回路と、この高周
波回路のインピーダンス整合の調整を行なうための可変
容量素子とを形成するようにしたものである。
In a high frequency integrated circuit according to the present invention, an active element, a high frequency circuit for impedance matching of the active element, and an impedance matching of the high frequency circuit are adjusted on a semiconductor substrate. The variable capacitance element is formed.

【0009】また、この発明に係る高周波集積回路は、
半導体基板上に、能動素子と、この能動素子のインピー
ダンス整合を行なう高周波回路とを形成し、上記半導体
基板とは別の半導体基板上に、上記高周波回路のインピ
ーダンス整合の調整を行なうための可変容量素子を形成
するようにしたものである。
The high frequency integrated circuit according to the present invention is
A variable capacitor for forming an active element and a high frequency circuit for impedance matching of the active element on a semiconductor substrate, and for adjusting impedance matching of the high frequency circuit on a semiconductor substrate different from the semiconductor substrate. The element is formed.

【0010】さらに、この発明に係る高周波集積回路
は、半導体基板上に、能動素子と、この能動素子のイン
ピーダンス整合を行なう高周波回路と、この高周波回路
のインピーダンス整合の調整を行なうための可変容量素
子と、この可変容量素子と相互に並列に接続された固定
容量素子とを形成するようにしたものである。
Further, in the high frequency integrated circuit according to the present invention, an active element, a high frequency circuit for impedance matching of the active element, and a variable capacitance element for adjusting impedance matching of the high frequency circuit are provided on a semiconductor substrate. And a fixed capacitance element connected in parallel with this variable capacitance element.

【0011】[0011]

【作用】この発明においては、能動素子,および該能動
素子のインピーダンス整合用の高周波回路が形成されて
なる集積回路基板上に、可変容量素子を形成し、これを
インピーダンス整合回路と電気的に接続し、インピーダ
ンス整合回路の特性を、可変容量素子の容量値を調整す
ることにより変化,調整するようにしたので、可変容量
素子の容量値を電気的に調整することで、インピーダン
ス整合回路の特性を変化させ、高周波トランジスタの特
性「ばらつき」を補正するから、高周波集積回路の特性
が均一,かつ良好なものとなる。
According to the present invention, the variable capacitance element is formed on the integrated circuit board on which the active element and the high frequency circuit for impedance matching of the active element are formed, and the variable capacitance element is electrically connected to the impedance matching circuit. However, since the characteristics of the impedance matching circuit are changed and adjusted by adjusting the capacitance value of the variable capacitance element, the characteristics of the impedance matching circuit can be changed by electrically adjusting the capacitance value of the variable capacitance element. Since the variation is corrected to correct the characteristic “variation” of the high frequency transistor, the characteristic of the high frequency integrated circuit becomes uniform and good.

【0012】また、この発明においては、能動素子,お
よび該能動素子のインピーダンス整合用の高周波回路が
形成されてなる集積回路基板とは別の半導体基板上に、
可変容量素子を形成し、これをインピーダンス整合回路
と電気的に接続し、インピーダンス整合回路の特性を、
可変容量素子の容量値を調整することにより変化,調整
するようにしたので、可変容量素子の容量値を電気的に
調整することで、高周波回路の特性を変化させ、高周波
トランジスタの特性「ばらつき」を補正するから、高周
波集積回路の特性が均一,かつ良好なものとなり、かつ
本来の集積回路基板のサイズが縮小される。
Further, according to the present invention, an active element and a high-frequency circuit for impedance matching of the active element are formed on a semiconductor substrate different from an integrated circuit substrate,
A variable capacitance element is formed, and this is electrically connected to an impedance matching circuit, and the characteristics of the impedance matching circuit are
Since it is changed and adjusted by adjusting the capacitance value of the variable capacitance element, the characteristic of the high frequency circuit is changed by electrically adjusting the capacitance value of the variable capacitance element, and the characteristic “variation” of the high frequency transistor is changed. Is corrected, the characteristics of the high frequency integrated circuit are made uniform and good, and the size of the original integrated circuit board is reduced.

【0013】さらに、この発明においては、能動素子,
および該能動素子のインピーダンス整合用の高周波回路
が形成されてなる集積回路基板上に、可変容量素子およ
びこれに並列に固定容量素子を形成し、これをインピー
ダンス整合回路と電気的に接続し、インピーダンス整合
回路の特性を、可変容量素子の容量値を調整することに
より変化,調整するようにしたので、可変容量素子の容
量値を電気的に調整することで、固定容量素子の容量値
の微調整が可能となり、高周波回路の特性を変化させ、
高周波トランジスタの特性「ばらつき」を補正するか
ら、高周波集積回路の特性が均一,かつ良好なものとな
る。
Further, in the present invention, the active element,
A variable capacitance element and a fixed capacitance element are formed in parallel with the variable capacitance element on an integrated circuit substrate on which a high-frequency circuit for impedance matching of the active element is formed, and the variable capacitance element and the fixed capacitance element are electrically connected to the impedance matching circuit. Since the characteristics of the matching circuit are changed and adjusted by adjusting the capacitance value of the variable capacitance element, the capacitance value of the variable capacitance element is electrically adjusted to finely adjust the capacitance value of the fixed capacitance element. It is possible to change the characteristics of the high frequency circuit,
Since the characteristic “variation” of the high-frequency transistor is corrected, the characteristic of the high-frequency integrated circuit becomes uniform and good.

【0014】[0014]

【実施例】実施例1.以下、この発明の一実施例を図に
ついて説明する。図1はこの発明の第1の実施例による
MMIC増幅器の回路構成を示す等価回路図、図2は図
1に示したMMIC増幅器のチップのパターンを示す平
面図である。図1において、図7と同一符号は同一のも
のであり、1はソースが接地された、能動素子としての
高周波トランジスタ、4は高周波トランジスタ1によっ
て増幅すべき高周波信号が入力される入力信号端子、7
aは入力信号端子4と高周波トランジスタ1のゲートと
の間に接続された、高周波トランジスタ1のインピーダ
ンス整合回路、2aおよび3aは入力信号端子1とグラ
ンドとの間に互いに直列に接続されたインダクタおよび
コンデンサ、6aはこのインダクタ2aとコンデンサ3
aとの接続点に接続された高周波トランジスタ1の直流
バイアス印加端子、5はトランジスタ1によって増幅さ
れた高周波信号が出力される出力信号端子、7bは高周
波トランジスタ1のドレインと出力信号端子5との間に
接続された、高周波トランジスタ1のインピーダンス整
合回路、2bおよび3bは出力信号端子5とグランドと
の間に互いに直列に接続されたインダクタおよびコンデ
ンサ、6bはこのインダクタ2bとコンデンサ3bとの
接続点に接続された高周波トランジスタ1の直流バイア
ス印加端子である。また、7c,7dおよび30a,3
0bおよび31a,31bはこの第1の実施例で新たに
設けられた構成要素である。
EXAMPLES Example 1. An embodiment of the present invention will be described below with reference to the drawings. 1 is an equivalent circuit diagram showing a circuit configuration of an MMIC amplifier according to a first embodiment of the present invention, and FIG. 2 is a plan view showing a pattern of a chip of the MMIC amplifier shown in FIG. In FIG. 1, the same reference numerals as those in FIG. 7 are the same, 1 is a high-frequency transistor as an active element whose source is grounded, 4 is an input signal terminal to which a high-frequency signal to be amplified by the high-frequency transistor 1 is input, 7
a is an impedance matching circuit of the high frequency transistor 1 connected between the input signal terminal 4 and the gate of the high frequency transistor 1, 2a and 3a are inductors connected in series between the input signal terminal 1 and the ground, The capacitor, 6a is the inductor 2a and the capacitor 3
A DC bias application terminal of the high frequency transistor 1 connected to the connection point with a, 5 is an output signal terminal for outputting the high frequency signal amplified by the transistor 1, and 7b is a drain of the high frequency transistor 1 and the output signal terminal 5. Impedance matching circuit of high frequency transistor 1 connected between 2b and 3b are inductors and capacitors connected in series with each other between output signal terminal 5 and ground, and 6b is a connection point between this inductor 2b and capacitor 3b. It is a DC bias application terminal of the high frequency transistor 1 connected to. Also, 7c, 7d and 30a, 3
0b and 31a, 31b are newly provided constituent elements in this first embodiment.

【0015】7cおよび30aはインピーダンス整合回
路7aと高周波トランジスタ1のゲートとの接続点と、
グランドとの間に相互に直列に接続されたインピーダン
ス整合回路および可変容量素子、31aはインピーダン
ス整合回路7cと可変容量素子30aとの接続点に接続
された電圧供給端子であり、可変容量素子30aは、電
圧供給端子31aによってその印加電圧を可変すること
で、その容量値の調整が可能となっている。
Reference numerals 7c and 30a denote connection points between the impedance matching circuit 7a and the gate of the high frequency transistor 1, and
An impedance matching circuit and a variable capacitance element connected in series with each other with the ground, 31a is a voltage supply terminal connected to a connection point between the impedance matching circuit 7c and the variable capacitance element 30a, and the variable capacitance element 30a is By varying the applied voltage with the voltage supply terminal 31a, the capacitance value can be adjusted.

【0016】また、7dおよび30bは高周波トランジ
スタ1のドレインとインピーダンス整合回路7bとの接
続点と、グランドとの間に相互に直列に接続されたイン
ピーダンス整合回路および可変容量素子、31bはイン
ピーダンス整合回路7dと可変容量素子30bとの接続
点に接続された電圧供給端子であり、可変容量素子30
bは、電圧供給端子31bによってその印加電圧を可変
することで、その容量値の調整が可能となっている。
Further, 7d and 30b are impedance matching circuits and variable capacitance elements connected in series with each other between a connection point between the drain of the high frequency transistor 1 and the impedance matching circuit 7b and the ground, and 31b is an impedance matching circuit. 7d is a voltage supply terminal connected to the connection point between the variable capacitance element 30b and the variable capacitance element 30b.
The capacitance value of b can be adjusted by varying the applied voltage by the voltage supply terminal 31b.

【0017】そして図2に示すように、上記各素子1,
2a,2b,3a,3b,30a,30b、各信号端子
4,5,6a,6b,31a,31b、および整合回路
7a,7b,7c,7dは1つの集積回路基板8上に形
成されており、各回路要素の間を接続する配線パターン
は例えばAu系の配線金属により形成されている。
Then, as shown in FIG.
2a, 2b, 3a, 3b, 30a, 30b, signal terminals 4,5, 6a, 6b, 31a, 31b, and matching circuits 7a, 7b, 7c, 7d are formed on one integrated circuit board 8. The wiring pattern for connecting the respective circuit elements is formed of, for example, Au-based wiring metal.

【0018】次に動作について説明する。入力信号端子
4に印加された信号は、高周波トランジスタ1により増
幅され、出力信号端子5より取り出される。ここで、高
周波トランジスタ1を動作させるための直流バイアス
は、直流バイアス印加端子6a,6bより供給される。
コンデンサ3aおよび3b、およびインダクタ2aおよ
び2bは、高周波トランジスタ1の直流バイアス印加回
路として作用し、直流成分のみを通し、高周波信号成分
を阻止する。高周波トランジスタ1の入,出力インピー
ダンスを所定の特性インピーダンスに整合させるため、
インピーダンス整合回路7a,7bが用いられる。
Next, the operation will be described. The signal applied to the input signal terminal 4 is amplified by the high frequency transistor 1 and taken out from the output signal terminal 5. Here, the DC bias for operating the high frequency transistor 1 is supplied from the DC bias application terminals 6a and 6b.
Capacitors 3a and 3b and inductors 2a and 2b act as a DC bias applying circuit for high frequency transistor 1, pass only a DC component, and block a high frequency signal component. In order to match the input and output impedances of the high frequency transistor 1 to the specified characteristic impedance,
The impedance matching circuits 7a and 7b are used.

【0019】以上の動作は従来の装置と同様であるが、
本第1の実施例では、高周波トランジスタ1の性能に
「ばらつき」があり、所望のインピーダンス整合特性が
得られない場合の対策として、高周波トランジスタ1の
入,出力インピーダンスであるところのインダクタ2
a,2bを所定の特性インピーダンスに整合させるため
に、インピーダンス整合回路7c,7dと可変容量素子
30a,30bとを設け、該可変容量素子30a,30
bに印加される電圧を調整することによりインピーダン
ス整合を可変できるようにしている。したがって、高周
波トランジスタ1の特性に「ばらつき」がある場合にお
いても、可変容量素子30a,30bの電圧供給端子3
1a,31bに印加する電圧を調整して、可変容量素子
30a,30bの容量を例えば数十pF変化させること
により、インピーダンス整合を調整して、所望の高周波
特性を得ることができる。
The above operation is similar to that of the conventional device,
In the first embodiment, as a countermeasure against the case where the performance of the high frequency transistor 1 has "variation" and the desired impedance matching characteristic cannot be obtained, the inductor 2 which is the input and output impedance of the high frequency transistor 1 is used.
Impedance matching circuits 7c and 7d and variable capacitance elements 30a and 30b are provided to match a and 2b with a predetermined characteristic impedance, and the variable capacitance elements 30a and 30b are provided.
Impedance matching can be varied by adjusting the voltage applied to b. Therefore, even when the characteristics of the high frequency transistor 1 have “variation”, the voltage supply terminals 3 of the variable capacitance elements 30 a and 30 b are not included.
By adjusting the voltage applied to 1a and 31b and changing the capacitance of the variable capacitance elements 30a and 30b by, for example, several tens of pF, impedance matching can be adjusted and desired high frequency characteristics can be obtained.

【0020】実施例2.図3はこの発明の第2の実施例
による高周波集積回路を示す等価回路図、図4はそのチ
ップのパターンを示す平面図である。図3において、3
0は可変容量素子であり、この第2の実施例では、図2
と同様のパターンにより形成された、図1の7c,7d
に相当するインピーダンス整合回路7e,7fの他端に
可変容量素子を設けるのではなく、集積回路基板8上に
他の回路要素とは独立にこれを設けるようにしている。
また、70は集積回路基板8とは別の基板上に形成され
た外部インピーダンス整合回路、31はこの外部インピ
ーダンス整合回路70が形成された基板上に設けられた
電圧供給端子、5aは図1の5に相当する出力信号端
子、5bはこの集積回路基板8の出力信号端子5aから
の信号が入力される入力信号端子であり、外部インピー
ダンス整合回路70の一端が接続されている。5cは外
部インピーダンス整合回路70によってインピーダンス
整合がとられた信号が外部に出力される出力信号端子、
9aは可変容量素子30の非グランド側に接続された端
子、9bは外部インピーダンス整合回路70の他端が接
続された端子である。
Example 2. FIG. 3 is an equivalent circuit diagram showing a high frequency integrated circuit according to a second embodiment of the present invention, and FIG. 4 is a plan view showing the pattern of the chip. In FIG. 3, 3
0 is a variable capacitance element, and in this second embodiment,
7c and 7d of FIG. 1 formed by a pattern similar to
The variable capacitance element is not provided at the other ends of the impedance matching circuits 7e and 7f corresponding to, but is provided on the integrated circuit substrate 8 independently of other circuit elements.
Further, 70 is an external impedance matching circuit formed on a substrate different from the integrated circuit substrate 8, 31 is a voltage supply terminal provided on the substrate on which the external impedance matching circuit 70 is formed, and 5a is shown in FIG. Output signal terminals 5b corresponding to 5 are input signal terminals to which a signal from the output signal terminal 5a of the integrated circuit board 8 is input, and one end of the external impedance matching circuit 70 is connected. 5c is an output signal terminal from which the signal impedance-matched by the external impedance matching circuit 70 is output to the outside,
Reference numeral 9a is a terminal connected to the non-ground side of the variable capacitance element 30, and 9b is a terminal connected to the other end of the external impedance matching circuit 70.

【0021】次に動作について説明する。入力信号端子
4に印加された信号は、高周波トランジスタ1により増
幅され、出力信号端子5aより外部に取り出され、外部
インピーダンス整合回路70が形成された基板の端子5
b,5cを介して外部に出力される。ここで、高周波ト
ランジスタ1を動作させるための直流バイアスは、直流
バイアス印加端子6a,6bより供給される。コンデン
サ3aおよび3b、およびインダクタ2aおよび2b
は、高周波トランジスタ1の直流バイアス印加回路とし
て作用し、直流成分のみを通し、高周波信号成分を阻止
する。高周波トランジスタ1の入,出力インピーダンス
を所定の特性インピーダンスに整合させるため、インピ
ーダンス整合回路7a,7bが用いられる。
Next, the operation will be described. The signal applied to the input signal terminal 4 is amplified by the high frequency transistor 1 and taken out to the outside from the output signal terminal 5a, and the terminal 5 of the substrate on which the external impedance matching circuit 70 is formed.
It is output to the outside via b and 5c. Here, the DC bias for operating the high frequency transistor 1 is supplied from the DC bias application terminals 6a and 6b. Capacitors 3a and 3b, and inductors 2a and 2b
Acts as a DC bias applying circuit of the high frequency transistor 1, passes only the DC component, and blocks the high frequency signal component. Impedance matching circuits 7a and 7b are used to match the input and output impedances of the high frequency transistor 1 to a predetermined characteristic impedance.

【0022】以上の動作は、従来装置とほぼ同様である
が、本第2の実施例では、高周波トランジスタ1の性能
に「ばらつき」があり、所望のインピーダンス整合特性
が得られない場合の対策として、集積回路基板8上に可
変容量素子30を単独に形成し、これを集積回路基板8
外部のインピーダンス整合回路70と電気的に接続し、
上記第1の実施例と同様に、電圧供給端子31を介して
可変容量素子30に印加される電圧を調整することによ
りインピーダンス整合を可変できるようにしている。し
たがって、高周波トランジスタ1の特性に「ばらつき」
がある場合においても、可変容量素子30の電圧供給端
子31に印加する電圧を調整することにより、可変容量
素子30の容量を例えば数十pF変化させることによ
り、インピーダンス整合を調整して、所望の高周波特性
を得ることができる。
The above operation is almost the same as that of the conventional device, but in the second embodiment, as a countermeasure when the desired impedance matching characteristic cannot be obtained due to "variation" in the performance of the high frequency transistor 1. , The variable capacitance element 30 is independently formed on the integrated circuit board 8, and
It is electrically connected to the external impedance matching circuit 70,
Similar to the first embodiment, the impedance matching can be varied by adjusting the voltage applied to the variable capacitance element 30 via the voltage supply terminal 31. Therefore, there are “variations” in the characteristics of the high frequency transistor 1.
Even if there is, by adjusting the voltage applied to the voltage supply terminal 31 of the variable capacitance element 30 to change the capacitance of the variable capacitance element 30 by, for example, several tens of pF, the impedance matching is adjusted to a desired value. High frequency characteristics can be obtained.

【0023】この第2の実施例による高周波集積回路で
は、外部のインピーダンス整合回路を用いるために、第
1の実施例に比べ半導体基板上に形成されるインピーダ
ンス整合回路の面積を低減することができ、MMICチ
ップの面積の増加を最小限に止めることができ、これに
よるコストダウンを行うことができる効果がある。
In the high frequency integrated circuit according to the second embodiment, since the external impedance matching circuit is used, the area of the impedance matching circuit formed on the semiconductor substrate can be reduced as compared with the first embodiment. , The increase in the area of the MMIC chip can be suppressed to a minimum, and the cost can be reduced accordingly.

【0024】実施例3.図5はこの発明の第3の実施例
による高周波集積回路を示す等価回路図、図6はそのチ
ップのパターンを示す平面図である。図5において、3
c,3dは集積回路基板8上に、可変容量素子30a,
30bと並列に接続されるように形成されたコンデンサ
である。
Example 3. FIG. 5 is an equivalent circuit diagram showing a high frequency integrated circuit according to a third embodiment of the present invention, and FIG. 6 is a plan view showing the pattern of the chip. In FIG. 5, 3
c, 3d are variable capacitance elements 30a,
It is a capacitor formed so as to be connected in parallel with 30b.

【0025】この第3の実施例では、コンデンサ3c,
3dと並列に、該半導体基板上にて上記可変容量素子3
0a,30bが接続されており、電圧供給端子31c,
31dを介して可変容量素子30a,30bに印加され
る電圧を調整することにより、調整可能な容量値にコン
デンサ3の容量値を加算できるように構成してある。
In the third embodiment, the capacitors 3c,
3d in parallel with the variable capacitance element 3 on the semiconductor substrate.
0a, 30b are connected to each other, and voltage supply terminals 31c,
By adjusting the voltage applied to the variable capacitance elements 30a and 30b via 31d, the capacitance value of the capacitor 3 can be added to the adjustable capacitance value.

【0026】この第3の実施例による高周波集積回路で
は、高周波トランジスタ1の特性「ばらつき」を補正す
る際に必要となる容量値が可変容量素子30a,30b
の変化幅内で達成できない場合に、半導体基板上にこの
可変容量素子30a,30bと並列に接続されるように
形成されたコンデンサ3c,3dの容量値をオフセット
として加えることにより、高周波トランジスタ1の特性
「ばらつき」を必要に応じて補正することができる。
In the high frequency integrated circuit according to the third embodiment, the capacitance values required for correcting the characteristic "variation" of the high frequency transistor 1 are variable capacitance elements 30a and 30b.
When it cannot be achieved within the variation range of the high frequency transistor 1, the capacitance values of the capacitors 3c and 3d formed on the semiconductor substrate so as to be connected in parallel with the variable capacitance elements 30a and 30b are added as an offset. The characteristic “variation” can be corrected as necessary.

【0027】実施例4.なお、上記図3に示された第3
の実施例においても、可変容量素子30に並列に固定の
コンデンサを接続するようにしてもよい。この場合、高
周波トランジスタ1の特性「ばらつき」を補正する際に
必要となる容量値が可変容量素子30の変化幅内で達成
できない場合に、集積回路基板8上に可変容量素子30
に並列に接続されるように形成された固定のコンデンサ
の容量値をオフセットとして加えることにより、高周波
トランジスタ1の特性「ばらつき」を補正することがで
きるとともに、第1の実施例に比べ半導体基板上に形成
されるインピーダンス整合回路の面積を低減することが
でき、MMICチップの面積の増加を最小限に止めるこ
とができ、これによるコストダウンを行うことができ
る。
Example 4. In addition, the third shown in FIG.
Also in this embodiment, a fixed capacitor may be connected in parallel to the variable capacitance element 30. In this case, when the capacitance value required for correcting the characteristic “variation” of the high frequency transistor 1 cannot be achieved within the change width of the variable capacitance element 30, the variable capacitance element 30 is provided on the integrated circuit substrate 8.
By adding the capacitance value of a fixed capacitor formed so as to be connected in parallel to the capacitor as an offset, it is possible to correct the characteristic “variation” of the high-frequency transistor 1, and on the semiconductor substrate as compared with the first embodiment. It is possible to reduce the area of the impedance matching circuit formed in the above, and it is possible to minimize the increase in the area of the MMIC chip, thereby reducing the cost.

【0028】また、上記第1ないし第3の実施例ではモ
ノリシックマイクロ波集積回路増幅器を例にとって説明
したが、マイクロ波帯の高周波発振器やミキサ等にも応
用することができ、上記第1ないし第3の各実施例と同
様の効果を得ることができる。
In the first to third embodiments, the monolithic microwave integrated circuit amplifier has been described as an example. However, the present invention can be applied to a microwave band high frequency oscillator, a mixer, etc. It is possible to obtain the same effect as that of each of the third embodiment.

【0029】[0029]

【発明の効果】以上のように、この発明に係る高周波集
積回路によれば、半導体基板上に、能動素子と、この能
動素子のインピーダンス整合を行なう高周波回路と、こ
の高周波回路のインピーダンス整合の調整を行なうため
の可変容量素子とを形成するようにしたので、可変容量
素子によりインピーダンス整合の調整を行うことがで
き、これにより高周波特性の「ばらつき」が少なく、安
定した特性が得られる高周波集積回路を実現できる効果
がある。
As described above, according to the high frequency integrated circuit of the present invention, the active element, the high frequency circuit for impedance matching the active element, and the impedance matching adjustment of the high frequency circuit are provided on the semiconductor substrate. Since the variable capacitance element for performing the above is formed, the impedance matching can be adjusted by the variable capacitance element, so that the "variation" of the high frequency characteristic is small, and the stable characteristic can be obtained. There is an effect that can be realized.

【0030】また、この発明に係る高周波集積回路によ
れば、半導体基板上に、能動素子と、この能動素子のイ
ンピーダンス整合を行なう高周波回路とを形成し、上記
半導体基板とは別の半導体基板上に、上記高周波回路の
インピーダンス整合の調整を行なうための可変容量素子
を形成するようにしたので、能動素子が形成された半導
体基板の面積の増加を最小限に抑えつつ可変容量素子に
よりインピーダンス整合の調整を行うことができ、これ
により高周波特性の「ばらつき」が少なく、安定した特
性が得られる高周波集積回路を安価に実現できる効果が
ある。
Further, according to the high frequency integrated circuit of the present invention, the active element and the high frequency circuit for impedance matching of the active element are formed on the semiconductor substrate, and the high frequency circuit is provided on a semiconductor substrate different from the semiconductor substrate. In addition, since the variable capacitance element for adjusting the impedance matching of the high frequency circuit is formed, the impedance matching of the variable capacitance element is suppressed by minimizing the increase in the area of the semiconductor substrate on which the active element is formed. The adjustment can be performed, and thus, there is an effect that a high-frequency integrated circuit in which “variation” of high-frequency characteristics is small and stable characteristics are obtained can be realized at low cost.

【0031】さらに、この発明に係る高周波集積回路
は、半導体基板上に、能動素子と、この能動素子のイン
ピーダンス整合を行なう高周波回路と、この高周波回路
のインピーダンス整合の調整を行なうための可変容量素
子と、この可変容量素子と相互に並列に接続された固定
容量素子とを形成するようにしたので、可変容量素子の
みの容量でカバーできない容量値によりインピーダンス
整合の調整を行うことができ、これにより高周波特性の
「ばらつき」が少なく、安定した特性が得られる高周波
集積回路を実現できる効果がある。
Further, in the high frequency integrated circuit according to the present invention, the active element, the high frequency circuit for impedance matching the active element, and the variable capacitance element for adjusting the impedance matching of the high frequency circuit are provided on the semiconductor substrate. Since the variable capacitance element and the fixed capacitance element connected in parallel with each other are formed, the impedance matching can be adjusted by the capacitance value that cannot be covered by the capacitance of the variable capacitance element alone. There is an effect that it is possible to realize a high-frequency integrated circuit in which there is little "variation" in high-frequency characteristics and stable characteristics are obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の第1の実施例による高周波集積回路
を示す等価回路図である。
FIG. 1 is an equivalent circuit diagram showing a high frequency integrated circuit according to a first embodiment of the invention.

【図2】図1の高周波集積回路のチップのパターンを示
す平面図である。
FIG. 2 is a plan view showing a pattern of a chip of the high frequency integrated circuit of FIG.

【図3】この発明の第2の実施例による高周波集積回路
を示す等価回路図である。
FIG. 3 is an equivalent circuit diagram showing a high frequency integrated circuit according to a second embodiment of the invention.

【図4】図3の高周波集積回路のチップのパターンを示
す平面図である。
4 is a plan view showing a pattern of a chip of the high frequency integrated circuit of FIG.

【図5】この発明の第3の実施例による高周波集積回路
を示す等価回路図である。
FIG. 5 is an equivalent circuit diagram showing a high frequency integrated circuit according to a third embodiment of the invention.

【図6】図5の高周波集積回路のチップのパターンを示
す平面図である。
6 is a plan view showing a chip pattern of the high-frequency integrated circuit of FIG.

【図7】従来の高周波集積回路のチップのパターンを示
す等価回路図である。
FIG. 7 is an equivalent circuit diagram showing a pattern of a chip of a conventional high frequency integrated circuit.

【図8】従来の高周波集積回路のチップのパターンを示
す平面図である。
FIG. 8 is a plan view showing a pattern of a chip of a conventional high frequency integrated circuit.

【符号の説明】[Explanation of symbols]

1 高周波トランジスタ 2a,2b インダクタ 3a,3b コンデンサ 4 入力信号端子 5 出力信号端子 6 直流バイアス印加端子 7a,7b インピーダンス整合回路 8 集積回路基板 30,30a,30b 可変容量素子 31a,31b 可変容量素子の電圧供給端子 70 外部インピーダンス整合回路 1 High Frequency Transistor 2a, 2b Inductor 3a, 3b Capacitor 4 Input Signal Terminal 5 Output Signal Terminal 6 DC Bias Applying Terminal 7a, 7b Impedance Matching Circuit 8 Integrated Circuit Board 30, 30a, 30b Variable Capacitance Element 31a, 31b Voltage of Variable Capacitance Element Supply terminal 70 External impedance matching circuit

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/06 H03F 3/195 7436−5J ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification number Office reference number FI technical display location H01L 21/06 H03F 3/195 7436-5J

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 高周波集積回路において、 半導体基板上に形成された能動素子と、 上記半導体基板上に形成され、上記能動素子のインピー
ダンス整合を行なう高周波回路と、 上記半導体基板上に形成され、上記高周波回路のインピ
ーダンス整合の調整を行なうための可変容量素子とを備
えたことを特徴とする高周波集積回路。
1. In a high frequency integrated circuit, an active element formed on a semiconductor substrate, a high frequency circuit formed on the semiconductor substrate for impedance matching of the active element, and formed on the semiconductor substrate, A high frequency integrated circuit, comprising: a variable capacitance element for adjusting impedance matching of the high frequency circuit.
【請求項2】 高周波集積回路において、 半導体基板上に形成された能動素子と、 上記半導体基板上に形成され、上記能動素子のインピー
ダンス整合を行なう高周波回路と、 上記半導体基板とは別の半導体基板上に形成され、上記
高周波回路のインピーダンス整合の調整を行なうための
可変容量素子とを備えたことを特徴とする高周波集積回
路。
2. In a high frequency integrated circuit, an active element formed on a semiconductor substrate, a high frequency circuit formed on the semiconductor substrate for impedance matching of the active element, and a semiconductor substrate different from the semiconductor substrate. A high-frequency integrated circuit, comprising a variable capacitance element which is formed on the variable capacitance element for adjusting impedance matching of the high-frequency circuit.
【請求項3】 高周波集積回路において、 半導体基板上に形成された能動素子と、 上記半導体基板上に形成され、上記能動素子のインピー
ダンス整合を行なう高周波回路と、 上記半導体基板上に形成され、上記高周波回路のインピ
ーダンス整合の調整を行なうための可変容量素子と、 上記半導体基板上に形成され、上記可変容量素子と相互
に並列に接続された固定容量素子とを備えたことを特徴
とする高周波集積回路。
3. In a high-frequency integrated circuit, an active element formed on a semiconductor substrate, a high-frequency circuit formed on the semiconductor substrate and performing impedance matching of the active element, formed on the semiconductor substrate, A high frequency integrated circuit, comprising: a variable capacitance element for adjusting impedance matching of a high frequency circuit; and a fixed capacitance element formed on the semiconductor substrate and connected in parallel with the variable capacitance element. circuit.
JP5225674A 1993-09-10 1993-09-10 High frequency integrated circuit Pending JPH0786851A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5225674A JPH0786851A (en) 1993-09-10 1993-09-10 High frequency integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5225674A JPH0786851A (en) 1993-09-10 1993-09-10 High frequency integrated circuit

Publications (1)

Publication Number Publication Date
JPH0786851A true JPH0786851A (en) 1995-03-31

Family

ID=16833008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5225674A Pending JPH0786851A (en) 1993-09-10 1993-09-10 High frequency integrated circuit

Country Status (1)

Country Link
JP (1) JPH0786851A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299901A (en) * 2001-03-29 2002-10-11 Denso Corp High frequency module
JP2002325021A (en) * 2001-04-25 2002-11-08 Mitsubishi Electric Corp Microwave wide band amplifier
KR20030096861A (en) * 2002-06-18 2003-12-31 엘지전자 주식회사 Frequency changing RF amplifier by voltage control
JP2006148424A (en) * 2004-11-18 2006-06-08 Matsushita Electric Ind Co Ltd Power amplifier, power amplifier device, and distortion compensating circuit
JP2006202987A (en) * 2005-01-20 2006-08-03 Matsushita Electric Ind Co Ltd Manufacturing method of semiconductor device
US8405467B2 (en) 2007-11-27 2013-03-26 Qualcomm Incorporated Methods and apparatuses for inductor tuning in radio frequency integrated circuits
JP2013522955A (en) * 2010-04-07 2013-06-13 ザイリンクス インコーポレイテッド Multilayer double inductor structure
WO2021206176A1 (en) * 2020-04-10 2021-10-14 株式会社村田製作所 Power amplifying device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299901A (en) * 2001-03-29 2002-10-11 Denso Corp High frequency module
JP4547823B2 (en) * 2001-03-29 2010-09-22 株式会社デンソー High frequency module
JP2002325021A (en) * 2001-04-25 2002-11-08 Mitsubishi Electric Corp Microwave wide band amplifier
KR20030096861A (en) * 2002-06-18 2003-12-31 엘지전자 주식회사 Frequency changing RF amplifier by voltage control
JP2006148424A (en) * 2004-11-18 2006-06-08 Matsushita Electric Ind Co Ltd Power amplifier, power amplifier device, and distortion compensating circuit
JP4679883B2 (en) * 2004-11-18 2011-05-11 パナソニック株式会社 Power amplifier, power amplifier, and distortion compensation circuit
JP2006202987A (en) * 2005-01-20 2006-08-03 Matsushita Electric Ind Co Ltd Manufacturing method of semiconductor device
US8405467B2 (en) 2007-11-27 2013-03-26 Qualcomm Incorporated Methods and apparatuses for inductor tuning in radio frequency integrated circuits
JP2013522955A (en) * 2010-04-07 2013-06-13 ザイリンクス インコーポレイテッド Multilayer double inductor structure
WO2021206176A1 (en) * 2020-04-10 2021-10-14 株式会社村田製作所 Power amplifying device
US11955931B2 (en) 2020-04-10 2024-04-09 Murata Manufacturing Co., Ltd. Power amplifier unit

Similar Documents

Publication Publication Date Title
US6472941B2 (en) Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies
KR100335681B1 (en) Semiconductor device
JP2001111364A (en) Microwave amplifier
JP2643662B2 (en) High power field effect transistor amplifier
JPH0786851A (en) High frequency integrated circuit
WO2000075990A1 (en) High impedance matched rf power transistor
US6710426B2 (en) Semiconductor device and transceiver apparatus
US6621347B2 (en) RF power amplifier
KR102128404B1 (en) Bias circuit for tuneable impedance matching of MMIC amplifiers
US5339047A (en) X-band bipolar junction transistor amplifier
US5767756A (en) Active quadrature power splitter
JP3303845B2 (en) Internal matching output FET
US6239670B1 (en) Short-stub matching circuit
JP4754129B2 (en) Semiconductor device
CN112821907A (en) Input impedance matching network and radio frequency front end module
JP3886642B2 (en) High frequency gain variable amplifier circuit
US5338989A (en) Microwave integrated circuit
US6043713A (en) Amplifier with temperature compensation function
JPH06252668A (en) Microwave circuit
JP3120762B2 (en) amplifier
JPH04287507A (en) Field effect transistor amplifier
KR960008362Y1 (en) High freq. amp
JP3208245B2 (en) Bias circuit
JP2023172544A (en) high frequency amplifier
JPH06224660A (en) Microwave amplifier circuit