JPH0415667B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明はCCD（電荷結合素子）から成る固体撮
像素子に関し、特に水平絵素のピツチを小として
も水平レジスタのピツチを小さくせずにすむよう
にし、しかも転送ロスがないようにしたものであ
る。

背景技術とその問題点 CCDから成る固体撮像素子例えばフレームト
ランフア型のものを高解像度のものとしていくと
水平レジスタのピツチ（すなわちチヤンネル長）
が短かくなり、水平レジスタでシヨートチヤンネ
ル効果や電極加工精度上の問題が生じる。また光
学系が１インチ、2/3インチ、1/2インチへと順次
小さくなるものに対応させてチツプサイズを小さ
くさせていくと同様な問題が生じる。

即ち、フレームトランスフア型の固体撮像素子
ではイメージ部で光学像に対応した信号電荷を形
成し、この信号電荷をストレージ部へと垂直方向
に転送し、そののちストレージ部の転送終端にあ
る電荷を水平レジスタで順次読出していく。この
ため水平絵素数を多くして高解像度を図る場合に
は水平レジスタのビツト数を増加させなければな
らない。そうすると水平レジスタのピツチが小さ
くなつてシヨートチヤンネル効果や電極加工精度
上の問題が生じるのである。固体撮像素子を小型
化する場合にも同様の問題がある。このことに説
明は要しないであろう。

ところで本出願人は水平レジスタを２本用意し
て成る固体撮像素子を提供している（特願昭56−
65657号）。この固体撮像素子ではストレージ部を
なす垂直レジスタのひとつ置きの列を転送させら
れてくる信号電荷を、一方の水平レジスタで読出
し、残りのひとつ置きの列を転送させられてくる
信号電荷を多方の水平レジスタで読出すようにし
ている。そのため１本の水平レジスタのビツト数
は1/2で済み上述のシヨートチヤンネル効果や電
極加工精度上の問題を回避し得る。

但しこの固体撮像素子では、垂直レジスタの転
送終端に一方の水平レジスタを配置し、この一方
の水平レジスタに対し転送方向にやや離れた配置
で、この一方の水平レジスタに並列するように他
方の水平レジスタを配置する。特願昭56−65657
号の固体撮像素子の具体的な例では、同一のスト
レージ電極及びトランスフア電極で両水平レジス
タを同時に駆動しCCD動作させ、一方の水平レ
ジスタのストレージ部から他方の水平レジスタの
ストレージ部へとバイパスするチヤンネルを形成
し、これによつて垂直レジスタの信号電荷を他方
の水平レジスタのストレージ部へと転送し得るよ
うにしている。

しかしながら、このような転送においては、一
方の水平レジスタのストレージ部すなわち、垂直
レジスタの最終ステージがわの水平レジスタのス
トレージ部にトランジツトの信号電荷が残留する
おそれがある。そして、このように信号電荷が残
留すると、電荷の損失および混入にともなつて
Ｓ／Ｎが劣化する。

発明の目的 本発明はこのような事情を考慮してなされたも
のであり、固体撮像素子の高解像度化や小型化を
図つても水平レジスタのピツチを小とすることが
なく、しかも転送ロスにともなう伝送効率やＳ／
Ｎの劣化を回避することができる固体撮像素子を
提供することを目的としている。

発明の概要 本発明では、このような目的を達成するため
に、２本の水平レジスタを用意して水平方向の読
出し動作を分担するようにしている。そして、垂
直レジスタの転送終端から離間した水平レジスタ
に近接させて蓄積電極を形成し、その水平レジス
タに信号電荷を転送する際にこの信号電荷を蓄積
電極領域に一時蓄えておくようにしている。

この固体撮像素子では、上述の垂直レジスタの
転送終端から離間した水平レジスタに信号電荷を
転送する際に転送ロスがなくなり伝送効率及び
Ｓ／Ｎが向上する。

実施例 以下本発明の一実施例について図面を参照しな
がら説明しよう。本例では、上述垂直レジスタの
転送終端から離間した水平レジスタへの信号電荷
の転送を位相の異なるストレージ電極領域の間で
行うようにした固体撮像素子に本発明を適用して
いる。

第１図及び第２図は本例固体撮像素子の一部を
示し、これら第１図及び第２図において、ストレ
ージ部をなす垂直レジスタ１Ａ，１Ｂが垂直方向
（第１図の上下方向）に並行するように設けられ
ている。これら垂直レジスタ１Ａ，１Ｂはチヤン
ネルストツパ領域２により夫々分離されている。
これらチヤンネルストツパ領域２には散点を付
す。他のチヤンネルストツパ領域についても同様
である。これら垂直レジスタ１Ａ，１Ｂには図示
しないイメージ部から信号電荷が転送され、この
のち順次矢印方向に転送が行われる。

垂直レジスタ１Ａ，１Ｂの転送終端には第１の
水平レジスタ３の各ステージが結合されている。
この結合位置には読出しゲート４が設けられ、こ
の読出しゲートに与えられる電位によつて垂直レ
ジスタ１Ａ，１Ｂから後段への転送が制御される
ようになつている。第１の水平レジスタ３に並行
するように第２の水平レジスタ５が形成されてい
る。これら第１及び第２の水平レジスタ３，５は
例えば２相クロツクにより制御され、しかも共通
のストレージ電極６Ａ，６Ｂ及びトランスフア電
極７Ａ，７Ｂ（第１図に破線で示す）によるCCD
動作させられる。

これら水平レジスタ３，５の間にはＴ／Ｓゲー
ト（トランスフア・ストツプゲート）８を設け
る。このＴ／Ｓゲート８の下にはチヤンネルスト
ツパ領域９とチヤンネル領域１０とが形成されて
いる。第１の水平レジスタ３のストレージ電極６
Ａから第２の水平レジスタ５のストレージ電極６
Ｂへ向かうようにチヤンネル領域１０が形成され
ている。垂直レジスタ１Ａ，１Ｂに着目していえ
ば一方の垂直レジスタ１Ａに対応してチヤンネル
領域１０が形成されている。即ち、全垂直レジス
タ１Ａ，１Ｂに対してひとつ置きにチヤンネル領
域１０が形成されている。このチヤンネル領域１
０によつて一方の垂直レジスタ１Ａの電荷は第１
の水平レジスタ３のストレージ部を介して第２の
水平レジスタ５のストレージ部に転送されてい
く。他方の垂直レジスタ１Ｂを転送されてくる電
荷の転送はチヤンネルストツパ領域９によつて阻
止され、第１の水平レジスタ３に留まることとな
る。このことについては後に理解できるであろ
う。

上述の第２の水平レジスタ５の近傍には蓄積電
極１６が設けられている。転送方向に沿つて言え
ば、第１の水平レジスタ３、Ｔ／Ｓゲート８、第
２の水平レジスタ５及び蓄積電極１６の順に配列
されることになる。この蓄積電極１６の下には散
点で示すように、チヤンネルストツパ領域１７が
形成され、これらチヤンネルストツパ領域１７に
よつて蓄積領域１８が分離される。これら蓄積領
域１８は図から明らかなようにストレージ電極６
Ｂに対応する領域に形成される。本例では、蓄積
電極１６を設けることにより、後に理解されるよ
うに、転送ロスが減少する。

尚、本例では電極６Ａ，６Ｂ，７Ａ，７Ｂの形
状をＴ／Ｓゲート８の領域で斜めとなるようにし
ている。即ち第１の水平レジスタ３の領域におけ
る電極６Ａ，６Ｂ，７Ａ，７Ｂの空間的な位相を
第２の水平レジスタ５の領域における位相に対し
てずらすようにしている。このようにしているた
め、チヤンネル領域１０を若干斜めにするだけで
一方のストレージ電極６Ａの下のストレージ部か
ら他方のストレージ電極６Ｂのストレージ部へと
容易に電荷転送を行うことができる。電極６Ａ，
６Ｂ，７Ａ，７Ｂの形状を真直ぐにするとチヤン
ネル領域１０をＴ／Ｓゲート８の領域で極端に折
り曲げなければならず、他方のチヤンネル領域１
０を真直ぐにすれば電極６Ａ，６Ｂ，７Ａ，７Ｂ
の形状を同様にＴ／Ｓゲート８の領域で極端に折
り曲げなければならない。このようにすることは
電極の加工精度上問題であり、また電荷の転送効
率の上でも不都合である。

また、本例では周知の通りストレージ電極６Ａ
とトランスフア電極７Ａとを共通接続してパスパ
ー１１Ａに接続し、これにクロツク端子１２Ａを
介してクロツクφ₁を供給するようにしている。
他方、他のストレージ電極６Ｂ及びトランスフア
電極７Ｂも同様に共通接続して他のパスパー１１
Ｂに接続し、他のクロツク信号φ₂を他のクロツ
ク端子１２Ｂを介して供給するようにしている。
このクロツク信号φ₁，φ₂により水平レジスタ３，
５がCCD動作させられることについては説明を
要しないであろう。

尚、第２図において、１３は半導体基体、１４
はゲート絶縁膜、１５は絶縁膜である。

次にこの実施例の動作について第３図及び第４
図をも参照しながら説明しよう。尚、以下の説明
では垂直レジスタ終端から水平レジスタ３，５へ
の電荷転送の動作についてのみ触れる。図示しな
いイメージ部からストレージ部への電荷転送等に
ついては説明を省略することとする。

まず垂直レジスタ１Ａ，１Ｂの最終ステージの
電荷を読出すには、読出しゲート４をオンとした
後、時刻t₁（第３図）でクロツク端子１２Ａ，１
２Ｂ、Ｔ／Ｓゲート８及び蓄積電極１６をオン
（高レベル）とする。そうすると第４図Ａに示す
ように一方の垂直レジスタ１Ａの最終ステージか
らの信号電荷が水平レジスタ３，５のストレージ
部を介して蓄積電極１６の蓄積領域１８に転送さ
れていく。この場合好ましくは、第２の水平レジ
スタ５のストレージ部の電位が第１の水平レジス
タ３のストレージ部の電位よりも深くなるように
する。たとえば、ストレージ電極６Ａのオン電位
よりストレージ電極６Ｂのオン電位を高くする。
あるいは、不純物濃度やゲート絶縁膜１４（第２
図）の厚さを加減する。このようにすることによ
り、電極６Ａの下の第１の水平レジスタ３のスト
レージ部の電荷が電極６Ｂの下の第２の水平レジ
スタ５のストレージ部へスムーズに移行し、最終
的には信号電荷のほとんどが蓄積電極１６の蓄積
領域１８に移行する。勿論、他の垂直レジスタ１
Ｂの最終ステージからの電荷はチヤンネルストツ
パー領域９により阻止されて第１の水平レジスタ
３のストレージ部に残留する。

次に時刻t₂（第３図）でクロツク端子１２Ｂ、
Ｔ／Ｓゲート８及び蓄積電極１６をオンとしたま
まで、もう１つのクロツク端子１２Ａをオフ（低
レベル）とする。そうすると第４図Ｂに示すよう
に、一方の垂直レジスタ１Ａの最終ステージから
転送されてきたのち電極６Ａの下の第１レジスタ
３のストレージ部に僅かに残つていた電荷も完全
に第２の水平レジスタ５のストレージ部を介して
蓄積電極１６の蓄積領域１８に転送される。この
後、時刻t₃（第３図）でＴ／Ｓゲート８をもオフ
とし、以降の第１の水平レジスタ３のCCD動作
によつて電荷が第２の水平レジスタ５にまちがつ
て転送されないようにする。また、この逆の誤転
送が起こらないようにする。そして、時刻t₄（第
３図）で蓄積電極１６をオフとして、この領域に
蓄積されていた信号電荷を第２の水平レジスタ５
のストレージ部に戻す（第４図Ｃ，Ｄ）。以降は
第３図で時刻t₅で示す時点からクロツク端子１２
Ａ，１２Ｂに反転するクロツクφ₁，φ₂を供給し
て水平レジスタ３，５をCCD動作させていく。

水平レジスタ３，５で読出される信号は別々に
出力回路で読出してもよいし、水平レジスタ３，
５の一方に1/2ビツト分のステージを付加し両水
平レジスタ３，５の終端で合流して出力を行うよ
うにしてもよい。

このような構成によれば２本の水平レジスタ
３，５を用いているため通常の１本の場合に比べ
ビツト数が1/2で済み微細加工の上で２倍の余裕
がある。このため高解像度化に伴つて水平画素数
が増大したり、1/2インチの光学系等に合わせて
小型化を行つた場合でも、シヨートチヤンネル効
果に対して強く、且つ電極の加工精度上の点から
も好ましい。また水平レジスタ３，５をCCD動
作させるクロツク周波数が1/2で済むため消費電
力の上でも極めて実効がある。

そして、本例では第２の水平レジスタ５に転送
すべき信号電荷を、一旦、蓄積電極１６下の蓄積
領域１８に退避させ、この間に一方のストレージ
電極６Ａ及びＴ／Ｓゲート８をオフさせている。
従つて、これらストレージ電極６Ａ及びＴ／Ｓゲ
ート８のオフ動作時に上述の信号電荷が他のチヤ
ンネル領域に漏洩することがない。このため、転
送ロスがなく、Ｓ／Ｎも劣化しない。

また、本例では第１の水平レジスタ３のシリア
ル出力と第２の水平レジスタ５のシリアル出力と
のレベルがアンバランスになるということがな
い。これは両水平レジスタ３，５のチヤンネルス
トツパ領域たとえば高ドープ層との対接面の面積
をほぼ等しくできるからである。このことを理解
するために、蓄積電極１６を設けず、この領域全
域にわたつてチヤンネルストツパ領域を形成する
ことを考える。蓄積領域１８をなすチヤンネル領
域をもすべてチヤンネルストツパ領域とするので
ある。このようにしたときには、第２の水平レジ
スタ５の一側にチヤンネル領域が断続的に形成さ
れ、他の一側にはチヤンネル領域が皆無となる。
これに対し、第１の水平レジスタ３の両側にチヤ
ンネル領域が断続的に形成される。このように、
両レジスタ３，５のペリフアリが異なる。このた
め、高ドープ層中のトラツプ準位にトラツプされ
る電荷量が両レジスタ３，５間で異なつてくる。
本例では、このようにトラツプされる電荷量がほ
ぼ等しいので、両レジスタ３，５のシリアル出力
のレベルを等しくできる実益がある。

また第１のレジスタ３から第２のレジスタ５に
電荷を転送する場合、位相の異なる電極６Ａ，６
Ｂの下のストレージ部間で転送を行つているため
電極６Ａ，６Ｂのポテンシヤルの設定に自由度が
あり、転送方向に沿つてポテンシルの井戸を深く
させる要請に極めて容易に対応することができ
る。例えば両電極６Ａ，６Ｂの電位を異らせるこ
とも容易であるし、イオン注入量を加減するよう
にしてもよい。同一電極の下のチヤンネルで転送
を行う場合には例えばＴ／Ｓゲート８に対応する
ゲートで転送方向の傾斜を付す等する必要があ
り、構成が複雑となる嫌いがある。本例では難な
く転送効率を上げることができる。

更に本例では電極６Ａ，６Ｂ，７Ａ，７Ｂの形
状をＴ／Ｓゲート８の領域で傾けると共にチヤン
ネル領域１０をも傾けるようにしている。このた
め電極６Ａ，６Ｂ，７Ａ，７Ｂ及びチヤンネル領
域１０を急激に直角に折曲げる必要がなく電極加
工の上でもまた電荷転送の上でも極めて好ましい
ものとすることができる。

なお、上述の実施例では、垂直レジスタの最終
ステージから離間している方の水平レジスタ５へ
の信号電荷の転送を、位相の異なるストレージ電
極６Ａ，６Ｂの間で行うようにしている。しか
し、本発明は要するに２本の水平レジスタを用意
すれば足り、例えば同一の電極の下で信号電荷を
転送するようにしてもよい。

発明の効果 以上説明したように、本発明によれば２本の水
平レジスタを設けているため従前の１本のものに
比べて水平レジスタのビツト数が1/2で済み固体
撮像素子の高解像度化や小型化に対してもシヨー
トチヤンネル効果や電極の加工精度上何等問題が
ない。また水平レジスタ３，５をCCD動作させ
るクロツク周波数が1/2で済むため消費電力の上
でも極めて有効である。

また、垂直レジスタの転送終端から離間してい
る水平レジスタに垂直レジスタ側から電荷をバイ
パスする際に、この電荷を一旦蓄積電極の領域に
退避させているので、転送ロスがなく、Ｓ／Ｎを
劣化させることがない。

さらに、第１、第２の水平レジスタのチヤンネ
ルストツパ領域との対接面の面積をほぼ等しくで
きるので、トラツプによる影響を両水平レジスタ
間でほぼ同じにできる。この結果、両水平レジス
タのシリアル出力のレベルのバラツキをなくすこ
とができる。

【図面の簡単な説明】

第１図は本発明の一実施例の要部を示す図、第
２図は第１図の−線に沿う断面図、第３図は
第１図実施例を説明するためのタイムチヤート、
第４図は第１図の−線に沿うポテンシヤルの
状態を示す図である。 １Ａ，１Ｂは垂直レジスタ、３，５は水平レジ
スタ、６Ａ，６Ｂはストレージ電極、７Ａ，７Ｂ
はトランスフア電極、８はＴ／Ｓゲート、１６は
蓄積電極、１８は蓄積領域である。

Claims (1)

【特許請求の範囲】
1. １ 並列された複数の垂直転送レジスタと、該転
   送レジスタからの１ライン毎の信号電荷を読み出
   す出力部とを具備し、該出力部はコントロールゲ
   ート部を挾んで並設された第１及び第２の水平出
   力レジスタで構成され、上記１ラインの信号電荷
   のうち１つ置きの信号電荷を上記第１の水平出力
   レジスタにて出力し、他の１つ置きの信号電荷を
   上記第２の水平出力レジスタにて出力して成る固
   体撮像素子に於て、上記第２の水平出力レジスタ
   の上記垂直レジスタ側とは反対の側に蓄積領域を
   設け、上記他の１つ置きの信号電荷を一時蓄積し
   ておくことを特徴とする固体撮像素子。