JPH04155819A - 半導体微細構造の作製方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、電子デバイス、光デバイス、及び記憶デバイ
ス等の半導体デバイスに利用される半導体微細構造を作
製するための半導体微細構造の作製方法に関する。

［従来の技術］ 一般に、半導体の微細構造の作製には、以下のようなエ
ツチング、または、選択成長等の技術を適宜用いる必要
がある。これらの技術には、大別して、マスクパターン
を用いない方法と用いる方法とがあり、それぞれ以下の
ようなものである。

マスクパターンを用いないエツチングは、光、電磁波、
電子線、イオンビーム等を適当な手段により収束させ、
エツチングしようとする部位にのみ直接照射して何等か
の励起を与え、その部位のエツチングを促進する。ここ
でいう励起とは、例えば、エツチングガスのプラズマと
光との相互作用による反応種の励起作用を利用したエツ
チングの促進現象や、半導体表面の自然酸化膜層を電子
線及ヒイオンビームなどにより局所的に除去シ、酸化膜
を除去した清浄表面のみをガスエ・ノチングする現象を
も含んでいる。

また、マスクパターンを用いる場合には、溶液、イオン
線、または、ガス等を用いる。この場合にも光、電磁波
等によるエツチング現象の促進（例えば反応性イオンエ
ツチング法など）や、イオンビーム照射によるスパッタ
リング作用を用いたエツチング（イオンミリング）等、
何等かの形で励起を伴うことが多い。このマスクパター
ンを用いる場合は、微細加工において励起を局所的に限
定して行わない。即ち、この場合においては、エツチン
グする場所はマスクパターンで指定する。このため、マ
スクパターンを用いる方法は、ウェハー全面に亘って一
度にエツチングが進行するという特徴を有しており、大
皿生産技術に向いている。

これら以外の半導体微細構造の作製技術として、選択成
長を用いた微細加工技術かある。

この方法は、上述のエツチングを用いる方法とは逆に、
所定の場所のみに結晶を成長させるものである。この方
法でもマスクパターンを用いる場合と、マスクパターン
を用いずに局所的に励起を行い選択成長を行う場合とか
ある。

さらに他の半導体微細構造の作製技術として、超格子構
造の半導体ウエノ＼−に、イオン注入法とアニール法を
組み合わせた処理を加えて、超格子構造を不規則化させ
、所定の部位に混晶化を起こさせる微細構造形成方法や
、ＭＢＥ法などにより、微傾斜基板上に原料種を交互に
供給し、原子層ステップにおける吸着状態の原子種依存
性を用いて微細構造を作製する方法などかある。

従来は、上記の技術を用いて、半導体基板上に微細構造
を作製し、その後、埋め込み成長等を行って半導体デバ
イスを得ている。

［発明が解決しようとする課題］ しかしながら、従来の半導体微細構造の作製方法では量
子効果が顕著となるような微小な構造の作製は、装置、
工程の複雑さ、精度等の理由により、いわゆる超格子構
造（二次元的な電子の閉じ込め）以外には確立していな
い。

本発明は、複雑な装置を必要とせず、工程数が少なく、
量子箱の作製に利用できる新たな半導体微細構造の作製
方法を提供することを目的とする。

［課題を解決するための手段］ 本発明は、第１の組成からなる半導体基板の表面に前記
第１の組成とは異なる第２の組成からなる半導体の分子
クラスターを固着する第１の工程と、前記第１の組成か
らなる半導体を埋め込み成長する第２の工程とを含むこ
とを特徴とする半導体微細構造の作製方法である。

［実施例］ 以下に、図面を参照して本発明の詳細な説明する。

本発明の一実施例として、ＧａＡｓ中にＳｉがトラップ
された、いわゆる量子箱の作製方法について説明する。

ここで、量子箱とは、バンドギャップが小さい半導体か
らなる極めて狭い領域に電子が閉じ込められたものをい
う。この量子箱は、バンドギャップが大きい半導体から
なる極めて狭い領域に不純物を閉じ込めた場合に、その
周りに電子がクーロン力によって束縛され、あたかも巨
大化した人工原子のように働く、いわゆるスーパーアト
ムに似ている。

まず、本発明の半導体微細構造の作製方法に用いられる
半導体微細構造作製装置について第２図を参照して簡単
に説明しておく。

この半導体微細構造作製装置は、結晶成長用の元素を蒸
発させる蒸発源２１と、レーザ光２２を内部へ導入する
ための窓２３とを備えた真空チャンバ２４を有している
。また、窓２３の外側にはレーザ光２２を集光するため
のレンズが備えられている。そして、真空チャンバ２４
の内部にはシリコン棒２５を保持する保持器（図示せず
）と、半導体基板１０を保持するホルダー（図示せず）
とを備えている。

次に、本発明の微細構造作製方法の一実施例を第１図及
び第２図を参照して説明する。

まず、真空チャンバ２４内にＧａＡｓ基板１０を導入し
、ホルダーに保持させたあと、真空チャンバ２４内をＩ
　Ｘ　１０−９Ｔｏｒｒ以下に廃棄した。

次に、蒸発源２１からＧａ及びＡｓを蒸発させ、基板１
０上に第１図（ａ）に示すように、ＧａＡｓバッファ層
１１を０．２μｍ成長させた。

次に、ＧａＡｓバッファ層１１上に第１図（ｂ）に示す
ようにシリコンクラスター１２を固着させた。このシリ
コンクラスターの固着は、シリコン棒２５に、レンズ２
１及び窓２３を介してエキシマ（ＸｅＣｊりレーザ（図
示せず）からのレーザ光２２（波長３０８ｎｍ、２００
ｍＪ／パルス）を約１０００ショット照射し、シリコン
棒２５からシリコンのクラスターを飛散させ、ウェハー
１０上に固着させた。

そして、蒸発源２１からＧａ及びＡｓを蒸発させ、ノン
ドープのＧａＡｓ埋め込み層１３を成長させて、第１図
（Ｃ）に示すようにシリコンクラスターを埋めこんだ。

このようにして、本実施例によれば径１０〜５０人のシ
リコンをコア部とする量子箱を少ない工程で作製するこ
とができる。

なお、上記実施例ではＧ　ａ　Ａ　ｓ　／　Ｓ　ｉ系を
材料とする量子箱の作成方法について説明したか、これ
に限られるものではない。

また、半導体のクラスター化に使用されるレーザーはエ
キシマレーザ−に限られるものではなく、例えば、Ａｒ
Ｆ、ＫｒＦ、Ｎｄ　：ＹＡＧレーザーなどであっても良
い。

［発明の効果〕 本発明によれば、半導体ウェハー上に分子クラスターを
固着させ、その後埋め込み成長を行うようにしたことで
、複雑な装置を必要とせず少ない工程で量子箱を作製す
ることかできる

【図面の簡単な説明】

第１図は本発明の一実施例の作製工程を説明するための
図、第２図は本発明の一実施例で使用される半導体微細
構造作製装置の概略図である。 １０−　Ｇ　ａ　Ａ　ｓ基板、１１−　Ｇ　ａ　Ａ　ｓ
バッファ層、１２・・・Ｓｉクラスター、１３・・・ノ
ンドープＧａＡｓ埋込層。 第１ （Ｃ１）　　　　　　　　　　　叱 第２図

Claims (1)

1. 【特許請求の範囲】 １、第１の組成からなる半導体基板の表面に前記第１の
   組成とは異なる第２の組成からなる半導体の分子クラス
   ターを固着する第１の工程と、前記第１の組成からなる
   半導体を成長させて前記分子クラスターを埋め込む第２
   の工程とを含むことを特徴とする半導体微細構造の作製
   方法。 ２、前記第１の工程は、真空下で第２の組成からなる半
   導体にパルスレーザ光を照射してクラスター化すること
   を特徴とする請求項１記載の半導体微細構造の作製方法
   。