JPH04153718A - Signal processor - Google Patents
Signal processorInfo
- Publication number
- JPH04153718A JPH04153718A JP2278458A JP27845890A JPH04153718A JP H04153718 A JPH04153718 A JP H04153718A JP 2278458 A JP2278458 A JP 2278458A JP 27845890 A JP27845890 A JP 27845890A JP H04153718 A JPH04153718 A JP H04153718A
- Authority
- JP
- Japan
- Prior art keywords
- signal processing
- display
- clock
- processing means
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 10
- 230000007704 transition Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔概要〕
電池から供給される電力により動作し、信号処理手段に
より処理したデータを表示部に表示する構成の信号処理
装置に関し、
効率よく、かつ、低消費電力で信号処理が行なえる信号
処理装置を提供することを目的とし、電源より印加され
る電圧より生成される複数の印加電圧及び複数の印加電
圧に応じた複数のクロックで信号処理か行なえる信号処
理手段を有する装置において、前記信号処理手段から前
記信号処理手段の信号処理状態に応じた電圧制御信号か
供給され、前記複数の印加電圧を生成し、前記信号処理
手段に供給する電圧制御手段と、前記電圧制御手により
生成された電圧に応じたクロックを生成し、前記信号処
理手段に供給するクロック制御手段とを具備し、前記信
号処理手段で実行中の信号処理状態を変えることなく前
記信号処理手段に供給される電圧及びクロックを変化さ
せ得るよう構成し、また、信号処理を行なう稼働状態と
該稼働状態時の信号処理状態を保持する待機状態とを有
する信号処理手段と、該信号処理手段の高力処理信号に
応じた表示を行なう表示部とを有する信号処理装置にお
いて前記信号処理回路からの制御信号によって前記表示
部の表示を停止させる表示停止手段を設け、前記信号処
理手段か前記稼働状態及び前記待機状態で前記表示部を
前記表示停止手段により停止させた後に、前記表示部の
表示させ得るよう構成する。[Detailed Description of the Invention] [Summary] The present invention relates to a signal processing device configured to operate using power supplied from a battery and display data processed by a signal processing means on a display unit, which can efficiently and efficiently process signals with low power consumption. The purpose of the present invention is to provide a signal processing device capable of performing signal processing, and the present invention provides a signal processing means that can perform signal processing using a plurality of applied voltages generated from voltages applied from a power supply and a plurality of clocks corresponding to the plurality of applied voltages. a voltage control means that is supplied with a voltage control signal according to a signal processing state of the signal processing means from the signal processing means, generates the plurality of applied voltages, and supplies the plurality of applied voltages to the signal processing means; clock control means that generates a clock according to the voltage generated by the control hand and supplies it to the signal processing means, and the clock control means generates a clock according to the voltage generated by the control hand, and supplies the clock to the signal processing means without changing the signal processing state being executed by the signal processing means. A signal processing means configured to be able to change the supplied voltage and clock, and having an operating state in which signal processing is performed and a standby state in which the signal processing state in the operating state is maintained; In a signal processing device having a display section that performs a display according to a force processing signal, a display stop means for stopping the display of the display section according to a control signal from the signal processing circuit is provided, and the signal processing means is configured to control the operating state and the operation state. After the display section is stopped by the display stop means in the standby state, the display section is configured to display a display.
本発明は信号処理装置に係り、特に電池から供給される
電力により動作し、信号処理手段により処理したデータ
を表示部に表示する構成の信号処理装置に関する。The present invention relates to a signal processing device, and more particularly to a signal processing device configured to operate using power supplied from a battery and display data processed by a signal processing means on a display section.
近年、パーソナルコンピュータの普及に伴い、小型で持
ち運びか便利な携帯型のコンピュータ装置が開発され、
このようなコンピュータ装置ではとこても使用できるよ
う電源として電池を使用している。In recent years, with the spread of personal computers, portable computer devices that are small and convenient to carry have been developed.
These computer devices use batteries as a power source so that they can be used anywhere.
第７図は従来の一例のブロック図を示す。 FIG. 7 shows a block diagram of a conventional example.
スイッチ２２が投入されると、電池２３がらスイッチ２
２を経て電源制御部２４に電流か供給される。電源制御
部２４は供給された電流から信号処理回路か必要とする
電源を作成して、信号処理回路２５に供給する。When the switch 22 is turned on, the battery 23 is turned on and the switch 2
A current is supplied to the power supply control unit 24 through the power supply control unit 24. The power supply control unit 24 creates a power supply required by the signal processing circuit from the supplied current and supplies it to the signal processing circuit 25 .
電源が供給された信号処理回路２５は初期設定か完了す
ると、キーボード等から入力されるデータを処理し、表
示部２６に文字９図形等を表示させる。When the signal processing circuit 25 to which power has been supplied has completed the initial settings, it processes data input from a keyboard or the like, and causes the display unit 26 to display characters, nine figures, etc.
信号処理回路２５の信号処理か終了し、スイッチ２２を
切断すると、電池２３から電源制御部２４に供給される
電流が停止する。このため、信号処理回路２５内に格納
されているデータは消滅する。したがって、再びスイッ
チ２２切断前の動作を継続して行なうことはできなかっ
た。When the signal processing circuit 25 completes the signal processing and the switch 22 is turned off, the current supplied from the battery 23 to the power supply control section 24 is stopped. Therefore, the data stored in the signal processing circuit 25 disappears. Therefore, it was not possible to continue the operation before the switch 22 was turned off again.
しかるに、従来の信号処理装置ではスイッチ投入後に、
−度スイッチを切断してしまうと処理していたデータが
消滅してしまうため、継続して処理を行なおうとする場
合にはスイッチを投入したままにする必要かあり、電池
の消滅か激しく電池の寿命が短い等の問題点があった。However, with conventional signal processing devices, after the switch is turned on,
- If the switch is turned off, the data being processed will be lost, so if you want to continue processing, you will have to leave the switch on, and the battery may run out or the battery may run out. There were problems such as a short lifespan.
本発明は上記の点に鑑みてなされたもので、効率よく、
かつ、低消費電力て信号処理が行なえる信号処理装置を
提供することを目的とする。The present invention has been made in view of the above points, and efficiently,
Another object of the present invention is to provide a signal processing device that can perform signal processing with low power consumption.
第１図は本発明の原理ブロック図を示す。 FIG. 1 shows a block diagram of the principle of the present invention.
第１図（Ａ）においてｌは電源、２は電源ｌより印加さ
れる電圧より生成される複数の印加電圧及び複数の印加
電圧に応じた複数のクロックで信号処理が行なえる信号
処理手段、３は前記信号処理手段２から電圧制御信号が
供給され、前記複数の印加電圧のうち前記電圧制御信号
に応じた電圧を生成し、前記信号処理手段２に供給する
電圧制細手段、４は前記電圧制御手段３により生成され
た電圧に応じたクロックを生成し、前記信号処理回路に
供給するクロック制御手段であり、前記信号処理状態を
変えることなく、前記信号処理手段２に供給する電圧及
びクロックを変化させ得る構成としてなる。In FIG. 1(A), 1 is a power source, 2 is a signal processing means that can perform signal processing using a plurality of applied voltages generated from the voltage applied from the power source 1, and a plurality of clocks corresponding to the plurality of applied voltages; 3; 4 is a voltage regulating means to which a voltage control signal is supplied from the signal processing means 2, generates a voltage according to the voltage control signal among the plurality of applied voltages, and supplies it to the signal processing means 2; The clock control means generates a clock according to the voltage generated by the control means 3 and supplies it to the signal processing circuit, and controls the voltage and clock supplied to the signal processing means 2 without changing the signal processing state. It becomes a configuration that can be changed.
また、第１図（Ｂ）において２９は信号処理を行なう稼
働状態と稼働状態時の信号処理状態を保持する待機状態
とを有する信号処理手段、２８は信号処理回路の出力処
理信号に応した表示を行なう表示部であり、２７は前記
処理手段からの制御信号によって前記表示部２８の表示
を停止させる表示停止手段であり、前記信号処理手段が
前記稼働状態及び前記待機状態て前記表示部を前記表示
停止手段２７により停止させた後に前記表示部２８の表
示内容を変えることなく、再び表示させ得る構成として
なる。Further, in FIG. 1(B), 29 is a signal processing means having an operating state in which signal processing is performed and a standby state in which the signal processing state in the operating state is maintained, and 28 is a display corresponding to the output processed signal of the signal processing circuit. 27 is a display stop means for stopping the display on the display section 28 in response to a control signal from the processing means, and the signal processing means causes the display section to change between the operating state and the standby state. After being stopped by the display stopping means 27, the display can be displayed again without changing the displayed content on the display section 28.
本発明は電圧制御手段３により信号処理手段２から供給
される電圧制御信号に応じた電圧を生成し、信号処理手
段２に印加し、また、クロック制御手段４により電圧制
御手段３の出力電圧レベルに応じクロックを生成し、信
号処理手段２に供給する。In the present invention, the voltage control means 3 generates a voltage according to the voltage control signal supplied from the signal processing means 2 and is applied to the signal processing means 2, and the clock control means 4 controls the output voltage level of the voltage control means 3. A clock is generated according to the signal processing means 2 and is supplied to the signal processing means 2.
このため、電圧制御信号を信号処理手段２の信号処理状
態に応じて出力することにより必要最小限の電圧及びク
ロッつて信号処理か行なえ、電圧消費を最小限に押さえ
ることかできる。Therefore, by outputting the voltage control signal according to the signal processing state of the signal processing means 2, signal processing can be performed using the minimum necessary voltage and clock, and voltage consumption can be suppressed to the minimum.
また、信号処理手段２９からの制御信号により表示停止
手段２７を制御して表示部２８の表示を停止させた後に
表示部２８の表示内容を変えることなく再び表示か行な
える。Further, after the display stopping means 27 is controlled by the control signal from the signal processing means 29 to stop the display on the display section 28, the display can be performed again without changing the display contents on the display section 28.
第２図は本発明の一実施例のブロック図を示す。 FIG. 2 shows a block diagram of one embodiment of the invention.
同図中５は電源ｌとなる電池を示し、電池５は電源スィ
ッチ６を介して電圧制御手段３である電源制御部７に接
続される。電源制置部７は電池５から供給された電源よ
り装置内の各部で必要とされる電源を生成しプロセッサ
８．ＲＯＭ９．ＲＡＭ１０９表示制御回路１１．入出力
ボート１２゜キーボード１３等に供給する。プロセッサ
８は電源が供給されると、ＲＯＭ９に格納されているプ
ログラムを読み出し、プログラムに基づいて動作し、初
期設定される（第６図の停止モード１９からの稼働モー
ド１８への移行）。In the figure, numeral 5 indicates a battery serving as a power source 1, and the battery 5 is connected to a power source control section 7, which is a voltage control means 3, via a power switch 6. The power supply control unit 7 generates the power required by each part in the device from the power supplied from the battery 5, and the processor 8. ROM9. RAM 109 display control circuit 11. The input/output boat 12° supplies the keyboard 13, etc. When power is supplied to the processor 8, the processor 8 reads the program stored in the ROM 9, operates based on the program, and is initialized (transition from the stop mode 19 to the operating mode 18 in FIG. 6).
プロセッサ８はキーボード１３から入出カポ−）１２を
経て指示されたジョブの実行を開始し、さらに、キーボ
ード１３から入力されたデータに基づいて例えば文字コ
ードに対応する文字パターンをＲＯＭ９から読み出し、
−旦ＲＡＭｌ０に収納する。プロセッサ８はさらに表示
制御回路１１に指示してＲＯＭｌ０に収納された文字パ
ターンを読み出し、液晶表示パネル等を用いた表示部１
４に文字パターンを表示させる。又はＲＡＭ１Ｏ上に描
画した図形を表示させる。The processor 8 starts executing the job instructed from the keyboard 13 via the input/output capo 12, and further reads, for example, a character pattern corresponding to the character code from the ROM 9 based on the data input from the keyboard 13.
- Store it in RAM10. The processor 8 further instructs the display control circuit 11 to read out the character pattern stored in the ROM10, and displays the display unit 1 using a liquid crystal display panel or the like.
Display the character pattern on 4. Or display the figure drawn on RAM1O.
ここで、スイッチ１５をオンにすると入出力ボート１２
を介してプロセッサ８に割込み信号が送出され、プロセ
ッサ８はこの割込み信号を受信すると、入出カポ−）１
２を介してクロック制御部４であるクロック発生部１６
を制御してプロセッサ８．ＲＯＭ９．ＲＡＭｌ０及び表
示制御回路１１に供給されるクロック１６の送出を停止
させる。Here, when the switch 15 is turned on, the input/output boat 12
An interrupt signal is sent to the processor 8 via the processor 8, and when the processor 8 receives this interrupt signal,
2 to the clock generator 16 which is the clock controller 4.
The processor 8. ROM9. The transmission of the clock 16 supplied to the RAM 10 and the display control circuit 11 is stopped.
クロック発生部１６からのクロックの出力が停止される
と、プロセッサ８は内部に動作時のデータを保持した状
態で動作か停止する状態となる。When the output of the clock from the clock generating section 16 is stopped, the processor 8 enters a state in which the processor 8 stops operating while retaining the operating data internally.
ここで、プロセッサ８．ＲＯＭ９．ＲＡＭｌ０等はフル
スタティック型のもので電圧か印加されていればクロッ
クか供給されなくてもその内部データは保持されるもの
か用いられている。さらに、再びスイッチ１５をオフに
すると入出力ボート１２を介してクロック発生部１６か
制御され、クロックがプロセッサ８．ＲＯＭ９．ＲＡＭ
ｌ０及び表示制御回路１１に供給され、プロセッサ８の
動作が開始する。Here, processor 8. ROM9. The RAM10 and the like are fully static type, and as long as a voltage is applied, the internal data is retained even if no clock is supplied. Furthermore, when the switch 15 is turned off again, the clock generator 16 is controlled via the input/output port 12, and the clock is transmitted to the processor 8. ROM9. RAM
10 and the display control circuit 11, and the processor 8 starts operating.
また、クロック停止時にはＲＡＭｌ０は格納されたデー
タを保持したまま、動作が停止し、クロックは表示制御
回路１１に供給されなくなる。Furthermore, when the clock is stopped, the RAM 10 stops operating while holding the stored data, and the clock is no longer supplied to the display control circuit 11.
このため、表示部１４への電流の送出が停止され表示部
１４は第６図の稼働モードからプロセッサ８、ＲＡＭｌ
０等にデータが保持されたまま動作が停止する待機モー
ド２１へ移行し非表示状態となる。For this reason, the sending of current to the display unit 14 is stopped, and the display unit 14 changes from the operating mode shown in FIG.
The display enters a standby mode 21 in which the operation is stopped while the data is held at 0, etc., and becomes a non-display state.
また、プロセッサ８はスイッチ１５かオフの状態で電源
電圧及びクロックを高低所定の値としても動作させるこ
とがてきる構成のものでプロセッサ８は実行中のジョブ
の種類により入出力ボートを介してクロック発生部１６
及び電源制御回路７を制御する、第５図（Ａ）に示すよ
うに供給される電源電圧を高低の２つの値（３Ｖ１５Ｖ
）に切換えるとクロックは第５図（Ｂ）に示すように電
源電圧に対応した高低２つの値（４ＭＨｚ／８ＭＨｚ）
に切換わる（第６図ローモード１８ａとハイモード１８
ｂとの切換）。なお、このとき、電源電圧３ｖに対して
はクロック４ＭＨｚ、を源電圧５ｖに対してはクロック
８ＭＨｚとなるように電源制御回路７及びクロック発生
部１６が制御される。クロック発生部Ｉ６はＶＣＯ（Ｖ
ｏｌｔａｇｅ Ｃ。In addition, the processor 8 has a configuration that allows it to operate with the power supply voltage and clock set to high or low predetermined values when the switch 15 is off. Generating part 16
As shown in FIG.
), the clock has two high and low values (4MHz/8MHz) corresponding to the power supply voltage as shown in Figure 5 (B).
(low mode 18a and high mode 18 in Figure 6)
(switching with b). At this time, the power supply control circuit 7 and the clock generation section 16 are controlled so that the clock is 4 MHz for a power supply voltage of 3 V, and the clock is 8 MHz for a power supply voltage of 5 V. The clock generating section I6 is connected to the VCO (V
altage C.
ｎｔｒｏｌｅｄ ０ｓｃｉｌｌａｔｏｒ）で構成されて
おり、第５図に示すように電源制御部７より供給される
電圧３Ｖに対して４ＭＨ２のクロックを発生し、電圧５
Ｖに対して８ Ｍ Ｈｚのクロックか発生する構成とさ
れている。また、電源電圧及びクロックの制御はキーボ
ード１３の操作により行なうこともできる。As shown in FIG.
The configuration is such that an 8 MHz clock is generated for V. Further, the power supply voltage and clock can also be controlled by operating the keyboard 13.
装置の消費電力は電源電圧及びクロックか低いほど少な
くて済む。また処理速度を上げるにはクロックを高くす
る必要かありクロックを上げるとこれに伴い電源電圧を
上げる必要かあり、消費電力は太き（なってしまう。し
たかって、必要に応じて電源及びクロックを低くするこ
とにより、常に一定の電源電圧及びクロックでプロセッ
サ８を動作させるより消費電力を低減できる。The lower the power supply voltage and clock, the lower the power consumption of the device. Also, in order to increase processing speed, it is necessary to increase the clock speed, and if the clock speed is increased, it is also necessary to increase the power supply voltage, which increases power consumption. By lowering the power supply voltage, power consumption can be reduced compared to operating the processor 8 with a constant power supply voltage and clock.
このため、電池５の消耗が少なくて済む。Therefore, the consumption of the battery 5 can be reduced.
第３図は本発明の他の実施例のブロック図を示す。なお
、第２図に示すブロック図と同一構成部分には同一符号
を付しその説明は省略する本実施例ではキーボード１３
は表示停止手段であるサブＣＰＵ１７を介して接続され
、このサブＣＰＵ１７により表示部１４が制御される。FIG. 3 shows a block diagram of another embodiment of the invention. In this embodiment, the same components as those in the block diagram shown in FIG.
is connected via a sub-CPU 17 which is display stopping means, and the display section 14 is controlled by this sub-CPU 17.
スイッチ２か投入されると、電池５が電源制御部７と接
続される。電源制御部７は電池５が接続されるとフロセ
ッサ８．ＲＯＭ９．ＲＡＭｌ０．表示制御回路１１、入
力ボート１３９表示停止手段２７となるサブＣＰＵ１７
等て必要となる電源を生成して電源の供給を行なう。電
源か供給されるとまずプロセッサ８の初期設定が行なわ
れる。初期設定後は第４図に示す稼働状態となりキーボ
ード１３の操作に応じて各種ジョブが実行され表示部１
４に文字９図形等か表示される（第６図の稼働モード１
Ｂ）。ここで、スイッチ１５が投入されると、プロセッ
サ８に入出力ボート１２を経て割込み信号か送出される
。プロセッサ８はこの割込み信号に応じて入出力ボート
１２を介してクロック発生部１６を制御し、クロックの
送出を停止させる。When the switch 2 is turned on, the battery 5 is connected to the power supply control section 7. When the battery 5 is connected, the power supply control unit 7 operates the processor 8. ROM9. RAM10. Display control circuit 11, input board 139, sub CPU 17 serving as display stop means 27
etc., to generate the necessary power and supply the power. When power is supplied, initial settings of the processor 8 are first performed. After the initial settings, the operating state shown in FIG.
Character 9 figures etc. are displayed in 4 (operation mode 1 in Figure 6).
B). Here, when the switch 15 is turned on, an interrupt signal is sent to the processor 8 via the input/output port 12. The processor 8 controls the clock generator 16 via the input/output port 12 in response to this interrupt signal, and stops sending out the clock.
クロックか停止するとプロセッサ８は待機状態となり、
再度クロックか送出されるまで動作しなくなる。When the clock stops, the processor 8 enters the standby state,
It will not work until the clock is sent again.
また、稼働モード１８で予め設定された一定キーボード
１３等の表示制御回路１１及び表示部１４はサブＣＰＵ
１７の動作により第４図に示すプロセッサ等がデータを
保持した状態で動作を停止したまま表示部１４の表示か
行なわれるＤＩＳＰ（デイスプレィ）モードとなり表示
部１４にはスイッチ１５を投入する直前の表示か行なわ
れる（第６図のデイスプレィモード２０）。In addition, the display control circuit 11 and the display unit 14 such as the constant keyboard 13 that are preset in the operation mode 18 are controlled by the sub CPU.
17, the processor etc. shown in FIG. 4 enters the DISP (display) mode in which the display section 14 displays the information while holding data and stopping its operation, and the display section 14 displays the display immediately before the switch 15 is turned on. (Display mode 20 in FIG. 6).
サブＣＰＵ１７はスイッチ１５か投入される前にプロセ
ッサ８により予め設定された一定時間キーボード１３人
力及びスイッチ１５の操作がなければその内部のクロッ
クを停止させ表示制御回路１１及び表示部１４の動作を
停止させ、第４図に示す待機状態に移行する（第６図の
デイスプレィモード２０から待機モード２１への移行）
。The sub CPU 17 stops the internal clock and stops the operation of the display control circuit 11 and the display section 14 if there is no human input from the keyboard 13 or operation of the switch 15 for a certain period of time preset by the processor 8 before the switch 15 is turned on. and transition to the standby state shown in FIG. 4 (transition from display mode 20 to standby mode 21 in FIG. 6).
.
次にスイッチ１５をオフにするとサブＣＰＵ１７、入出
カポ−）１２かリセットされ、これに伴いクロック発生
部１６よりクロックが送出されプロセッサ８が動作して
継続して処理が行なわれる（第６図の待機モード２１か
ら稼働モード１８−入の移行）。Next, when the switch 15 is turned off, the sub CPU 17 and input/output capacitor 12 are reset, and accordingly, a clock is sent from the clock generator 16 and the processor 8 operates to continue processing (as shown in FIG. 6). transition from standby mode 21 to active mode 18-on).
また、稼働モート１日、デイスプレィモード２０、待機
モード２１においてスイッチ６をオフにすると、装置全
体か停止した状態となる停止モード１９に移行する。Further, when the switch 6 is turned off in the operating mode 1, display mode 20, and standby mode 21, the system shifts to stop mode 19 in which the entire apparatus is stopped.
このように、表示状態でプロセッサ８を待機状態とする
ことかでき、この状態で一定時間使用しないときには表
示が停止するため、不要な消費電力を低減てきる。In this way, the processor 8 can be placed in the standby state while in the display state, and the display is stopped when the processor 8 is not used for a certain period of time in this state, thereby reducing unnecessary power consumption.
したかって、電池の寿命を延ばすことができる。Therefore, the life of the battery can be extended.
また、電池の消耗か少ないため、電源スィッチをオフに
する必要かなくなた、したかって、効率よく使用できる
。Also, since the battery consumption is low, there is no need to turn off the power switch, so you can use it more efficiently.
上述の如く、本発明によれば、信号処理手段に供給する
電源及びクロックを信号の処理状態に応じて変えること
ができ、低電圧で使用できるときにはで低電圧で、高電
圧で使用するときには高電圧で信号処理を行なうことか
できるため、消費電力を低減でき、また表示部の表示を
停止させた後、停止時の表示内容を変えることなく、再
び表示させることかできるため、表示か必要ないときに
は表示を停止させておき、必要なときに元の内容をすぐ
に得られ、したか、って電力消費を低減させることかで
きると共に効率の東１１１信号処理か行なえる等の特長
を有する。As described above, according to the present invention, the power supply and clock supplied to the signal processing means can be changed depending on the signal processing state, and when it can be used at a low voltage, it is set at a low voltage, and when it is used at a high voltage, it is set at a high voltage. Since signal processing can be performed using voltage, power consumption can be reduced, and after the display has stopped displaying, it can be displayed again without changing the display contents when stopped, so there is no need for a display. It has features such as being able to stop the display at times and quickly obtain the original content when needed, thereby reducing power consumption and performing efficient Higashi 111 signal processing.
第１図は本発明の詳細な説明するための図、第２図は本
発明の−・実施例のブロック図、第３図は本発明の他の
実施例のブロック図、第４図乃至第６図は本発明の一実
施例及び他の実施例を説明するための図、
第７図は従来の一例のブロック図である。
図において、
１・・・電源、
２・・・信号処理手段５
３・・・電圧制御手段、
４・・・クロック制御手段、
７・・・電源制御部、
１４・・・表示部、
１５・・・スイッチ、
１６・・・クロック発生部、
１７・・・サブＣＰＵ
を示す。FIG. 1 is a diagram for explaining the present invention in detail, FIG. 2 is a block diagram of an embodiment of the present invention, FIG. 3 is a block diagram of another embodiment of the present invention, and FIGS. FIG. 6 is a diagram for explaining one embodiment of the present invention and another embodiment, and FIG. 7 is a block diagram of a conventional example. In the figure, 1... Power supply, 2... Signal processing means 5, 3... Voltage control means, 4... Clock control means, 7... Power supply control section, 14... Display section, 15. . . . switch, 16 . . . clock generator, 17 . . . sub CPU.
Claims (2)
複数の印加電圧及び該複数の印加電圧に応じた複数のク
ロックで信号処理が行なえる信号処理手段（２）を有す
る信号処理装置において、前記信号処理手段（２）から
前記信号処理手段（２）の信号処理状態に応じた電圧制
御信号が供給され、前記複数の印加電圧のうちの前記電
圧制御信号に応じた電圧を生成し、前記信号処理手段（
２）に供給する電圧制御手段（３）と、 前記電圧制御手段（３）により生成された電圧に応じた
周波数のクロックを生成し、前記信号処理手段（２）に
供給するクロック制御手段（４）とを具備し、 前記信号処理手段（２）で実行中の信号処理の状態を変
えることなく、前記信号処理手段（２）に供給する電圧
及びクロックを変化させ得る構成としたことを特徴とす
る信号処理装置。(1) In a signal processing device having a signal processing means (2) capable of performing signal processing using a plurality of applied voltages generated by voltages applied from a power source (1) and a plurality of clocks corresponding to the plurality of applied voltages. , a voltage control signal according to a signal processing state of the signal processing means (2) is supplied from the signal processing means (2), and a voltage according to the voltage control signal among the plurality of applied voltages is generated; The signal processing means (
2); and a clock control means (4) that generates a clock having a frequency corresponding to the voltage generated by the voltage control means (3) and supplies it to the signal processing means (2). ), characterized in that the voltage and clock supplied to the signal processing means (2) can be changed without changing the state of the signal processing being executed by the signal processing means (2). signal processing equipment.
処理状態を保持する待機状態とを有する信号処理手段（
２９）と該信号処理手段の出力処理信号に応じた表示を
行なう表示部（２８）とを有する信号処理装置において
、 前記信号処理手段（２９）からの停止制御信号によって
前記表示部（２８）の表示を停止させる表示停止手段（
２７）を設け 前記信号処理手段（２９）が前記稼働状態及び前記待機
状態で前記表示部（２８）を前記表示停止手段（２７）
により停止させた後に前記表示部（２８）の表示内容を
変えることなく再び表示させ得る構成としたことを特徴
とする信号処理装置。(2) Signal processing means (
29) and a display section (28) that performs display according to the output processed signal of the signal processing means, wherein the display section (28) is controlled by a stop control signal from the signal processing means (29). Display stopping means (
27), the signal processing means (29) controls the display section (28) in the operating state and the standby state.
A signal processing device characterized in that the signal processing device is configured to be able to display the display content on the display unit (28) again without changing the display content after being stopped by the display unit (28).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2278458A JP2927528B2 (en) | 1990-10-17 | 1990-10-17 | Control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2278458A JP2927528B2 (en) | 1990-10-17 | 1990-10-17 | Control device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04153718A true JPH04153718A (en) | 1992-05-27 |
| JP2927528B2 JP2927528B2 (en) | 1999-07-28 |
Family
ID=17597615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2278458A Expired - Fee Related JP2927528B2 (en) | 1990-10-17 | 1990-10-17 | Control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2927528B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004220609A (en) * | 2003-01-13 | 2004-08-05 | Arm Ltd | Performance control device and method for data processing |
-
1990
- 1990-10-17 JP JP2278458A patent/JP2927528B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004220609A (en) * | 2003-01-13 | 2004-08-05 | Arm Ltd | Performance control device and method for data processing |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2927528B2 (en) | 1999-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW470876B (en) | Launch key, low power CD-ROM player for portable computers | |
| US5548765A (en) | Power saving display subsystem for portable computers | |
| KR100275685B1 (en) | Apparatus for starting a personal communications device using a pen and a touch sensate panel and method therefor | |
| JPH05297993A (en) | Drive controller for microprocessor | |
| KR910006823A (en) | Computer system with control for controlling the power supply of the storage device | |
| US5515539A (en) | Apparatus and method for reducing power consumption by peripheral devices after downloading a program therefrom | |
| JPH08241150A (en) | Apparatus and method for display of pms level making use of hardware cursor in portable computer | |
| JPH05119876A (en) | Electronic device and integrated circuit included in the device | |
| KR20000014377A (en) | Computer system having a power managing mode and control method therefor | |
| EP0172344A2 (en) | Power saving system | |
| JPH04153718A (en) | Signal processor | |
| JP2906798B2 (en) | Image display device | |
| KR100490391B1 (en) | Video Mode Control Device and Method of Computer with L.C.D | |
| JPH0683501A (en) | Power control system for display device | |
| JPH04290109A (en) | Information processor | |
| KR100672931B1 (en) | Computer system capable of converting power state by operation of monitor power button and power management method of the same | |
| JPH04192015A (en) | Personal computer | |
| JPH0553680A (en) | Power controller for computer | |
| JPH0651862A (en) | Power controller | |
| JPH04205020A (en) | Electric power saving controller for information processor | |
| JPH03228109A (en) | Electronic device | |
| KR20050000233A (en) | Power saving system and power saving method of computer | |
| JPH0527865A (en) | Device with processor | |
| JPS60198619A (en) | Information processor | |
| JPH06175605A (en) | Electric power supplying system for display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |