JPH03228109A - Electronic device - Google Patents

Electronic device

Info

Publication number
JPH03228109A
JPH03228109A JP2023309A JP2330990A JPH03228109A JP H03228109 A JPH03228109 A JP H03228109A JP 2023309 A JP2023309 A JP 2023309A JP 2330990 A JP2330990 A JP 2330990A JP H03228109 A JPH03228109 A JP H03228109A
Authority
JP
Japan
Prior art keywords
clock
processing
frequency clock
control
keyboard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023309A
Other languages
Japanese (ja)
Inventor
Hiroyuki Inoguchi
猪口 裕之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2023309A priority Critical patent/JPH03228109A/en
Publication of JPH03228109A publication Critical patent/JPH03228109A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To enable low energy consumption driving together with a high-speed processing operation by providing a clock control circuit to switch a clock to a high frequency clock according to the detection signal of specified key pressure from a keyboard control part and to switch the clock to a low frequency clock according to a specified signal to be generated from a processing part. CONSTITUTION:When an electronic device is composed of a clock generating circuit 1, 4-bit binary counter 2 and clock control circuit 3, a clock supplying circuit supplies the high frequency clock or the low frequency clock to a processing part 8. According to the detection signal of the specified key pressure from a keyboard control part 10, the clock control circuit 3 switches the clock, which is supplied to the processing part 8, to the high frequency clock and according to the specified signal to be generated from the processing part 8, the clock is switched to the low frequency clock. Thus, when a high-speed operation is required, the high frequency clock is supplied to the processing part so as to execute the high-speed operation, and in the other case, the low frequency clock is supplied so as to reduce energy consumption.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子装置に関し、特に、クロックが供給され
駆動される半導体集積回路装置からなる処理部を備えた
電子装置において、クロック供給の制御を適切に行い、
高速処理動作と共に、低消費電力駆動を可能とした電子
装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to electronic devices, and in particular, to control of clock supply in an electronic device equipped with a processing section consisting of a semiconductor integrated circuit device to which a clock is supplied and driven. properly,
The present invention relates to an electronic device that enables high-speed processing operation and low power consumption.

〔従来の技術〕[Conventional technology]

従来、ワードプロセッサ、パーソナルコンピュータなど
、クロックが供給されて駆動される半導体集積回路装置
からなる処理部を備えて構成される電子装置において、
処理部の半導体集積回路装置に供給されるクロックの周
波数は一定となっている。処理部の半導体集積回路装置
は、供給されるクロック周波数が高いほど、高速処理動
作が可能であるため、クロック周波数は半導体集積回路
装置が形成される半導体デバイスの物理特性に応じて可
能な高い周波数が用いられることが多い。
Conventionally, in electronic devices, such as word processors and personal computers, which are configured with a processing section consisting of a semiconductor integrated circuit device that is supplied with a clock and driven,
The frequency of the clock supplied to the semiconductor integrated circuit device of the processing section is constant. The higher the clock frequency supplied to the semiconductor integrated circuit device in the processing section, the faster the processing operation can be performed. is often used.

最近では、16M)Iz〜20M)tzの高周波数のク
ロックが用いられるようになっている。
Recently, high frequency clocks of 16M) Iz to 20M) tz have been used.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ところで5上述のようなりロックが供給されて駆動され
る半導体集積回路装置からなる処理部を備えて構成され
る電子装置においては、消費電力の点については配慮さ
れておらず、高速処理動作のため、処理部の半導体集積
回路装置(CPU。
By the way, in electronic devices configured with a processing section made of a semiconductor integrated circuit device that is driven by being supplied with a lock as described above, there is no consideration given to power consumption, and it is necessary to perform high-speed processing. , a semiconductor integrated circuit device (CPU) in the processing section.

RAMなど)の最大動作クロック周波数にて動作させて
おり、電子装置の全体としての消費電力が大きいという
問題がある。
The problem is that the electronic device as a whole consumes a large amount of power because it is operated at the maximum operating clock frequency of the electronic device (RAM, etc.).

また、この種の電子装置は、最近においては、ラップト
ツブ型など、携帯型化、可撤型が指向されており、低消
費電力化は大きな課題ともなっている。
Furthermore, in recent years, electronic devices of this type have become portable and removable, such as laptop-type devices, and reducing power consumption has become a major issue.

本発明は、上記問題点を解決するためになされたもので
ある。
The present invention has been made to solve the above problems.

本発明の目的は、クロックが供給され駆動される半導体
集積回路装置からなる処理部を備えた電子装置において
、クロック供給の制御を適切に行い、高速処理動作と共
に、低消費電力駆動を可能とした電子装置を提供するこ
とにある。
An object of the present invention is to appropriately control the clock supply in an electronic device equipped with a processing unit made of a semiconductor integrated circuit device that is supplied with a clock and driven, thereby enabling high-speed processing operation and low power consumption driving. The purpose is to provide electronic devices.

〔課題を解決するための手段〕[Means to solve the problem]

上記目的を達成するため、本発明の電子装置は、特定キ
ー含むキーボードと、キーボード制御部と、タロツクが
供給され駆動される半導体集積回路装置からなる処理部
とを備えた電子装置において、高周波数クロックおよび
低周波数クロックを供給するクロック供給回路と、キー
ボード制御部からの特定キー押圧の検出信号により、高
周波数クロックに切換え、処理部から発生される特定信
号により、低周波数クロックに切換えるクロック制御回
路とを備えることを特徴とする。
In order to achieve the above object, the electronic device of the present invention includes a keyboard including specific keys, a keyboard control section, and a processing section consisting of a semiconductor integrated circuit device supplied with tarokku and driven. A clock supply circuit that supplies a clock and a low-frequency clock, and a clock control circuit that switches to a high-frequency clock based on a detection signal of a specific key press from the keyboard control unit, and switches to a low-frequency clock based on a specific signal generated from the processing unit. It is characterized by comprising:

〔作用〕[Effect]

前記手段によれば、電子装置において、クロック供給回
路と、クロック制御回路とが備えられる。
According to the above means, the electronic device includes a clock supply circuit and a clock control circuit.

クロック供給回路は、半導体集積回路装置からなる処理
部に対し、高周波数クロックまたは低周波数クロックを
供給する。クロック制御回路は、キーボード制御部から
の特定キー押圧の検出信号により、処理部に供給するク
ロックを高周波数クロックに切換え、処理部から発生さ
れる特定信号により、低周波数クロックに切換える。
The clock supply circuit supplies a high frequency clock or a low frequency clock to a processing section made of a semiconductor integrated circuit device. The clock control circuit switches the clock supplied to the processing section to a high frequency clock in response to a detection signal of a specific key press from the keyboard control section, and switches it to a low frequency clock in response to a specific signal generated from the processing section.

このように、クロック供給回路とクロック制御回路とを
備えることにより、処理部の半導体集積回路装置に対し
て、高速処理の必要時には、高周波数クロックを供給し
て、高速動作を行い、それ以外には、低周波数クロック
を供給して、消費電理の低減を行う。
In this way, by providing a clock supply circuit and a clock control circuit, when high-speed processing is required, a high-frequency clock is supplied to the semiconductor integrated circuit device of the processing section to perform high-speed operation, and for other purposes. supplies a low frequency clock to reduce power consumption.

例えば、高周波数クロックとしては、半導体集積回路装
置の最大動作クロック周波数のクロックを供給し、この
高周波数のクロックを分周したクロックを低周波数クロ
ックとして供給する。クロック周波数の切換えは、キー
ボード制御部から特定キー(例えば実行キー)押圧の検
出信号により、処理部の実行期間の判定を行って切換え
、また、処理部から高速動作が必要でなくなった時(例
えば処理終了時)に発生される特定信号により切換える
。具体的には、キーボード制御部は、特定キーが押され
るまでは制御信号出力をインアクティブとし、処理部(
CPU等)が高速処理を必要する処理実行中となると(
特定キーが押されると)、アクティブとした制御信号を
出力する。クロック制御回路は、キーボード制御部の制
御信号を監視しており、インアクティブ時は低周波数ク
ロックを出力し、アクティブになると高周波数クロック
を出力する。処理部での処理が終了すると、再び低周波
数クロックに戻すために、処理の終了時に処理部がキー
ボード制御部を制御して制御信号をインアクティブとし
、クロック制御回路の出力を再び低周波数クロックとす
る。
For example, as the high frequency clock, a clock having the maximum operating clock frequency of the semiconductor integrated circuit device is supplied, and a clock obtained by dividing this high frequency clock is supplied as the low frequency clock. The clock frequency is switched by determining the execution period of the processing section based on a detection signal from the keyboard control section when a specific key (for example, the execution key) is pressed, or when high-speed operation is no longer required from the processing section (for example, Switching is performed by a specific signal generated at the end of processing). Specifically, the keyboard control section makes the control signal output inactive until a specific key is pressed, and the processing section (
When the CPU, etc.) is executing a process that requires high-speed processing (
(when a specific key is pressed), outputs an activated control signal. The clock control circuit monitors the control signal of the keyboard control section, outputs a low frequency clock when inactive, and outputs a high frequency clock when activated. When the processing in the processing section is completed, in order to return to the low frequency clock again, the processing section controls the keyboard control section to make the control signal inactive at the end of processing, and changes the output of the clock control circuit to the low frequency clock again. do.

このように、処理部の高速処理の必要時以外は低周波数
クロックを供給するので低消費電力が図れる。
In this way, a low frequency clock is supplied except when high-speed processing of the processing section is required, so that power consumption can be reduced.

〔実施例〕〔Example〕

以下、本発明の一実施例を図面を用いて具体的に説明す
る。
Hereinafter, one embodiment of the present invention will be specifically described using the drawings.

第1図は、本発明の一実施例にかかる電子装置の要部の
構成を示すブロック図である。第1図において、1は半
導体集積回路装置の最大動作クロック周波数の高周波数
クロック(高速クロックφ)を発生するクロック発生回
路、2は4ビツトバイナリカウンタである。この4ビツ
トバイナリカウンタ2のCLK端子に高速クロックφを
入力し、4分周したクロックを低周波数クロック(低速
クロックφA)として出力する。例えば、クロック発生
回路1として、高速クロックφおよび低速クロックφ1
の双方の発生可能なりロック発生回路を用いる場合には
、この4ビツトバイナリカウンタ2は設けらなくてもよ
い。
FIG. 1 is a block diagram showing the configuration of essential parts of an electronic device according to an embodiment of the present invention. In FIG. 1, 1 is a clock generation circuit that generates a high frequency clock (high speed clock φ) having the maximum operating clock frequency of a semiconductor integrated circuit device, and 2 is a 4-bit binary counter. A high-speed clock φ is input to the CLK terminal of this 4-bit binary counter 2, and a clock frequency-divided by 4 is output as a low-frequency clock (low-speed clock φA). For example, as the clock generation circuit 1, a high speed clock φ and a low speed clock φ1
If a lock generation circuit capable of generating both of the following is used, the 4-bit binary counter 2 may not be provided.

また、3はクロック制御回路である。クロック制御回路
3は、アンド回路4.インバータ回路5゜アンド回路6
.およびオア回路7の論理回路から構成される。8は半
導体集積回路装置(LSI)のマイクロプロセッサ(以
下CPUと略称する)であり、9は画像処理用LSIお
よび高速データ入出力処理などを行う周辺LSIからな
る制御処理部である。10はキーボード制御部であり、
図示しないが、キーボードを走査してキーの抑圧信号を
検出し入力データを処理部(CPU8.制御処理部9)
に供給する制御を行う。キーボード制御部10は特定キ
ー(実行キー)が押圧された場合、これを検出してキー
ボード制御部10からの出力信号Aをハイレベルとする
。11はセレクタ回路、12はデータバス、13はアド
レスバス、14はシステムクロックバスである。セレク
タ回路11は、アドレスバス13およびデータバス12
を介して送出された特定データを検出して、キーボード
制御部10に検出信号Bを供給する。ここでの特定デー
タは処理部での処理終了時に、例えばCPU8から送出
されるデータである。キーボード制御部10は、セレク
タ回路11から検出信号Bを受けると出力信号Aをロー
レベルとする。
Further, 3 is a clock control circuit. The clock control circuit 3 includes an AND circuit 4. Inverter circuit 5゜AND circuit 6
.. and an OR circuit 7. Reference numeral 8 is a microprocessor (hereinafter abbreviated as CPU) of a semiconductor integrated circuit device (LSI), and reference numeral 9 is a control processing unit consisting of an image processing LSI and a peripheral LSI that performs high-speed data input/output processing. 10 is a keyboard control unit;
Although not shown, a unit (CPU 8, control processing unit 9) scans the keyboard to detect key suppression signals and processes input data.
control the supply to the When a specific key (execution key) is pressed, the keyboard control section 10 detects this and sets the output signal A from the keyboard control section 10 to a high level. 11 is a selector circuit, 12 is a data bus, 13 is an address bus, and 14 is a system clock bus. The selector circuit 11 has an address bus 13 and a data bus 12.
Detects the specific data sent through the keyboard controller 10 and supplies a detection signal B to the keyboard controller 10. The specific data here is, for example, data sent from the CPU 8 at the end of processing in the processing section. When the keyboard control section 10 receives the detection signal B from the selector circuit 11, the keyboard control section 10 sets the output signal A to a low level.

次に、このように構成された電子装置のクロック供給の
動作について説明する。
Next, a description will be given of the clock supply operation of the electronic device configured in this manner.

電子装置の利用者が、通常、キーボード操作をしている
時は、キーボード制御部10の出力信号Aはロウレベル
となっている。この場合には、クロック制御回路3では
、アンド回路4の側における論理(A・φA)が選択さ
れ、クロック信号φ、として5低速クロツクφ1が出力
される。キーボードからのデータ入力が終了すると、次
に、処理の実行を指示するため、利用者がキーボードの
特定キー(実行キー)を押圧する。特定キーが押圧され
ると、キーボード制御部2は、これを検出して出力信号
Aをハイレベルにする。これにより、クロック制御回路
3では、アンド回路6の側における論理(A・φ)が選
択され、高速クロックφがクロック信号φ、として出力
される。このようなりロック制御回路3から出力される
クロック信号φ、は、CPU8はクロック供給端子CL
Kに供給され、また、システムクロックバス14に送出
されて、システムクロックバス14を介して制御処理部
9に供給される。このため、CPU8および制御処理部
9は、処理実行の開始と同時には高速クロックφが供給
されて動作するので、高速に処理動作が実行される。C
PU8および制御処理部9において処理が終了すると、
CPU8はアドレスバス13およびデータバス12を介
して、セレクタ回路11を選択するアドレスおよび特定
データを送出する。この特定データの送出が行なわれる
と、セレクタ回路11は、この特定データの送出を検出
して、検出信号Bを出力する。セレクタ回路11の検出
信号Bは、キーボード制御部10に送出され、キーボー
ド制御部10は出力信号Aをローレベルとする。これに
より、CPU8および制御処理部9に供給されるクロッ
ク信号φ3は低速クロックφ、に戻される。
When the user of the electronic device is normally operating the keyboard, the output signal A of the keyboard control section 10 is at a low level. In this case, the clock control circuit 3 selects the logic (A·φA) on the AND circuit 4 side, and outputs the 5 low-speed clock φ1 as the clock signal φ. When data input from the keyboard is completed, the user then presses a specific key (execute key) on the keyboard to instruct execution of processing. When a specific key is pressed, the keyboard control unit 2 detects this and sets the output signal A to a high level. As a result, in the clock control circuit 3, the logic (A·φ) on the AND circuit 6 side is selected, and the high speed clock φ is outputted as the clock signal φ. In this way, the clock signal φ outputted from the lock control circuit 3 is connected to the clock supply terminal CL of the CPU 8.
The clock signal is also sent to the system clock bus 14, and then supplied to the control processing section 9 via the system clock bus 14. Therefore, the CPU 8 and the control processing unit 9 are supplied with the high-speed clock φ and operate at the same time as the start of processing, so that the processing operations are executed at high speed. C
When the processing is completed in the PU 8 and the control processing unit 9,
The CPU 8 sends an address and specific data for selecting the selector circuit 11 via the address bus 13 and the data bus 12. When this specific data is sent, the selector circuit 11 detects the sending of this specific data and outputs a detection signal B. The detection signal B of the selector circuit 11 is sent to the keyboard control section 10, and the keyboard control section 10 sets the output signal A to a low level. As a result, the clock signal φ3 supplied to the CPU 8 and the control processing section 9 is returned to the low-speed clock φ.

このように、利用者がキーボード操作している時は、C
PU8および制御処理部9を含む処理部が低速クロック
で動作し、アイドル動作などを行っているが、実行キー
が押圧されて、処理部が実質的に処理を行う場合には、
供給されるクロックが高速クロックに切り換えられて、
処理部が高速に処理を行う。処理部において、処理が終
了すると、再び低速クロックに切換えるべく、CPU8
がセレクタ回路11を選択するためのアドレスおよび特
定データを、それぞれアドレスバス13.データバス1
2に出力する。このアドレスおよび特定データの送出に
より、セレクタ回路11は当該特定データを取り込み、
検出信号Bを出力する。そして、この検出信号Bは、キ
ーボード制御部10に入力され、キーボード制御部10
が出力信号Aをローレベルにする。これにより、CPU
8および制御処理部9を含む処理部に対する供給クロッ
クは、低速クロックに戻る。
In this way, when the user is operating the keyboard, C
The processing section including the PU 8 and the control processing section 9 operates at a low speed clock and performs idle operations, but when the execution key is pressed and the processing section actually performs processing,
The supplied clock is switched to a high-speed clock,
The processing unit performs processing at high speed. In the processing section, when the processing is completed, the CPU 8
The address and specific data for selecting the selector circuit 11 are sent to the address bus 13 . data bus 1
Output to 2. By sending this address and specific data, the selector circuit 11 takes in the specific data,
Outputs detection signal B. This detection signal B is input to the keyboard control section 10, and the detection signal B is input to the keyboard control section 10.
makes the output signal A low level. This allows the CPU
The clock supplied to the processing units including 8 and control processing unit 9 returns to the low-speed clock.

第2図は、第1図の電子装置の各部の信号波形の一例を
示すタイミングチャートである。第2図のタイミングチ
ャートにおいて、期間taはキーボード操作中の期間で
ある。期間taにおいては、CPU8および制御処理部
9を含む処理部に供給されるクロック信号φ、は、低速
クロックφ8である。次の期間tbは実行キーが押され
て、供給するクロック信号信号φ、が高速クロックφと
されて、CPU8および制御処理部9の処理部が高速処
理する期間である。また、期間tcは、処理部の処理が
終了し、再び供給するクロック信号φ。
FIG. 2 is a timing chart showing an example of signal waveforms of each part of the electronic device shown in FIG. In the timing chart of FIG. 2, a period ta is a period during which the keyboard is being operated. During the period ta, the clock signal φ supplied to the processing units including the CPU 8 and the control processing unit 9 is the low-speed clock φ8. The next period tb is a period in which the execution key is pressed, the supplied clock signal φ is set as the high-speed clock φ, and the processing units of the CPU 8 and the control processing unit 9 perform high-speed processing. Further, during the period tc, the processing of the processing section is completed and the clock signal φ is supplied again.

を低速クロックとされた期間である。このように処理部
に供給されるクロック信号φ、は、処理部の状態に応じ
て、適切に高速クロックおよび低速クロックを切換えら
れる。
This is the period when the slow clock was used. In this way, the clock signal φ supplied to the processing section can be appropriately switched between a high speed clock and a low speed clock depending on the state of the processing section.

第3図は、CPUおよび制御処理部を含む処理部におけ
る処理フローの概略を示すフローチャートである。
FIG. 3 is a flowchart showing an outline of a processing flow in a processing section including a CPU and a control processing section.

第3図を参照して説明すると、まず、CPU8の側の処
理においては、低速クロックの駆動により処理が行なわ
れ、ステップ31において、キーボード操作によるキー
人力処理が行なわれる。ステップ31のキー人力処理が
終了し、次に、ステップ32で、例えば実行キーなどの
特定キー信号が入力されると、クロック制御回路により
供給されるクロックが高速クロックに切換えられ、ステ
ップ33からの高速データ処理が開始される。この高速
データ処理によりステップ34での処理実行が行なわれ
る。ステップ34の処理実行では、必要に応じて、浮動
小数点演算用のコプロセッサLS1.画像処理用LSI
、周辺LSIなどの制御処理部9において、浮動小数点
演算処理1画像処理、高速データ入出力処理などの一連
の高速処理が行なわれる。これらの処理が終了すると、
処理の制御をCPUの側に戻し、処理終了時にステップ
35において、セレクタ回路の選択アドレスおよび特定
データの送出を行う。ステップ35の処理により、セレ
クタ回路の選択アドレスおよび特定データが、アドレス
バスおよびデータバスに送出されると、セレクタ回路が
これを検出し、検出信号Bを送出し、キーボード制御部
の出力信号Aによりクロック制御回路を制御して、供給
するクロック信号を低速クロックに切換えるので、以降
は、ステップ36からの低速データ処理の開始となる。
Referring to FIG. 3, first, processing on the CPU 8 side is performed by driving a low-speed clock, and in step 31, manual key processing by keyboard operation is performed. When the manual key processing in step 31 is completed and a specific key signal such as an execution key is input in step 32, the clock supplied by the clock control circuit is switched to a high speed clock, and the process from step 33 is performed. High-speed data processing begins. This high-speed data processing causes the processing at step 34 to be executed. In the process execution of step 34, if necessary, coprocessor LS1. Image processing LSI
, a peripheral LSI, etc., performs a series of high-speed processing such as floating point arithmetic processing, 1 image processing, and high-speed data input/output processing. Once these processes are complete,
Control of the process is returned to the CPU, and at the end of the process, in step 35, the selected address and specific data of the selector circuit are sent. When the selected address and specific data of the selector circuit are sent to the address bus and the data bus through the process of step 35, the selector circuit detects this, sends out the detection signal B, and uses the output signal A of the keyboard control section to Since the clock control circuit is controlled to switch the supplied clock signal to a low-speed clock, low-speed data processing starts from step 36.

そして、このような低速データ処理により、再び、ステ
ップ31におけるキーボード操作のキー人力処理を行な
われる。このような一連の処理が行なわれ、電子装置に
おける処理が続行される。
Then, due to such low-speed data processing, the manual key processing of the keyboard operation in step 31 is performed again. Such a series of processing is performed, and processing in the electronic device is continued.

このように、本実施例によれば、クロック制御回路が設
けられ、キー・ボード操作時には、低周波数クロックを
供給して消費電力を低減化し、実行キーが押圧されて処
理実行の指示がなされ、CPUおよび制御処理部が高速
処理を必要とする時のみに、最大動作クロック周波数を
供給して、高速に処理動作を行うようにする。これによ
り、クロックが供給され駆動される半導体集積回路装置
からなる処理部を備えた電子装置において、クロック供
給の制御を適切に行い、高速処理動作と共に、低消費電
力駆動が可能となる。
As described above, according to this embodiment, a clock control circuit is provided, and when a keyboard is operated, a low frequency clock is supplied to reduce power consumption, and when an execution key is pressed, an instruction to execute a process is issued. To perform processing operations at high speed by supplying the maximum operating clock frequency only when a CPU and a control processing section require high-speed processing. As a result, in an electronic device including a processing section made of a semiconductor integrated circuit device that is supplied with a clock and driven, the clock supply can be appropriately controlled, and high-speed processing operation and low power consumption can be achieved.

以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
The present invention has been specifically explained above based on examples, but
It goes without saying that the present invention is not limited to the embodiments described above, and can be modified in various ways without departing from the spirit thereof.

〔発明の効果〕〔Effect of the invention〕

以上、説明したように、本発明によれば、実行キーのよ
うな特定キーの押圧により、CPUを含む処理部を高速
に動作させる必要がある以外は、低周波数クロックにて
低速動作させるので、電子装置は高速処理動作を行うと
共に、低消費電力化できる効果がある。
As explained above, according to the present invention, except when it is necessary to operate the processing unit including the CPU at high speed by pressing a specific key such as the execution key, the processing unit including the CPU is operated at low speed using a low frequency clock. Electronic devices can perform high-speed processing operations and have the effect of reducing power consumption.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の一実施例にかかる電子装置の要部の
構成を示すブロック図、 第2図は、第1図の電子装置の各部の信号波形の一例を
示すタンミングチャート、 第3図は、CPUおよび制御処理部を含む処理部におけ
る処理フローの概略を示すフローチャートである。 図中、1・・・クロック発生回路、2・・・4ビツトバ
イナリカウンタ、3・・・クロック制御回路、4,6・
・アンド回路、5・・・インバータ回路、7・・・オア
回路、8・・・マイクロプロセッサ(CPU)、9・・
・制御処理部、10・・・キーボード制御部、11・・
・セレクタ回路、12・・・データバス、13・・アド
レスバス、14・・・システムクロックバス。 潴 菌 箋2[1l −ta +tb +tc − 第3目 、8
1 is a block diagram showing the configuration of main parts of an electronic device according to an embodiment of the present invention; FIG. 2 is a tuning chart showing an example of signal waveforms of each part of the electronic device of FIG. 1; FIG. 3 is a flowchart showing an outline of a processing flow in a processing section including a CPU and a control processing section. In the figure, 1... Clock generation circuit, 2... 4-bit binary counter, 3... Clock control circuit, 4, 6...
・AND circuit, 5... Inverter circuit, 7... OR circuit, 8... Microprocessor (CPU), 9...
- Control processing unit, 10...Keyboard control unit, 11...
- Selector circuit, 12...data bus, 13...address bus, 14...system clock bus. Bacterial paper 2 [1l -ta +tb +tc - 3rd, 8

Claims (1)

【特許請求の範囲】 1、特定キー含むキーボードと、キーボード制御部と、
クロックが供給され駆動される半導体集積回路装置から
なる処理部とを備えた電子装置において、高周波数クロ
ックおよび低周波数クロックを供給するクロック供給回
路と、キーボード制御部からの特定キー押圧の検出信号
により、高周波数クロックに切換え、処理部から発生さ
れる特定信号により、低周波数クロックに切換えるクロ
ック制御回路とを備えることを特徴とする電子装置。 2、特定キーは、処理部に対して処理実行を指示するキ
ーであり、処理部から発生される特定信号は、処理部の
処理終了時に発生される特定データ送出の検出信号であ
ることを特徴とする請求項1に記載の電子装置。 3、特定キー含むキーボードと、キーボード制御部と、
クロックが供給され駆動される半導体集積回路装置から
なる処理部とを備えた電子装置において、制御信号によ
り高周波数クロックおよび低周波数クロックを切換えて
、処理部にクロックを供給するクロック供給回路と、キ
ーボード制御部から処理部に処理実行が指示され、処理
部が処理実行中のみ制御信号を発生し、処理部を高周波
数クロックで駆動するクロック制御回路とを備えたこと
特徴とする電子装置。
[Claims] 1. A keyboard including specific keys, a keyboard control section,
In an electronic device equipped with a processing unit consisting of a semiconductor integrated circuit device that is supplied with a clock and driven, a clock supply circuit that supplies a high frequency clock and a low frequency clock, and a detection signal of a specific key press from a keyboard control unit . A clock control circuit that switches to a high frequency clock and switches to a low frequency clock based on a specific signal generated from a processing section. 2. The specific key is a key that instructs the processing unit to execute processing, and the specific signal generated from the processing unit is a detection signal for sending specific data that is generated when the processing unit finishes processing. The electronic device according to claim 1. 3. A keyboard including specific keys, a keyboard control section,
A clock supply circuit that switches between a high frequency clock and a low frequency clock according to a control signal and supplies the clock to the processing section in an electronic device including a processing section consisting of a semiconductor integrated circuit device to which a clock is supplied and driven; An electronic device comprising: a clock control circuit that instructs the processing section to execute processing from a control section, generates a control signal only while the processing section is executing the processing, and drives the processing section with a high-frequency clock.
JP2023309A 1990-02-01 1990-02-01 Electronic device Pending JPH03228109A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023309A JPH03228109A (en) 1990-02-01 1990-02-01 Electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2023309A JPH03228109A (en) 1990-02-01 1990-02-01 Electronic device

Publications (1)

Publication Number Publication Date
JPH03228109A true JPH03228109A (en) 1991-10-09

Family

ID=12106995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023309A Pending JPH03228109A (en) 1990-02-01 1990-02-01 Electronic device

Country Status (1)

Country Link
JP (1) JPH03228109A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0654457A (en) * 1992-07-31 1994-02-25 Alps Electric Co Ltd Power supply circuit
US6917608B1 (en) 2000-12-22 2005-07-12 National Semiconductor Corporation Microsequencer microcode bank switched architecture
US6963554B1 (en) 2000-12-27 2005-11-08 National Semiconductor Corporation Microwire dynamic sequencer pipeline stall

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0654457A (en) * 1992-07-31 1994-02-25 Alps Electric Co Ltd Power supply circuit
US6917608B1 (en) 2000-12-22 2005-07-12 National Semiconductor Corporation Microsequencer microcode bank switched architecture
US6963554B1 (en) 2000-12-27 2005-11-08 National Semiconductor Corporation Microwire dynamic sequencer pipeline stall

Similar Documents

Publication Publication Date Title
US5222239A (en) Process and apparatus for reducing power usage microprocessor devices operating from stored energy sources
US5551044A (en) Method and apparatus for interrupt/SMI# ordering
US5745774A (en) Integrated circuit having software controllable internal clock generator and switch connecting batteries in series or parallel for power conservation
JPH05282081A (en) Power-saving controller for computer system
JP3805913B2 (en) Method for waking up computer system from standby mode and wakeup control circuit
US5625311A (en) System clock generating circuit having a power saving mode capable of maintaining a satisfactory processing speed
JP2003054091A5 (en)
US7565564B2 (en) Switching circuit and method thereof for dynamically switching host clock signals
JPH03228109A (en) Electronic device
JPH10301661A (en) Clock supplying device
JPS6232486B2 (en)
US5594895A (en) Method and apparatus for switching between clock generators only when activity on a bus can be stopped
JPH11305887A (en) Method for controlling microcontroller and microcontroller
JP2835224B2 (en) Clock switching control device
US6282664B1 (en) Method and apparatus for switching an electronic system between an operating mode and stand-by mode
JPH05303446A (en) Electronic data processor
JPH08272478A (en) Clock controller
JPH025133A (en) Variable operation speed type computer system
KR20000001490A (en) power-CONSUMPTION PREVENTION APPARATUS AND METHOD IN ELECTRONIC DEVICE
JPH08272479A (en) Variable clock generation device
JPH0750420B2 (en) Power control device for digital circuit
JPH04167113A (en) Information processor
JP2705311B2 (en) Microcomputer
KR940006805B1 (en) Method of power interruption and power supply using keyboard scanner
JPH0553680A (en) Power controller for computer