JPH0414431B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、ビデオ磁気テープ上のビデオ信号
でコード化されるデイジタルアドレス信号をデコ
ードするための装置に関し、特に磁気テープ上に
記録された垂直間隔時間コード（VITC）をデコ
ードするための装置に関する。

ビデオ磁気テープレコーダにおいて、コード化
されたアドレス情報はしばしば定期的に磁気テー
プ上のビデオ情報と共に記録される。テープの以
後の編集の間、コード化された情報は読み出され
てデコードされることができ、その結果生じた位
置情報は編集装置内に確実にテープを位置するた
めに使用される。編集動作を効果的に実行するた
め、コーダ情報が編集開始前にテープをおおよそ
位置ずけるために使用されるようにテープが速い
前進速度又は巻き戻しのいずれかで移動している
ときコード信号を読む能力を有することが望まし
い。

通常の使用上少なくとも２つの型のコード信号
が現在ある。これらのコード信号のひとつはビデ
オ情報を伴うキユー・トラツク又はセパレート・
オーデイ・トラツクにおける磁気テープ上に垂直
に記録されている縦時間コード信号である。

共通に使用される時間コード信号の別のタイプ
は垂直間隔時間コード（VITC）信号として知ら
れている。SMPTE時間コード信号との対比にお
いて、VITC信号はビデオ情報の中にはめ込ま
れ、そして付随したトラツクよりもビデオ記録ト
ラツクそれ自体に記録されている。通常、VITC
信号は、対応するテープロケーシヨンが書き込ま
れそして時、分、秒、フレームそしてフイールド
情報、さらにコード動作および受取り誤り用の検
査に使用される型にはまつたCRC誤り訂正コー
ドを含んでいる相対時間に関するコード化された
情報を含んでいる。

同じVITC信号コードは各ビデオフイールドの
垂直のブランキング間隔内の２つの隣り合わない
水平の期間の中に定型的にコード化されている。
コード化された情報は再生される映像を干渉しな
い、なぜならビデオ信号は監視走査線が再追跡す
る時間を許容する垂直間隔中通常、ブランクにさ
れる。

テープが通常の再生速度で移動しているかある
いは停止しているとき、通常の編集動作中容易に
デコードされることができるように定まつたクロ
ツクあるいは“ビツト”速度で磁気テープ上にコ
ード化される。しかしながら、テープが実際の編
集動作前に速い前進又は巻き戻しモードで走行し
ているとき、相対テープ位置を検出するために速
いテープ速度でVITC信号を記録することができ
ることが便利である。

VITC信号が定まつた周波数の局部発振器を使
用する回路を備えた磁気テープから読み出された
混成ビデオ信号から通常デコードされることにお
いての問題がいくつかの先行技術のVITCデコー
ド回路に喚起される。このような回路において、
デコード発振器はテープから読み出された信号と
同期化され、そして通常の再生ビツト速度で到来
データ流れをサンプルするために使用される。し
かしながら、いくつかのテープ記録フオーマツト
上、テープから読み出される信号の実効ビツト速
度はテープレコーダ読み出しヘツド上のテープ速
度と共に変化する。巻戻し又は速い前進動作中の
如くテープ速度が増加するに従い、テープから読
み出される複合信号のビツト速度はまた増加す
る。増加したビツト速度が通常の再生ビツト速度
から意味深く変化するとき、到来波形をサンプル
するために一定周波数発振器を使用するデコード
回路は安定して信号をデコードしないであろう。

したがつて、テープが再生速度で移動している
か又は停止している時にのみアドレス情報を発生
するVITC信号を使用する他の先行技術のアドレ
スデコード回路が進展した。高テープ速度で縦時
間コードが位置を検査するために使用された。こ
れらの先行技術回路はテープ上に記録されるべき
VITC信号と縦のコードの両方、したがつて両方
のタイプの信号をデコードすることができる回路
を要求する困難さを被むつた。

別の先行技術装置は、電子的にテープ速度を測
定しそして従つて発振器周波数を調整することに
よつて局部デコード発振器周波数がテープ速度に
比例して変化することにおいて発展した。これら
のシステムにおいて、テープ速度は２つの水平の
同期パルスとの間に生じる時間間隔の如きテープ
上の２つの定点間に発生する時間間隔を検出する
ことによつて測定される。後者のシステムは電子
的ノイズからインターフエイスする問題が有りそ
してテープ速度を検査するために必要とされる回
路は複雑で高価である付加的困難さを被むつてい
た。

この発明の目的はVITC信号がコード化されて
るテープが停止しているか又は遅いあるいは速い
速度で走行しているかいずれかであるとき、
VITC信号を正しくデコードするために使用され
るデコードクロツク速度を導くことである。

この発明の別の目的はVITC信号をデコードす
るためのクロツク速度が複雑な回路を使用せずに
導き出せる装置を提供することである。

この発明のさらに他の目的はノイズ又は外来の
信号の中にあつてさえVITC信号デコードクロツ
ク速度を導き出すことができる装置を提供するこ
とである。

発明の一実施例において前述した問題が解明さ
れそして前述の目的が達成される。その実施例に
おいてプログラム可能な可変周波数発振器が型に
はまつたVITC信号デコーダに使用されている通
常の定周波数発振器と取り替えられている。デコ
ード回路は最初、プログラム可能発振器を調節す
ることによりVITC信号をデコードすることを試
み、初期“試し”周波数（通常、再生周波数）を
発生する。標準誤りおよび訂正回路がVITC信号
中にアドレス情報と共にエンコードされている
CRC誤りコードを監視するために使用される。
誤り検出回路の出力は局部発振器によつて発生さ
れるデコード周波数を制御できるコンピユータに
よつて監視される。もし誤り検出回路が試しデコ
ード周波数を使用してVITC信号が正しくデコー
ドされたことを示すならば、試し周波数はデコー
ド周波数として選択される。もし誤り訂正回路が
VITCコードが誤つてデコードされたことを示す
ならば、プログラム可能発振器周波数は第２の試
しデコード周波数として使用されるわずかに高い
デコード周波数にコンピユータによつて変えられ
る。別のデコード誤りは開始試み周波数よりもわ
ずかに低い第３の試しデコード周波数を選択する
ための装置を生じる。さらにそれ以上の誤りは再
び再生周波数を試みるためのシステムを生じる。
継続するデコード誤りはプログラム可能な発振器
をさらに調整してVITC信号が誤り無し状態にお
いて受け取られるまで誤り無しデコードを生成し
たことを最後に知られる再生周波数と発振周波数
とで散在されている遂次に高および低周波数（交
互の順番に）の試しデコード周波数を発生する。

第１図は垂直間隔時間コードが標準ビデオ信号
の中に挿入されている場所を示す電子的波形であ
る。VITCコードは通常のビデオ信号と同じスペ
ースを占有し、すなわち、それは基礎電圧上に位
置し、コードの第１ビツトが水平同期パルスの前
縁の増幅点の50％のほゞ10.5マイクロ秒後に開始
するようにカラー・バースト信号の直後の水平ラ
インに挿入される。

周知の標準に従つて、第１図に示される波形は
ライン１０とライン２０との間の２つの非隣接水
平ラインの中の垂直ブランキング間隔の中に入れ
られ、そしてすべてのビデオ・フイールドにとつ
て同じライン番号を占める。完全なVITCコード
は90ビツトから成り、それは水平ライン速度の所
定の関数であるビツト速度で磁気テープ上に記録
される。コードは時カウント数、分カウント数、
秒カウント数およびフレーム・カウント数によつ
てテープ上のフレーム・ロケーシヨンを特定す
る。各カウント数は修正されたNRZ変調方式を
使用する２進化コード10進法でコード化される。
エンコード波形とVITCコードをタイミングする
さらに完全な記述は1981年９月号のSMPTE・ジ
ヤーナルに示されている。

第２図はビデオ磁気テープのセクシヨン上に記
録されるようなコード番号の実際の構成の拡大図
を示す。同期化目的のために、定同期化パターン
（デイジタル“０”に続いてデイジタル“１”か
らなる）は10ビツト間隔でテープ上に周期的にコ
ード化される。

ユーザによつて独立して特定されるグループの
ビツトに従うアドレス番号を特定する所定パター
ンに記録されているグループの情報ビツトは同期
ビツトパターン間に位置されている。

第２図に示されている磁気テープのセクシヨン
は25時間、40分、32秒、15フレームに対応するコ
ード化されたアドレスを含む。したがつて、開始
同期パターンに続いて左に示される第１の４つの
アドレスビツトは５（“1010”）のために２進化コ
ード10進でコード化される。

４つのユーザ・ビツトは順番に一対の同期ビツ
トに続けられるフレーム・ビツトに続く。便合に
従い、単に30フレーム（０〜29と符合されてい
る）であるから、単に２ビツトがフレーム・アド
レス番号の最有効ビツトをコード化するために必
要とする。第２図においてこのビツトは１として
コード化されている。４ビツト・フレーム・アド
レス・フイールドの残りの２ビツトのひとつは
“ドロツプ・フレーム”ビツトのために使用され、
このビツトは継続した記録動作中、カラーテレビ
信号を処理する方法に従うタイミング差を解明す
るためにあるアドレス番号が継続した連鎖のアド
レスから省略されているか否かを示すために使用
される。

フレーム・アドス番号の他のビツトは“カラ
ー・フイールド”ビツトのために使用され、この
ビツトは信号中にカラー情報のコード化とみなさ
れる情報を運ぶために使用される。

ドロツプ・フレーム・ビツトおよびカラー・フ
イールド・ビツトは１グループの４つのユーザ・
ビツトおよび２つの同期ビツトに夫々続く。秒コ
ード、分コード、又は時コードの残りの最少およ
び最大有効ビツトは同様に記録される。秒数の最
大ビツトは５よりも大きくすることができず、単
に３ビツトがこの情報をコード化するために使用
される。４ビツト・グループの残りのビツトはフ
イールド・コードビツトを記録するために使用さ
れ、フイールド・コード・ビツトはコードの中に
特定されたフレームのフイールドが挿入されてい
ることを表示する（コードが第１のフイールドに
置かれているとき“０”がこのロケーシヨンに挿
入され、そして“１”が第２のフイールドのため
に挿入される。）。

ユーザが特定したビツトを含む実際のアドレ
ス・コード情報はビツト番号79を含む８つのユー
ザのビツト・グループで終了する。ビツト80と81
は標準“10”パターン中の同期ビツトである。ビ
ツト82〜89は周知の回路によつて発生される標準
誤り検出コードである巡回冗長検査（CRC）コ
ードでコード化される。

図面の第３図は速い前進、巻き戻し、通常の再
生速度又は停止を含む各種速度で走行している磁
気テープから発生する信号をデコードするために
使用される実例となる読取回路の詳細なブロツク
図である。デコード回路はデータバス３５４上に
置かれそして共通リードと関連する情報によつて
コンピユータ（図示せず）により制御されそして
調整される。バス３５４は単一のラインとして示
されているが、実際には８つの信号ラインから構
成され、それは双方向性でコンピユータから発生
されそして回路に与えられることを許容し、回路
から発生されたデータをコンピユータへと許容す
る。

本発明によればコンピユータはデコード回路の
中の局部発振器の周波数を制御してデコード・ク
ロツク速度中所定のパターンを探索する。そのデ
コード・クロツク速度はたとえビデオ磁気テー
プ・レコーダが通常の再生速度、巻き戻し速度又
は速い前進速度で走行しているとしてもVITC信
号の適当な受け取りを許容するであろう。特に、
VITC信号を適当にデコードするために、デコー
ド回路はVITC信号が記録されている水平ライン
を最初に位置しなければならない。ラインの正し
いグループが位置された後、ラインに到来する信
号はVITC情報を得るためにその信号に同期化さ
れている局部発振器によつてサンプルされなけれ
ばならない。サンプル動作中、到来信号はコード
化された情報がもし正しく受け取られたならば使
用され得るように記憶されなければならない。も
し到来VITC情報が正しく受け取られなかつたな
らば局部発振器周波数は変更され、そしてデコー
ド動作が再び開始されなければならない。

したがつて、第３図に示される回路は５つの主
要部分を有する。第１の部分は水平および垂直同
期信号とテープレコーダ読取ヘツドから生成され
る複合ビデオ信号からのVITCコードとを分離す
るために使用される回路から成る。

特に、ビデオ磁気テープレコーダ（図示せず）
の読取ヘツドによつて発生されるビデオ信号は端
子３００を介してデコード回路に入力し、周知の
電子回路であるビデオ増幅器３０２に与えられ
る。ビデオ増幅器３０２は記号を増幅して回路の
剰余を動作するのに十分な信号長を与える。増幅
されたビデオ信号はビデオ増幅器３０２の出力か
ら信号ストリツパ３０４へ与えられる。ストリツ
パ３０４は3.58メガヘルツ色バースト信号および
他の非所望の高周波数を除去するために増幅信号
をフイルタする周知のアナログ回路を含み、直流
レベルを復元するために回路をクランプしそして
VITC信号、水平同期パルスおよび垂直同期パル
スを分離する。VITC信号はストリツパ３０４の
VITC出力で発生され、そして短かい正のパルス
がほぼ同期信号の受け取りと同時に水平および垂
直同期出力に与えられる。

VITCコードがライン１０からライン２０を介
していくつかの水平ライン上に位置するので、
VITCコードがどのライン上に位置するかを決定
するために読取回路が与えられた範囲内のライン
を探索することが必要である。ラツチ３１４，３
１５，３２０およびラインカウンタ３１８を含む
デコード回路の第２の主要部分はこの機能を実行
する。

特に、便宜上、デコード回路はライン１０〜２
０を含む所定の水平ライン範囲を探索するために
ユーザにプログラムされることができる。所望の
範囲をセツトするために、ユーザはコンピユータ
に範囲情報を通信するロータリスイツチ上のレン
ジの開始ライン番号および終了ライン番号をセツ
トする。コンピユータはそれから開始および終了
値をデイジタル化し、そしてVITCコードのため
に開始値から終了値まで探索するためにデコード
回路を制御する。

さらに特に、コンピユータは情報をデータバス
３５４上に位置しそしてラツチ３１４および３２
に接続されているリード（図示せず）上に制御パ
ルスを発生させることによつて開始ラインカウン
タをラツチ３１４に、終了ライン・カウントをラ
ツチ３２０にロードする。

開始カウントラツチ３１４の出力はビツト対ビ
ツトのひとつの入力に与えられる。同様に、終了
カウントラツチ３２０の出力はビツト比較器３２
２の一入力に与えられる。比較器３１６と３２２
は作動されているとき、ラツチ３１４と３２０に
記憶されたカウントとラインカウンタ３１８とを
比較する。比較器３１６と３２２は、順番に信号
ストリツパ３０４の同期出力によつて制御される
タイミング回路により動作される。特に、ストリ
ツパ３０４によつて発生される垂直同期信号は同
期トリガフリツプフロツプ３０８をクロツクする
ために使用される。垂直同期信号が受け取られる
前にVITCコードは発生することができないか
ら、フリツプフロツプ３０８の出力ＱとQ★はデ
コード回路の動作を開始しおよび制御するために
使用される。

フリツプフロツプ３０８のＱ出力はナンドゲー
ト３１２の一入力に与えられ、そしてゲート３１
２は垂直同期パルスが受け取られてフリツプフロ
ツプ３０８を“セツト”した後に作動される。ナ
ンドゲート３１２の他の入力はインバータ３０６
によつて生成された水平同期パルスの受け取りと
同時に発生される反転されたタイミングパルスに
よつて与えられる。インバータ３０６に基づき、
ナンドゲート３１２はストリツパ３０４の出力が
“ハイ”になるときの水平同期パルスの終了まで
比較器３１６と３２２を禁止するだろう。この禁
止はラインカウンタ３１８が偽り動作を静めそし
て防ぐようにする。

ラインカウンタ３１８はゲート３２４によつて
増分され、ゲート３２４は今度フリツプフロツプ
３０８が前述したように垂直同期パルスによつて
“セツト”されるとき作動される。

特に、“セツト”フリツプフロツプ３０８はそ
のＱ★ 出力からゲート３２４の上方入力へ“ロ
ウ”信号を与える。

ゲート３２４の下方の入力はインバータ３０６
の出力に接続され、このようなカウンタ３１８は
各水平同期パルスの終端で増分される。

したがつて、各水平間隔中、カウンタ３１８は
増分され、そして比較器３１６と３２２はラツチ
３１４と３２０に記憶された開始および終了ライ
ンカウント番号と増分されたラインカウントを比
較するために作動される。カウンタ３１８の出力
がラツチ３１４に記憶された開始カウントと等し
くなるまで動作がこのような方法で継続する。こ
れが生じているとき、比較器３１６は試し間隔フ
リツプフロツプ３２６をクロツクするためにクロ
ツク信号を与える。

クロツク信号に対するフリツプフロツプ３２６
の応答は開始アドレスラツチ３４０からＤ入力に
与えられる信号に従属している。

開始アドレス・ラツチ３４０はデータバス３５
４を介してコンピユータによつてロードされ、そ
して以後述べられるようにランダム・アクセス・
メモリ３３６と制御ビツトをアドレスするために
使用されるアドレスを含む。制御ビツトはマイク
ロコンピユータによつて用いられ、時間コード情
報を処理して無いで代りにデコード回路が時間コ
ード“走査”を実行することを期待していること
を表示する。通常、このビツトは“１”にセツト
され、第３図に示される回路において走査動作を
開始する。

“１”又は“ハイ”信号がリード３２９を介し
てフリツプフロツプ３２６のＤ入力に供給され
る。したがつて、クロツク信号が比較器３１６の
出力から受け取られるとき、フリツプフロツプ３
２６は“セツト”され、開始ラインカウントが達
成しそして回路が終了ラインカウントが到来する
まで各継続するラインのための到来コード信号を
処理するよう準備していることを表示する。

回路の次の大部分は到来VITCコードを受け取
りそしてデコードするデコード回路である。この
回路はVITCラツチ３１０およびＤ／Ａコンバー
タ３５２、電圧制御発振器３５０、ドライバ３４
６からなる可変周波数発振器からなる。

特に、フリツプフロツプ３２６が前述したよう
にラインカウンタ回路によつて“セツト”されて
いるとき、そのＱ出力の“ハイ”信号はアンドゲ
ート３３０に与えられて作動する。ゲート３３０
はインバータ３０６の出力と信号ストリツパ３０
４の水平出力を介してそれによつて制御される。
特に、前述したように水平同期パルス中、“ハイ”
信号はストリツパ３０４から生成され、インバー
タ３０６によつて反転されてアンドゲート３３０
の左側入力へ供給される。それと同時にゲート３
３０はフリツプフロツプ３３２のリセツト入力に
“ロウ”信号を供給してリセツトする。水平同期
パルスの終りにインバータ３０６は“ハイ”信号
を生成してアンドゲート３３０を作動し、フリツ
プフロツプ３３２からのリセツト信号を除去す
る。

フリツプフロツプ３３２はVITCコードのため
の到来ビデオ情報の検査を開始するために用いら
れる。リセツト状態においてそのＱ出力に“ロ
ウ”信号を与え、後述するように到来信号を検査
開始できるようにCRC検査器３３４に“ロウ”
信号を与えてリセツトする。フリツプフロツプ３
３２は信号ストリツパ３０４から受け取られた第
１のVITC信号の前縁によつて“セツト”され、
そして“セツト”フリツプフロツプ３３２のＱ出
力における“ハイ”信号はナンドゲート３４２に
与えられそれを作動し、後述するようにプログラ
ム可能クロツクによつて生成されたクロツクパル
スがビツトカウンタ３３８の減算カウント入力に
与えられるように作動する。加えて“セツト”フ
リツプフロツプ３３２はそれを作動するCRC検
査器３３４のリセツト入力からのロウ信号を除去
して到来VITC信号の検査を開始する。

VITC信号は、またラツチ３１０のＤ入力に与
えられる。ラツチ３１０はゲート３４２の出力に
よつてVITC信号をサンプルするために制御さ
れ、ゲート３４２はＤ／Ａコンバータ３５２、電
圧制御発振器３５０および８除算カウンタ３４６
から成るプログラム可能クロツクによつて制御さ
れる。

本発明に従うと、コンピユータは後述するよう
に、所定の計画に従つてＤ／Ａコンバータ３５２
によつて発振器のデコード周波数をセツトする。
デコード周波数をセツトするために、コンピユー
タはデータバス３５４上のＤ／Ａコンバータ３５
２に８ビツト指令ワードを与える。Ｄ／Ａコンバ
ータ３５２はデイジタル入力として受け取られる
信号に対応するアナログ出力を与える周知のデイ
バイスである。アナログ出力は電圧制御発振器３
５０に供給される電圧であり、発振器３５０の周
波数はＤ／Ａコンバータ３５２に与えられるデー
タワードに従つて制御される。

特に、発振器３５０はVITC情報の期待される
ビツト速度の８倍で発信すをように制御される。
発振器３５０の出力は８除算カウンタ３４６に供
給され、それによつて期待ビツト速度でナンドゲ
ート３４２にクロツクパルスを与える。カウンタ
３４６はデイレイ３５１によつて到来VITC情報
に同期される。特に、またフリツプフロツプ３３
２をクロツクするVITC情報の第１の立上り縁は
デイレイ３５１によつて導かれる短い遅延の後カ
ウンタ３４６をリセツトする。

同期化された後、カウンタ３４６はカウントを
開始し、８カウントの後その出力はナンドゲート
３４２を不動作にする“ロウ”になる。ナンドゲ
ート３４２の出力はそれによつて“ハイ”になり
ラツチ３１０をクロツクして第１のVITCビツト
をそのシステムにラツチする。加えて、ゲート３
４２によつて生成された“ハイ”信号はCRC検
査器３３４をクロツクして第１の受取りVITCビ
ツトの処理を開始する。

CRC検査器３３４はデコード回路の第４の主
要部分であり、到来信号を検査してそれが正しく
受け取られたことを確認する周知の回路である。
それは排他的オアゲート・フイードバツクを備え
たシフトレジスタを使用した便合の良い方法で実
行することができる。もしVITC信号ワードが正
しく受け取られたならばCRC検査器３３４の出
力は“ハイ”になる。

後述されるように本発明によれば、CRC検査
器３３４の出力は正しいデコード周波数が使用さ
れているか否かを決定するためにコンピユータに
より使用される。特に、コンピユータはVITC信
号の誤り無し受取りを生じるデコード周波数を選
択する。CRC検査器３３４の“ロウ”出力によ
つて表示されるようにもし誤りが検出されるな
ら、そのときコンピユータは所定のシーケンスを
実行し、VITC信号の誤り無し受け取りが得られ
るまでいろいろな周波数を選択する。

デコード回路上の第５の最後の部分はコードが
正しく受け取られたかの決定が行なわれるまで到
来VITCビツトを記憶するために用いられる一時
記憶回路である。記憶回路はアドレスラツチ３４
０、ビツトカウンタ３３８、RAM３３６によつ
て構成される。

特に、リセツト状態である時作動フリツプフロ
ツプ３３２によつて生成される“ロウ”信号は、
またビツトカウンタ３３８のロード入力に与えら
れてラツチ３４０に含まれている情報をロードさ
せる。デコード動作試しを開始する前に、コンピ
ユータはRAM３３６用の開始アドレスをデータ
バス３５４を介してラツチ３４０へロードする。
開始アドレスは到来情報が一時的に記憶されてい
るロケーシヨンを特定する。

第１のVITCビツトが分周器３４６の出力の
“ロウ”信号によつてラツチ３１０にストローブ
された後に、半ビツト時間後、分周器３４６の出
力は“ハイ”になり、ゲート３４２を動作可能に
する。それによつて、ゲート３４２はその出力に
“ロウ”信号を与え、その“ロウ”はRAM３３
６の書き込み入力（WR★ ）に与えられる。第１
の受け取りVITCビツトを含むラツチ３１０の出
力はそれによつてビツトカウンタ３３８の中にロ
ードされている開始アドレスの中に書き込まれ
る。加えて、ゲート３４２の“ロウ”出力はビツ
トカウンタ３３８の減算カウント入力に与えら
れ、新アドレスまで減分を生じる。

82ビツトがRAM３３６に記憶されるまで各新
しい到来VITCビツトのために記憶プロセスが繰
り返えされる。それから、回路は次の８つの
CRC検査ビツトの処理を開始する。もし全90ビ
ツトが正しく受け取られたならば“１”信号が
CRC検査器３３４の出力にあるだろう。この
“ハイ”信号はコンピユータにVITCコードが正
しく受け取られたことを知らせるためにCRCフ
ラグ・フリツプフロツプ３５６をクロツクする。
それから、CRCフリツプフロツプの出力はドラ
イバ３５８をストローブすることによりコンピユ
ータによつて調べられ、ドライバ３５８の出力は
コンピユータデータバス３５４を介してコンピユ
ータに与えられ、VITCコードが正しく受け取ら
れたことを表示する。

CRC検出器３３４の出力での“ハイ”信号は
またノアゲート３２８に与えられ、試し間隔フリ
ツプフロツプ３２６を“リセツト”させる。フリ
ツプフロツプ３２６がリセツトされたとき、ハイ
からロウへの移行がそのＱ出力に生じ、Ｑ出力は
ラツチ３４８をクロツクして試しが完了したこと
を表示する。ラツチ３４８の出力は、ドライバ３
６０に与えられ、ドライバ３６０は試し走査が完
了したか否かを検査するためにコンピユータによ
つてまたストローブされることができる。

試しが完了したときラインカウンタ３１８の出
力はまたラツチ３１５によつてバス３５４上にゲ
ートされることができ、コンピユータはVITCコ
ードが正しく受け取られたことをライン上に記憶
できるようにする。

もしVITCコードが水平ライン走査の終了によ
り正しく受け取られないならば、ストリツパ３０
４の出力に現われる水平同期パルスは“ロウ”信
号をインバータ３０６によつて、TC走査フリツ
プフロツプをリセツトするアンドゲート３３０に
供給せしめる。フリツプフロツプ３３２は、それ
によつてCRC検出器３３４のリセツト入力に
“ロウ”信号を与え、新しいVITCコードを受け
る準備にリセツトする。加えて、ナンドゲート３
４２は、フリツプフロツプ３３２によつて不動作
にされ、それによつてカウンタ３３８を減分され
ることから妨げる。水平同期パルスの終了にTC
走査フリツプフロツプ３３２は再び作動され次の
走査動作を開始する。

VITCコードが正しく受け取られるか又はカウ
ンタ３１８がラツチ３２０に記憶された終了ライ
ンカウントに達するいずれかまで動作はこの方法
で継続し、その時に比較器３２２は“ハイ”信号
を発生し、その信号はノアゲート３２８に与えら
れて試し間隔フリツプフロツプ３２６をリセツト
せしめる。リセツト・フリツプフロツプ３２６は
“ロウ”信号をアンドゲート３３０に与えて不動
作にし、TC走査フリツプフロツプをしてそれに
よつてVITC情報のデコード動作を終了するリセ
ツトを保持せしめる。

ラツチ３４８と３５６の出力を読み取ることに
よりVITCコードが正しく受け取られたことをコ
ンピユータが決定した後、記憶されたVITCコー
ドをさらに処理するためにRAM３３６に記憶さ
れたデータをコンピユータは読み出す。

特に、コンピユータは“０”である制御ビツト
を含む開始アドレスラツチ３４０の中のアドレス
および制御ワードを記憶する。この“ロウ”信号
はゲート３４４の下位入力に与えられてゲートを
作動可能にする。それから、コンピユータはゲー
ト３４４の上位入力に“ロウ”ストローブ信号を
与え、それによつてカウンタ３３８の加算入力に
“ロウ”信号を与える。ゲート３４４の出力の
“ロウ”信号はまたCRCフラグ３５６のリセツト
入力に与えられてリセツトする。

ゲート３４４の制御下において、カウンタ３３
８はRAM３３６に与えられるアドレス信号を増
分する。RAM３３６の書き込み入力（WR★ ）
は不動作にされているゲート３４２の出力によつ
て“ハイ”に保たれているから、ビツトカウンタ
３３８の出力によつてアドレスされるロケーシヨ
ンに記憶されているデータはRAM３３６の出
力／データ・リードに与えられ、そして分周器３
３５を介してデータバス３５４に与えられる。ゲ
ート３４４に与えられる各逐次ストローブ信号は
ビツトカウンタ３３８のカウントを増加し、分周
器３３５を介してコンピユータへ読み出される新
アドレスをアドレス指定する。

前述したように、例示したVITCコード読取装
置の動作はコンピユータによつて制御され、そし
て座標化される。例示した実施例に使用上好適な
コンピユータは、カリフオルニア州、カパチノ
（Cupertino）にあるジイログ社によつて製造さ
れているＺ−80型マイクロコンピユータである。

本発明のひとつの見地に従うと、ソフトウエ
ア・プログラムの制御下でこのコンピユータは所
定のルーチンを実行し、VITC信号の誤り無し読
み出しが読取回路から受け取られるまで局部プロ
グラム可能発振器のデコード周波数を調整する。

特に、コンピユータは到来VITC情報を監視
し、受け取りの中で誤りを検出して正しく無いデ
コード・クロツク速度を表示する。しかし、受け
取り誤りがまたノイズを含む多くの要素によつて
生じるので、ノイズによつて生じる妨害によるデ
コード・クロツク速度を誤つて再調整することを
避けるため、クロツク速度を再調整する前に特定
されたライン範囲内のVITC信号を受け取るため
６つの試みを行う。

もし、VITC信号がすべての６つの試みに誤ま
つて受け取れるならば、そのときコンピユータは
通常の再生速度に対応する速度にデコード・クロ
ツク速度をセツトする。もし、このクロツク速度
が誤り無し読み取りを生じないならば、最後のク
ロツク速度は２％だけ増分されそして新しいクロ
ツク速度として使用される。もし、新しいクロツ
ク速度がなお読み取り誤りを生じるならば、最後
のクロツク速度は２％だけ減分される。次に、動
作したこと知られている最後のクロツク速度が試
めされる。もし、なお正確な読み取りが無いな
ら、クロツク速度は４％だけ増分され、そして続
いて４％だけ減分される。VITCコードが誤り無
く受け取られるか、又は動作したことが知られて
いる最後の速度のためのクロツク速度が通常の再
生速度に対応するクロツク速度に交替して使用さ
れる点において増分速度および減分速度上の所定
の限界が達成されるまで動作が継続する。

デコード・クロツク調整を実行するプログラム
用のフローチヤートは第４図に示されている。他
の調整ルーチンがまた使用されるが、このルーチ
ンは例示する実施例に好適である。点４００で開
始し、最初の５つのステツプはデコード回路を初
期化するために用いられ、VITCコードの試しデ
コードを開始する。特に、ステツプ402に示され
るように、期待再生速度の中心周波数に対応する
クロツク速度はコンピユータの適当なレジスタに
ロードされる。このプレイ速度クロツク速度は周
知の方法で水平走査速度に関係する定クロツク速
度である。

ステツプ404において、ステツプ402でロードさ
れたプレイ速度に対応するクロツク速度が“現在
速度”レジスタの中にロードされて保存される。
ステツプ406において“最終速度”レジスタはま
たプレイ速度に対応するクロツク速度にロードさ
れる。

ステツプ408において“スイープ（sweep）カ
ウンタ”は初期値の６にセツトされる。このカウ
ンタはクロツク速度が自動的にコンピユータによ
つて調節される前に受け取られ得る誤りの数を決
定する。

ステツプ410において、コンピユータはデコー
ド回路の中の適当なラツチへ開始および終了ライ
ン・カウントを次いでロードし、そのカウント数
は前述したように、ユーザによつてセツトされる
スイツチから得られる。

ステツプ412において、コンピユータは試しラ
ツチ（第３図中のラツチ３４８）の出力を監視
し、プレイ速度クロツク速度を用いているVITC
パルスをデコードする試しが完了した否かを決定
する。もし、試しが完了しないならば、コンピユ
ータはステツプ414に進み、テープ・デコーダか
ら得られる制御パルスからのアドレス情報を計算
する。

もし、試しが完了したなら、コンピユータはス
テツプ416へ進み、そこで分周器３５８（第３図）
を作動してCRCフラグ・フリツプフロツプ３５
６の出力を検査する。もしCRCフラグ・フリツ
プフロツプがVITCコードが正しく受け取られた
ことを表示するならば、そのときコンピユータは
ステツプ418に進み、そこで前述した方法で
RAM３３６からの同期ビツトを読み込み、それ
らを定同期ビツトパターンに対して検査する。正
しい同期ビツトコードはステツプ420に示される
ように全VITCコードをコンピユータへ読み込ま
しめる。試しがステツプ422においてVITCコー
ドの誤り無し読み出しとなつたからコンピユータ
は現在速度に等しい最終速度に対応するクロツク
速度をセツトする。そして、ステツプ４２４にお
いて、スイープ・カウンタは初期値６にリセツト
される。そこからコンピユータはステツプ412に
戻り、VITCコードの別の試しを実行する。

もし、反対にCRCコードがステツプ416におい
て検査されるとき誤りが見い出されたならば、コ
ンピユータはステツプ426に進み、そこで試しフ
リツプフロツプはリセツトされ、そしてRAMア
ドレス（第３図中のラツチ３４０に記憶されてい
る）はリセツトされる。ステツプ428においてコ
ンピユータはスイープ・カウンタを１だけ減分
し、ひとつの誤りが受け取られたことを表示す
る。

ステツプ430において、コンピユータはスイー
プ・カウンタが６つの誤りが受け取られたときに
生じる０であるか否かをみるために検査する。も
し、スイープ・カウンタがゼロでないならば、コ
ンピユータはステツプ434に進み、ここで現在速
度用のクロツク速度がわずかに変更され、受け取
り誤りがほぼ正しいクロツク速度により生じるの
ではなく境界受け取りを生じることを確認する。
特に、ステツプ434に示されるように、もし最後
の速度調整が増分であるなら、速度はステツプ
438に示されるように２％だけ減分される。代り
に、もし最後の速度調整が増分で無いならば、そ
のとき速度はステツプ436に示されるように２％
だけ増分される。いずれかの場合に、コンピユー
タはステツプ412に復帰し、別の試しをする。

ステツプ430において０に等しいスイープ・カ
ウントによつて表示されるように一列に６つの誤
りが受け取られたならば、コンピユータはステツ
プ432に進み、そこで示されたシーケンスにおい
て逐次ステツプをとる。受け取り誤りとなるデコ
ード・ループを介する各経路はコンピユータを図
示された６つのステツプの次のステツプへ進めし
める。特に、デコード・ループを介した第１の経
路はコンピユータにプレイ速度に対応するクロツ
ク速度にセツトせしめる。次に、現在クロツク速
度は２％だけ増分され、それから２％だけ減分さ
れる。誤りによつて生じるループを介した次の経
路はコンピユータに誤り無し読み取りを生じたと
知られる最後の速度に対応するクロツク速度をセ
ツトせしめる。現在クロツク速度はそれから４％
だけ増分され、そして４％だけ減分される。続い
て、プレイ速度クロツク速度は再び試みられそれ
からクロツク速度は６％だけ増分され、そして６
％だけ減分される。誤り無し読み取りが得られる
か、又は増分および減分クロツク速度上の設定限
界が到達されるまでこの動作が継続する。限界が
到達されたとき、プレイ速度と最後の知られた良
い速度に対応するクロツク速度は変えられる。

本発明の唯一の実施例が開示されたが、本発明
の趣旨と範囲内での変更および修正は当業者には
明らかであり、この変更と修正は請求の範囲に含
まれている。

第４図に示されたステツプをコンピユータに実
行せしめるＺ−80マイクロコンピユータ用の命令
コードで書かれたコンピユータ・ソース・プログ
ラムの例を以下のように表として示す。

【図面の簡単な説明】

第１図はVITC信号が挿入されているロケーシ
ヨンを示すビデオ波形例示図、第２図はある長さ
の磁気テープ上に記録されるVITC信号例示図、
第３図は発明のVITC信号デコード装置のブロツ
ク図、第４図は局部発振器がVITC信号の正しい
デコード動作を得るために調整されることに対し
て使用されるステツプのシーケンスのフローチヤ
ートである。 ３０２：ビデオ増幅器、３０４：信号ストリツ
パ、３１４，３１５，３２０：ラツチ、３１８：
ラインカウンタ、３１６，３２２：比較器、３２
６：試し間隔フリツプフロツプ、３３４：CRC
検査器、３３６：ランダム・アクセス・メモリ、
３３８：ビツトカウンタ、３４０：開始アドレス
ラツチ、３５０：電圧制御発振器、３５２：Ｄ／
Ａコンバータ。

Claims (1)

1. 【特許請求の範囲】 １ ビデオ磁気テープ上に記録されたコード情報
   を読み取る装置であつて、異なる速度で走行する
   前記テープからの信号を読み取る手段と、各種周
   波数のサンプリング信号を発生する局部発振器
   と、前記テープから読み出された前記信号をサン
   プルするための前記サンプリング信号に応答して
   受け取られた情報を生じる手段と、前記情報の受
   け取りにおいて誤りを表示する信号を発生するた
   めに前記受け取られた情報に応答する誤り検査回
   路とを有する装置において、 前記サンプリング信号の周波数を調整するため
   に前記誤り信号に応答して前記情報の誤り無し受
   け取りを生じる手段を備えてなる装置。 ２ ビデオ磁気テープ上に記録されたコード情報
   を読み取るための装置において、前記調整手段は
   所定のパターンにおいて複数の異なる周波数に対
   して前記発振器周波数を変更する手段と、前記読
   み取り装置を制御して前記複数の周波数の夫々に
   おける前記情報の読み取りを試みる手段とを備え
   てなる特許請求の範囲第１項記載の装置。 ３ ビデオ磁気テープ上に記録されたコード情報
   を読み取るための装置において、前記変更手段
   は、前記パターンに従つた異なる周波数に対して
   前記発振器周波数を変更するために、試みが前記
   情報を読み取るために行なわれた後に前記誤り信
   号に応答することを特徴とする特許請求の範囲第
   ２項記載の装置。 ４ ビデオ磁気テープ上に記録されたコード情報
   を読み取るための装置において、前記複数の周波
   数の少なくともひとつは再生テープ速度に対応す
   る周波数であることを特徴とする特許請求の範囲
   第２項記載の装置。 ５ ビデオ磁気テープ上に記録されたコード情報
   を読み取るための装置において、前記複数の周波
   数の少なくともひとつは前記情報の誤り無し受け
   取りを前に生じた周波数であることを特徴とする
   特許請求の範囲第２項記載の装置。 ６ ビデオ磁気テープ上に記録されるビデオ信号
   中にコード化された情報を読み取る装置であつて
   以下の手段を含む。 異なる速度で走行する前記テープからの信号を
   読み取る手段、 サンプリング信号を生成するための可変周波数
   発振器、 前記テープから読み出される前記信号を周期的
   にサンプリングするために前記サンプリング信号
   に応答して受け取り情報を生成する手段、 もし前記情報が正しく受け取られ無かつたなら
   ば、誤り信号を発生するために前記受け取られる
   信号に応答する手段、 前記発振器の周波数を調整するために前記誤り
   信号に応答して前記情報の誤り無し受け取りを生
   成する手段。 ７ 前記テープ上に記録された前記情報は誤り検
   査コードを含みそして前記誤り信号発生手段は前
   記誤り信号を発生するために前記誤り検査コード
   に応答する特許請求の範囲第６項に記載のビデオ
   磁気テープ上に記録されるビデオ信号中にコード
   化された情報を読み取る装置。 ８ 前記誤り検査コードはCRC誤り検査コード
   である特許請求の範囲第７項記載のビデオ磁気テ
   ープ上に記録されるビデオ信号中にコード化され
   た情報を読み取る装置。 ９ 前記調整手段は前記発振器周波数を所定のパ
   ターンにおける複数の異なる周波数に変更する手
   段と、前記複数の各周波数における前記情報の読
   み取りを試みるために前記読取装置を制御する手
   段とを含む特許請求の範囲第６項記載のビデオ磁
   気テープ上に記録されるビデオ信号中にコード化
   された情報を読み取る装置。 １０ 前記発振器周波数を前記パターンに従つた
   異なる周波数に変更するために、試しが前記情報
   を読み取るためにされた後に前記変更手段は前記
   誤り信号に応答する特許請求の範囲第９項記載の
   ビデオ磁気テープ上に記録されるビデオ信号中に
   コード化された情報を読み取る装置。 １１ 前記複数の周波数の少なくともひとつは通
   常の再生テープ速度に応答する周波数である特許
   請求の範囲第９項記載のビデオ磁気テープ上に記
   録されるビデオ信号中にコード化された情報を読
   み取る装置。 １２ 前記複数の周波数の少なくともひとつは前
   記情報の誤り無し受け取りを前に生じた周波数で
   ある特許請求の範囲第９項記載のビデオ磁気テー
   プ上に記録されるビデオ信号中にコード化された
   情報を読み取る装置。 １３ 誤り検出コードを含み、ビデオ磁気テープ
   上に記録されたビデオ信号中にコード化されたア
   ドレス情報を読み取る装置であつて以下のものを
   含む。 対応するアナログ出力電圧を生成するためデイ
   ジタル指令ワードに応答するデイジタル／アナロ
   グ・コンバータ、 異なる周波数でのサンプリング周波数を生成す
   るため、前記アナログ出力電圧の異なる値に応答
   する電圧制御発振器、 前記記録されたビデオ信号を周期的にサンプリ
   ングするための前記サンプリング信号に応答して
   受け取られる信号を生成する手段、 もし前記アドレス情報が正しく受け取られなか
   つたならば誤り信号を発生するために前記受け取
   られた信号に応答する誤りコード検査手段、 デイジタル指令ワードを発生するための前記誤
   り信号に応答して前記発振器周波数を異なる周波
   数に変更するコンピユータ手段。 １４ 前記ビデオ信号は水平および垂直同期パル
   スを含み、前記装置は前記サンプリング手段を制
   御するために前記垂直同期信号に応答して前記ビ
   デオ信号を所定数の時間、サンプルする手段と前
   記セツトのビデオ信号サンプルの各々を一時的に
   記憶するための手段とを含む特許請求の範囲第１
   ３項記載の誤り検出コードを含み、ビデオ磁気テ
   ープ上に記録されたビデオ信号中にコード化され
   たアドレス情報を読み取る装置。 １５ 前記誤りコード検査手段はもし前記アドレ
   ス情報が正しく受け取られなかつたならば前記誤
   り信号を発生するために前記所定数のサンプルに
   応答することを特徴とする特許請求の範囲第１４
   項記載の誤り検出コードを含み、ビデオ磁気テー
   プ上に記録されたビデオ信号中にコード化された
   アドレス情報を読み取る装置。 １６ 前記コンピユータ手段は前記制御手段を指
   令するために前記誤り信号に応答して前記ビデオ
   信号を再サンプルして別のセツトのサンプルを生
   成することを特徴とする特許請求の範囲第１５項
   記載の誤り検出コードを含み、ビデオ磁気テープ
   上に記録されたビデオ信号中にコード化されたア
   ドレス情報を読み取る装置。 １７ 前記コンピユータ手段は少なくとも２つの
   誤り信号の発生に応答してデイジタル指令ワード
   を生じて前記発振器周波数を所定のパターンにお
   ける複数の異なる周波数に変更し、そして前記読
   み取り装置を制御して前記複数の周波数の夫々の
   前記情報を読み取るように試みることを特徴とす
   る特許請求の範囲第１６項記載の誤り検出コード
   を含み、ビデオ磁気テープ上に記録されたビデオ
   信号中にコード化されたアドレス情報を読み取る
   装置。 １８ 前記所定の周波数パターンは、通常の再生
   テープ速度に対応する周波数と、前記誤り信号に
   帰した周波数よりもわずかに高い周波数と、前記
   誤り信号を生じた周波数よりもわずかに低い周波
   数と、前記情報の誤り無し受け取りを前に生成し
   た周波数と、前記誤り信号に帰した周波数よりも
   わずかに高い周波数と、前記誤り信号を生じた周
   波数よりもわずかに低い周波数とを含む特許請求
   の範囲第１７項記載の誤り検出コードを含み、ビ
   デオ磁気テープ上に記録されたビデオ信号中にコ
   ード化されたアドレス情報を読み取る装置。 １９ CRC誤り検出コードを含み、ビデオ磁気
   テープ上に記録された垂直および水平同期パルス
   を含むビデオ信号中にコード化されたアドレス情
   報を読み取る装置で以下のものを含む。 異なる速度で走行している前記テープからのビ
   デオ信号を読み取る手段、 対応するアナログ出力電圧を生成するためにデ
   イジタル指令ワードに応答するデイジタル／アナ
   ログ・コンバータ、 異なる周波数でのサンプリング信号を生成する
   ために前記アナログ出力電圧の異なる値に応答す
   る電圧制御発振器、 前記ビデオ信号を周期的にサンプリングするた
   めに前記サンプリング信号に応答して受けとり信
   号を生成するビツトラツチ、 前記ビツトラツチを制御するために前記垂直同
   期信号に応答して前記ビデオ信号を所定数の時間
   サンプルして１セツトの試し信号を生成する手
   段、 もし前記セツトの試し信号中の前記アドレスが
   正しくに受け取られ無かつたならば、誤り信号を
   発生するために前記セツトの試し信号に応答する
   CRC誤りコード検査手段、 前記制御手段を指令するために誤り信号に応答
   して複数のセツトの試し信号を生成する手段、 デイジタル指令ワードを発生するために前記誤
   り信号の少なくとも２つに応答して前記発振器周
   波数を異なる周波数に変更するコンピユータ手
   段。 ２０ 各セツトのビデオ信号サンプルを一時的に
   記憶するための手段と、もし前記アドレス情報が
   正しく受け取られたならば前記一時記憶手段の前
   記ビデオ信号サンプル出力を読み取るために前記
   誤り信号に応答する手段とを含む特許請求の範囲
   第１９項記載のCRC誤り検出コードを含み、ビ
   デオ磁気テープに記録された垂直および水平同期
   パルスを含むビデオ信号中にコード化されたアド
   レス情報を読み取る装置。 ２１ 前記コンピユータ手段は少なくとも２つの
   誤り信号の生成に応答し、デイジタル指令ワード
   を発生するために前記発振器周波数を所定パター
   ン中の複数の異なる周波数に変更し、そして前記
   読み取り装置を制御して前記複数の周波数の夫々
   の前記情報を読み取る試みをすることを特徴とす
   る特許請求の範囲第２０項記載のCRC誤り検出
   コードを含み、ビデオ磁気テープ上に記録された
   垂直および水平同期パルスを含むビデオ信号中に
   コード化されたアドレス情報を読み取る装置。 ２２ 前記所定の周波数のパターンは通常の再生
   テープ速度に対応する第１の周波数と、前記誤り
   信号に帰した周波数よりもわずかに高い第２の周
   波数と、前記誤り信号を生じた周波数よりもわず
   かに低い第３の周波数と、前記情報の誤り無し受
   け取り前に生成した第４の周波数と、前記誤り信
   号に帰した周波数よりもわずかに高い第５の周波
   数と、前記誤り信号を生じた周波数よりもわずか
   に低い第６の周波数とを含む特許請求の範囲第２
   １項記載のCRC誤り検出コードを含み、ビデオ
   磁気テープ上に記録された垂直および水平同期パ
   ルスを含むビデオ信号中にコード化されたアドレ
   ス情報を読み取る装置。 ２３ 前記第２の周波数は前記誤り信号を生じた
   前記周波数よりも２パーセント高く、そして前記
   第３の周波数は誤り信号を生じた前記周波数より
   も２パーセント低いことを特徴とする特許請求の
   範囲第２２項記載のCRC誤り検出コードを含み、
   ビデオ磁気テープ上に記録された垂直および水平
   同期パルスを含むビデオ信号中にコード化された
   アドレス情報を読み取る装置。 ２４ 前記第５の周波数は前記誤り信号を生じた
   前記周波数よりも４パーセント高く、前記第６の
   周波数は前記誤り信号を生じた前記周波数よりも
   ４パーセント低いことを特徴とする特許請求の範
   囲第２３項記載のCRC誤り検出コードを含み、
   ビデオ磁気テープ上に記録された垂直および水平
   同期パルスを含むビデオ信号中にコード化された
   アドレス情報を読み取る装置。 ２５ 前記アドレス信号が正しく受け取られるま
   で前記周波数変更パターンを繰り返すために前記
   発振器周波数が前記第６の周波数と等しいとき、
   前記コンピユータ手段は誤り信号の発生に応答す
   ることを特徴とする特許請求の範囲第２４項記載
   のCRC誤り検出コードを含み、ビデオ磁気テー
   プ上に記録された垂直および水平同期パルスを含
   むビデオ信号中にコード化されたアドレス情報を
   読み取る装置。