JPH04140881A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH04140881A JPH04140881A JP26413790A JP26413790A JPH04140881A JP H04140881 A JPH04140881 A JP H04140881A JP 26413790 A JP26413790 A JP 26413790A JP 26413790 A JP26413790 A JP 26413790A JP H04140881 A JPH04140881 A JP H04140881A
- Authority
- JP
- Japan
- Prior art keywords
- information
- vector
- state
- processing
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 90
- 230000010365 information processing Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 6
- 102100021633 Cathepsin B Human genes 0.000 description 2
- 101000933173 Homo sapiens Pro-cathepsin H Proteins 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置に開１７．特にプロセス切換え時
のベクトルリソース情報の退避及び回復動作を行う情報
処理装置に関する。
のベクトルリソース情報の退避及び回復動作を行う情報
処理装置に関する。
従来の情報処理装置は、主記憶とスカラ処理部とベクト
ル処理部とを有して構成される。スカラ処理部には、ス
カラデータを格納するスカラレジスタと、割込マスクや
特権または非特権等のプロセスモード状態を規定するフ
ラグ情報とが格納される。プロセス状態語（ＰＳＷ）、
命令カウンタ（ＩＣ）、タイマ、実行命令数等の実行統
計情報をカウントづるカウンタ等のソフトウェアビジプ
ルなレジスタが有り、ベクトル処理部には、ベクトルデ
ータを格納するベクトルし・ジスタが有り、プロセスの
切換えを行なう場合には、それまで実行していたプロセ
ス状態のうち、プロセスを再開するのに必要な情報をＣ
ＰＳＢ （ＣｕｒｒｅｎｔＰｒｏｃｅｓｓ ５ｔａｔ
ｕｓ Ｂｌｏｃｋ）と呼ばれる現在実行中のプロセス
状態を主記憶部に退避領域に格納し、切換後の新しいプ
ロセスを実行するために必要なプロセス状態を、ＮＰＳ
Ｂ（Ｎｅｘｔ Ｐｒｏｃｅｓｓ ５ｔａｔｕｓ
Ｂｌｏｃｋ）と呼ばれる主記憶部の領域からロードする
。
ル処理部とを有して構成される。スカラ処理部には、ス
カラデータを格納するスカラレジスタと、割込マスクや
特権または非特権等のプロセスモード状態を規定するフ
ラグ情報とが格納される。プロセス状態語（ＰＳＷ）、
命令カウンタ（ＩＣ）、タイマ、実行命令数等の実行統
計情報をカウントづるカウンタ等のソフトウェアビジプ
ルなレジスタが有り、ベクトル処理部には、ベクトルデ
ータを格納するベクトルし・ジスタが有り、プロセスの
切換えを行なう場合には、それまで実行していたプロセ
ス状態のうち、プロセスを再開するのに必要な情報をＣ
ＰＳＢ （ＣｕｒｒｅｎｔＰｒｏｃｅｓｓ ５ｔａｔ
ｕｓ Ｂｌｏｃｋ）と呼ばれる現在実行中のプロセス
状態を主記憶部に退避領域に格納し、切換後の新しいプ
ロセスを実行するために必要なプロセス状態を、ＮＰＳ
Ｂ（Ｎｅｘｔ Ｐｒｏｃｅｓｓ ５ｔａｔｕｓ
Ｂｌｏｃｋ）と呼ばれる主記憶部の領域からロードする
。
上記ＣＰＳＢ、ＮＰＳＢは固定の領域ではなく、各々、
ＣＰＳＢＰ （ＣＰＳＢポインタ）、ＮＰＳＢＰ （Ｎ
ＰＳＢポインタ）と呼ばれるポインタによって指定され
る領域である。
ＣＰＳＢＰ （ＣＰＳＢポインタ）、ＮＰＳＢＰ （Ｎ
ＰＳＢポインタ）と呼ばれるポインタによって指定され
る領域である。
上述した従来の情報処理装置では、プロセスの切換時に
そのプロセスの状態にかかわらず、あらかじめ定められ
たすべてのプロセスの状態を退避及び回復の動作をして
いた。
そのプロセスの状態にかかわらず、あらかじめ定められ
たすべてのプロセスの状態を退避及び回復の動作をして
いた。
すなわち、そのプロセスがスカラ処理のみのプロセスで
あり、ベクトルレジスタを全く使用しない場合でも、ベ
クトルレジスタの情報の退避及び回復を行なっていた。
あり、ベクトルレジスタを全く使用しない場合でも、ベ
クトルレジスタの情報の退避及び回復を行なっていた。
さらに、そのプロセスがベクトル処理を実行するプロセ
スであっても、ある一つの処理単位（例えば、処理をタ
イムスライスで実行している場合）ではベクトルレジス
タを書換えていなければ、その処理単位のプロセス切換
時にはベクトルレジスタの退避は不要であるのに退避動
作を実行していたので、ベクトル処理を行なうのに大容
量のベクトルレジスタを必要とし、システムの処理性能
を低下させる重大な要因となっていた。
スであっても、ある一つの処理単位（例えば、処理をタ
イムスライスで実行している場合）ではベクトルレジス
タを書換えていなければ、その処理単位のプロセス切換
時にはベクトルレジスタの退避は不要であるのに退避動
作を実行していたので、ベクトル処理を行なうのに大容
量のベクトルレジスタを必要とし、システムの処理性能
を低下させる重大な要因となっていた。
本発明の情報処理装置は、プロセス実行中にベクトルハ
ードウェアリソースに変更があったことを示すソフトウ
ェアビジプルにベクトル状態変更フラグと、プロセス切
換時に前記ベクトル状態変更フラグを初期化する手段と
、プロセス中にベクトルハードウェアリソースに書込み
があったことを検出する手段と、前記ベクトル状態変更
フラグをセットする手段と、拡張プロセス状態をハード
ウェアで退避処理するか、ソフトウェア退避処理するか
を示す指定情報を含むプロセス状態語と、拡張プロセス
状態で退避処理するメモリ上の領域を示す、ソフトウェ
アビジプルなブロックポインタと、前記拡張プロセス状
態をハードウェアで退避処理するとき、前記ベクトル状
態変更フラグの表示により処理動作を制御する手段とを
有する。
ードウェアリソースに変更があったことを示すソフトウ
ェアビジプルにベクトル状態変更フラグと、プロセス切
換時に前記ベクトル状態変更フラグを初期化する手段と
、プロセス中にベクトルハードウェアリソースに書込み
があったことを検出する手段と、前記ベクトル状態変更
フラグをセットする手段と、拡張プロセス状態をハード
ウェアで退避処理するか、ソフトウェア退避処理するか
を示す指定情報を含むプロセス状態語と、拡張プロセス
状態で退避処理するメモリ上の領域を示す、ソフトウェ
アビジプルなブロックポインタと、前記拡張プロセス状
態をハードウェアで退避処理するとき、前記ベクトル状
態変更フラグの表示により処理動作を制御する手段とを
有する。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。
本実施例は、主記憶部１とスカラ処理部２とベクトル処
理部３とを有して構成される。
理部３とを有して構成される。
スカラ処理部２は、スカラレジスタ４と、割込マスク、
特権／非特権等のプログラムモードおよびプロセス切換
時の退避／回復動作の指定情報５−ａを含むプロセス状
態語（以下ＰＳＷ）５と、命令カウンタ（以下ＩＣ）６
と、タイマ７と、実行命令数カウンタ８と、プロセス切
換時のプロセス状態を退避／回復するメモリ上の領域を
示すポインタを格納するレジスタ群９ａ〜９ｄとが含ま
れる。
特権／非特権等のプログラムモードおよびプロセス切換
時の退避／回復動作の指定情報５−ａを含むプロセス状
態語（以下ＰＳＷ）５と、命令カウンタ（以下ＩＣ）６
と、タイマ７と、実行命令数カウンタ８と、プロセス切
換時のプロセス状態を退避／回復するメモリ上の領域を
示すポインタを格納するレジスタ群９ａ〜９ｄとが含ま
れる。
ベクトル処理部３は、ベクトルレジスタ１０と、ベクト
ル長レジスタ１１と、ベクトルマスクレジスタ１２とが
含まれる。
ル長レジスタ１１と、ベクトルマスクレジスタ１２とが
含まれる。
スカラ処理部２には、命令をフェッチし、デコードして
その命令を実行するのに必要に種々の制御信号を生成す
る命令処理部１３が含まれる。
その命令を実行するのに必要に種々の制御信号を生成す
る命令処理部１３が含まれる。
第２図は本実施例の命令処理部１３のブロック図である
。
。
第２図において、プロセス中でベクトル処理部３のハー
ドウェアリソースに変更があったことを示すプログラム
からも参照可能なベクトル状態変更フラグ（以下ＶＳＣ
Ｆ）１４と、プロセスが切り換えられたとき、ＶＳＣＦ
１４を初期化するリセット手段１５と、プロセス中でベ
クトル処理部３のハードウェアリソースに書込み指示信
号が送信されたことを検出するベクトルリソース書込み
検出手段１６と、その検出結果によってＶＳＣＦ１４を
セットするセット手段１７と、プロセス切換時のシーケ
ンスを制御するプロセス切換制御部１８とを有する。
ドウェアリソースに変更があったことを示すプログラム
からも参照可能なベクトル状態変更フラグ（以下ＶＳＣ
Ｆ）１４と、プロセスが切り換えられたとき、ＶＳＣＦ
１４を初期化するリセット手段１５と、プロセス中でベ
クトル処理部３のハードウェアリソースに書込み指示信
号が送信されたことを検出するベクトルリソース書込み
検出手段１６と、その検出結果によってＶＳＣＦ１４を
セットするセット手段１７と、プロセス切換時のシーケ
ンスを制御するプロセス切換制御部１８とを有する。
また、プロセス切換時の指定情報５−ａは、拡張プロセ
ス情報をハードウェアで退避処理するか、ソフトウェア
に委ねるかを指示するＰＳＷ５中の１ビツトの情報で、
このビットが“１”の時はハードウェアで実行し“０”
の時はソフトウェアで実行することを示す。
ス情報をハードウェアで退避処理するか、ソフトウェア
に委ねるかを指示するＰＳＷ５中の１ビツトの情報で、
このビットが“１”の時はハードウェアで実行し“０”
の時はソフトウェアで実行することを示す。
また、ポインタレジスタ群９ａ〜９ｄの名称と機能にお
いて、ＣＢＰＳＰ９ａは現基本プロセス情報が格納され
る領域をさすポインタであり、ＣＥＰＳＰ９ｂは現拡張
プロセス情報が格納される領域をさすポインタであり、
ＮＢＰＳＰ９ｃは次に実行すべきプロセスの基本プロセ
ス情報が格納される領域をさすポインタであり、ＮＥＰ
ＳＰ９ｄは次に実行すべきプロセスの拡張プロセス情報
が格納される領域をさすポインタである。
いて、ＣＢＰＳＰ９ａは現基本プロセス情報が格納され
る領域をさすポインタであり、ＣＥＰＳＰ９ｂは現拡張
プロセス情報が格納される領域をさすポインタであり、
ＮＢＰＳＰ９ｃは次に実行すべきプロセスの基本プロセ
ス情報が格納される領域をさすポインタであり、ＮＥＰ
ＳＰ９ｄは次に実行すべきプロセスの拡張プロセス情報
が格納される領域をさすポインタである。
第３図（ａ）、（ｂ）は本実施例のプロセス切換時の状
態遷移図である。
態遷移図である。
第３図において、割込みの発声でプロセスを切換える必
要が生じると、そのプロセスを再開するのに必要なプロ
セスの情報をメモリ上へ退避する。このプロセス情報は
あらかじめ装置の規格として規定され、そのプロセス情
報を、ＩＣ６，タイマ７等の装置の基本的な情報とスカ
ラレジスタ４のスカラ関係の情報とを含んだ基本プロセ
ス状ＩＩＥｌ（以下ＢＰＳ）と、ベクトルレジスタ、ベ
クトル長、ベクトルマスク等のベクトル関係の情報を含
んだ拡張プロセス状Ｒ（以下ＥＰＳ）とに分けて規定す
る。
要が生じると、そのプロセスを再開するのに必要なプロ
セスの情報をメモリ上へ退避する。このプロセス情報は
あらかじめ装置の規格として規定され、そのプロセス情
報を、ＩＣ６，タイマ７等の装置の基本的な情報とスカ
ラレジスタ４のスカラ関係の情報とを含んだ基本プロセ
ス状ＩＩＥｌ（以下ＢＰＳ）と、ベクトルレジスタ、ベ
クトル長、ベクトルマスク等のベクトル関係の情報を含
んだ拡張プロセス状Ｒ（以下ＥＰＳ）とに分けて規定す
る。
プロセスを切換えるのに、命令処理部１３は新しい命令
の起動を停止し、それ以前に起動をかけた命令の実行が
完了した時点でプロセス切換制御部１８に対し、プロセ
ス切換シーケンスの起動をかける。
の起動を停止し、それ以前に起動をかけた命令の実行が
完了した時点でプロセス切換制御部１８に対し、プロセ
ス切換シーケンスの起動をかける。
起動指示を受けたプロセス切換制御部１８は、現在実行
中のプロセスのＢＰＳ （ＣＢＰＳ ： Ｃｕｒｒｅｎ
ｔＢＰＳ）を、プロセス情報のメモリ上のポインタ（Ｃ
ＢＰＳＰ）９ａが示す退避領域へ格納する。
中のプロセスのＢＰＳ （ＣＢＰＳ ： Ｃｕｒｒｅｎ
ｔＢＰＳ）を、プロセス情報のメモリ上のポインタ（Ｃ
ＢＰＳＰ）９ａが示す退避領域へ格納する。
次に、プロセス切換時の指定情報５ａを参照し、その情
報か′１′”の場合はさらにＶ Ｓ ＣＦ ］４を参照
し、その情報がセットされている場合は、現在実行中の
拡張プロセス情報（ＣＥＰＳＣｕｒｒｅｎｔＥＰＳ）を
ＣＥＰＳＰ９ｂが示す領域へ格納し、ＶＳＣＦ１４がリ
セット状態である場合には退避処理をスキップさせる。
報か′１′”の場合はさらにＶ Ｓ ＣＦ ］４を参照
し、その情報がセットされている場合は、現在実行中の
拡張プロセス情報（ＣＥＰＳＣｕｒｒｅｎｔＥＰＳ）を
ＣＥＰＳＰ９ｂが示す領域へ格納し、ＶＳＣＦ１４がリ
セット状態である場合には退避処理をスキップさせる。
また、プロセス切換時の指定情報５ａが”０”の場合は
、Ｖ Ｓ ＣＦ １．４の値にかかわらずＣＥＰＳの退
避処理をスキップさせる。
、Ｖ Ｓ ＣＦ １．４の値にかかわらずＣＥＰＳの退
避処理をスキップさせる。
また、現プロセス情報の退避が完了すると、プロセス切
換制御部１８は次に実行すべきプロセスのＢＰＳ （Ｎ
ＢＰＳ：ＮｅｘｔＢＰＳ）をＮＢＰＳＰ９ｃが示す主記
憶部１の格納領域からロードする。
換制御部１８は次に実行すべきプロセスのＢＰＳ （Ｎ
ＢＰＳ：ＮｅｘｔＢＰＳ）をＮＢＰＳＰ９ｃが示す主記
憶部１の格納領域からロードする。
また、プロセス切換時の指定情報５ａを参照し、その情
報が“１”の場合は次に実行すべきプロセスのＥＰＳ
（ＮＥＰＳ ：ＮｅｘｔＥＰＳ）をＮＥＰＳ９ｄが示す
主記憶部１の格納領域からロードする。
報が“１”の場合は次に実行すべきプロセスのＥＰＳ
（ＮＥＰＳ ：ＮｅｘｔＥＰＳ）をＮＥＰＳ９ｄが示す
主記憶部１の格納領域からロードする。
このような、プロセス切換機能をもつソフトウェアはプ
ロセス切換に関し、次のような処理を必要とする。
ロセス切換に関し、次のような処理を必要とする。
ＰＳＷ中の指定情報５ａに関し、そのプロセスがベクト
ルリソースをアクセスしない、例えばスカラ処理しか実
行しないプロセスである場合、または、ベクトルリソー
スをアクセスしてもその範囲が狭く、その情報の退避処
理をソフトウェアで管理できる場合には“Ｏ゛をセット
し、拡張プロセス状態情報の退避処理はソフトウェアが
行なう。また、そのプロセスがベクトルリソースをアク
セスし、そのアクセスの状態をソフトウェアで管理する
オーバーヘッドが大きくなるようなケースでは指定情報
５ａを“１”にしてプロセス状態情報の退避処理はハー
ドウェアに委ねる。
ルリソースをアクセスしない、例えばスカラ処理しか実
行しないプロセスである場合、または、ベクトルリソー
スをアクセスしてもその範囲が狭く、その情報の退避処
理をソフトウェアで管理できる場合には“Ｏ゛をセット
し、拡張プロセス状態情報の退避処理はソフトウェアが
行なう。また、そのプロセスがベクトルリソースをアク
セスし、そのアクセスの状態をソフトウェアで管理する
オーバーヘッドが大きくなるようなケースでは指定情報
５ａを“１”にしてプロセス状態情報の退避処理はハー
ドウェアに委ねる。
このように本実施例のプロセス切替動作は、ハードウェ
アによってメモリ中に退避された元プロセスのＰＳＷ５
の指定情報５ａを参照し、その値が０″のときは、元プ
ロセスのＥＰＳの退避はソフトウェアに委ねられている
ので、ソフトウェアはまずベクトルＶＦＣＦ １４を調
べる。その■ＦＣＦ１４がセット状態である場合はベク
トルリソースの書換えが行なわれていることを意味し、
そのリソースについては退避する必要があり、その書換
えがあった退避すべき情報（本来はごく少量）を別途ソ
フトウェアによって管理されている書換情報に従ってメ
モリ上のその時点のＣＥＰＳＰ９ｂで示される領域の対
応する部分に格納する。ＶＳＣＦ １４がリセット状態
である場合は、ベクトルリソースの書換が行なわれてい
ないことを示すので、退避処理をスキップする。
アによってメモリ中に退避された元プロセスのＰＳＷ５
の指定情報５ａを参照し、その値が０″のときは、元プ
ロセスのＥＰＳの退避はソフトウェアに委ねられている
ので、ソフトウェアはまずベクトルＶＦＣＦ １４を調
べる。その■ＦＣＦ１４がセット状態である場合はベク
トルリソースの書換えが行なわれていることを意味し、
そのリソースについては退避する必要があり、その書換
えがあった退避すべき情報（本来はごく少量）を別途ソ
フトウェアによって管理されている書換情報に従ってメ
モリ上のその時点のＣＥＰＳＰ９ｂで示される領域の対
応する部分に格納する。ＶＳＣＦ １４がリセット状態
である場合は、ベクトルリソースの書換が行なわれてい
ないことを示すので、退避処理をスキップする。
また、指定情報５ａが１”のときは退避処理はハードウ
ェアによって完了しているのでその処理をスキップする
。
ェアによって完了しているのでその処理をスキップする
。
次に、現在ハードウェアによってハードウェア上のＰＳ
Ｗ５にロードされた情報の中の指示情報５ａを参照し、
元プロセスのＥＰＳの退避と同様に、その値が０”のと
きはソフトウェアでロードし１″である場合にはその処
理をスキップする。
Ｗ５にロードされた情報の中の指示情報５ａを参照し、
元プロセスのＥＰＳの退避と同様に、その値が０”のと
きはソフトウェアでロードし１″である場合にはその処
理をスキップする。
以上説明したように本発明は、プロセスの処理状態によ
ってプロセスの切換時に退避させる情報の対象範囲を細
かく制御し、書換えが行なわれていないベクトルレジス
タの退避動作を実行せずにスキップし、不要なプロセス
切換時間を削減することにより、システムの処理性能を
向上させることができるという効果がある。
ってプロセスの切換時に退避させる情報の対象範囲を細
かく制御し、書換えが行なわれていないベクトルレジス
タの退避動作を実行せずにスキップし、不要なプロセス
切換時間を削減することにより、システムの処理性能を
向上させることができるという効果がある。
第１図は本発明の一実施例のブロック図、第２図は本実
施例の命令処理部のブロック図、第３図（ａ）、（ｂ）
は本実施例のプロセス切換の状態遷移図である。 ］・・・主記憶部、２・・・スカラ処理部、３・・・ベ
クトル処理部、４・・・スカラレジスタ、５・・・プロ
セス状態語（ＰＳＷ） 、６・・・命令カウンタ（ＩＣ
）、７・・タイマ（ＴＭ）、８・・・実行命令数カウン
タ（ＥＸ）、９・・・プロセス状態ポインタ（ＰＳＰ）
、１０・・・ベクトルレジスタ、１１・・・ベクトル長
レジスタ（ＶＬＲ）、１２・・・ベクトルマスクレジス
タ（ＶＭＲ）、１３・・命令処理部、１４・・・ベクト
レ状態変更フラグ、］５・・リセット手段、１６・・・
ベクトルリソース書込手段、１７・・・セット手段、１
８・・・プロセス切換制御部。
施例の命令処理部のブロック図、第３図（ａ）、（ｂ）
は本実施例のプロセス切換の状態遷移図である。 ］・・・主記憶部、２・・・スカラ処理部、３・・・ベ
クトル処理部、４・・・スカラレジスタ、５・・・プロ
セス状態語（ＰＳＷ） 、６・・・命令カウンタ（ＩＣ
）、７・・タイマ（ＴＭ）、８・・・実行命令数カウン
タ（ＥＸ）、９・・・プロセス状態ポインタ（ＰＳＰ）
、１０・・・ベクトルレジスタ、１１・・・ベクトル長
レジスタ（ＶＬＲ）、１２・・・ベクトルマスクレジス
タ（ＶＭＲ）、１３・・命令処理部、１４・・・ベクト
レ状態変更フラグ、］５・・リセット手段、１６・・・
ベクトルリソース書込手段、１７・・・セット手段、１
８・・・プロセス切換制御部。
Claims (1)
- 【特許請求の範囲】 １、ベクトルデータが処理されるプロセス実行中にベク
トル処理部のハードウェアリソースが変更されたか否か
が示されるフラグを有し、前記プロセスの切替時に前記
フラグがベクトル状態変更であるとき前記ハードウェア
リソースをメモリに退避することを特徴とする情報処理
装置。 ２、前記プロセスの切替時に前記フラグを初期状態にす
る初期化手段と、前記プロセス実行中に前記ハードウェ
アリソースに書込み動作があつたとき前記フラグにベク
トル状態変更有を示させることを特徴とする請求項１記
載の情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26413790A JPH04140881A (ja) | 1990-10-02 | 1990-10-02 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26413790A JPH04140881A (ja) | 1990-10-02 | 1990-10-02 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04140881A true JPH04140881A (ja) | 1992-05-14 |
Family
ID=17398975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26413790A Pending JPH04140881A (ja) | 1990-10-02 | 1990-10-02 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04140881A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006510992A (ja) * | 2002-12-17 | 2006-03-30 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ライン幅を選択的に変更することが可能なメモリ |
-
1990
- 1990-10-02 JP JP26413790A patent/JPH04140881A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006510992A (ja) * | 2002-12-17 | 2006-03-30 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ライン幅を選択的に変更することが可能なメモリ |
| JP4741844B2 (ja) * | 2002-12-17 | 2011-08-10 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ライン幅を選択的に変更することが可能なメモリ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5701493A (en) | Exception handling method and apparatus in data processing systems | |
| US5596759A (en) | Method for initializing a multiple processor computer system using a common ROM | |
| US6954846B2 (en) | Microprocessor and method for giving each thread exclusive access to one register file in a multi-threading mode and for giving an active thread access to multiple register files in a single thread mode | |
| US6219783B1 (en) | Method and apparatus for executing a flush RS instruction to synchronize a register stack with instructions executed by a processor | |
| KR101762124B1 (ko) | 데이터 처리장치 및 방법 | |
| US5414864A (en) | Method for selectively saving/restoring first registers and bypassing second registers in register units based on individual lock/unlock status thereof | |
| US20140122849A1 (en) | Apparatus and method for handling exception events | |
| KR100867085B1 (ko) | 공통 명칭을 갖는 다중 레지스터에 대한 선택적인 액세스 방법 및 장치 | |
| JP5783809B2 (ja) | 情報処理装置、起動方法およびプログラム | |
| JPH05197548A (ja) | Ｐｓｗを変更するシステム | |
| JPH05173783A (ja) | 命令パイプラインをドレーンさせるためのシステムおよび方法 | |
| JPH04306735A (ja) | 非同期割込み禁止機構 | |
| US6115777A (en) | LOADRS instruction and asynchronous context switch | |
| CN111133418A (zh) | 在例外屏蔽更新指令之后允许未中止的事务处理 | |
| US5943494A (en) | Method and system for processing multiple branch instructions that write to count and link registers | |
| JPH04140881A (ja) | 情報処理装置 | |
| JP2663895B2 (ja) | Ｃｐｕシミュレータ | |
| EP3649549B1 (en) | Context data management | |
| JPH0756633B2 (ja) | タスク切換え方式 | |
| JPH05165652A (ja) | タスク切替え制御方法 | |
| JPH03149621A (ja) | マイクロプロセッサ | |
| JP2002196938A (ja) | 例外処理フロー用の装置及びその処理実行方法 | |
| CN117251393A (zh) | 处理器的中断响应方法、装置、芯片、计算机设备和介质 | |
| JPH02133833A (ja) | インサーキツトエミユレータ制御装置 | |
| JPH0325674A (ja) | 情報処理装置 |