JPH04138782A - Special effect device for television - Google Patents

Special effect device for television

Info

Publication number
JPH04138782A
JPH04138782A JP26112090A JP26112090A JPH04138782A JP H04138782 A JPH04138782 A JP H04138782A JP 26112090 A JP26112090 A JP 26112090A JP 26112090 A JP26112090 A JP 26112090A JP H04138782 A JPH04138782 A JP H04138782A
Authority
JP
Japan
Prior art keywords
generator
signal
key signal
output
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26112090A
Other languages
Japanese (ja)
Other versions
JP2712804B2 (en
Inventor
Asae Shikina
識名 朝恵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2261120A priority Critical patent/JP2712804B2/en
Publication of JPH04138782A publication Critical patent/JPH04138782A/en
Application granted granted Critical
Publication of JP2712804B2 publication Critical patent/JP2712804B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)

Abstract

PURPOSE:To set the effective range of a picture in an area other than the one before the form conversion of a video signal by generating a key signal while utilizing the only reading address of a memory where a reading address generator is generated in a key signal generator. CONSTITUTION:A reading address generator 7 generates the reading address while inputting a writing address front a writing address generator 6 and performing the matrix conversion indicated by a three-dimensional matrix in the case of performing affine conversion. This reading address is inputted to a memory 5, and a prescribed signal composed of the sample point is read out from the memory 5, and this signal is inputted to an interpolation device 8. A key signal generator 10 generates the key signal based on the above- mentioned reading address, and an adder 9 with background adds the background based on this key signal. Therefore, since the effective range of the picture is not influenced by the writing address, the effective range of the picture can be set outside the area before the form conversion of the video signal.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、テレビジョン信号用スタジオ装置において使
用され、テレビジ茸ン映像信号に特殊効果を付加するテ
レビジジン用特殊効果装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a special effects device for television programs that is used in a studio device for television signals and adds special effects to television video signals.

[従来の技術] 従来、この種のテレビシロン用特殊効果装置は、3次元
の形状変換を行なう前の2次元平面内で、書き込みアド
レスと、有効範囲を示す固定値とを比較器によって比較
して得られる大小関係を示す1ビツトキ一信号を求め、
これを映像信号と同様にメモリに書き込み、所定の形状
変換が得られる読み出しアドレスによって読み出して、
標本化点の内挿を内挿器によって行なっている。
[Prior Art] Conventionally, this type of special effects device for television series uses a comparator to compare a write address and a fixed value indicating an effective range within a two-dimensional plane before performing three-dimensional shape conversion. Find the 1-bit signal indicating the magnitude relationship obtained by
This is written into memory in the same way as a video signal, and read out at a read address that yields a predetermined shape transformation.
Interpolation of sampling points is performed by an interpolator.

第3図は従来のテレビジョン用特殊効果装置を示すブロ
ック図である。
FIG. 3 is a block diagram showing a conventional television special effects device.

映像信号入力端子31に入力されるテレビジョン映像信
号は、A/D変換器33に入力される。
A television video signal input to the video signal input terminal 31 is input to the A/D converter 33.

このA/D変換器33は映像信号を標本化及び量子化し
てディジタル信号に変換する。また、基準同期信号入力
端子32には基準同期信号が入力される。タイミングパ
ルス発生器35は、この基準同期信号を入力してタイミ
ングパルスを出力する。
This A/D converter 33 samples and quantizes the video signal and converts it into a digital signal. Further, a reference synchronization signal is input to the reference synchronization signal input terminal 32 . The timing pulse generator 35 receives this reference synchronization signal and outputs a timing pulse.

このタイミングパルスはキー信号発生器34及び書き込
みアドレス発生器38に入力される。書き込みアドレス
発生器38は、このタイミングパルスに基づいて書き込
みアドレスを発生し、この書き込みアドレスをキー信号
発生器34、メモリ36.37及び読み出しアドレス発
生器39に出力する。メモリ36はこの書き込みアドレ
スを入力してA/D変換器33の出力を蓄積する。読み
出しアドレス発生器39においては、前記書き込みアド
レスを使用して所定の演算を行ない、読み出しアドレス
を求めてこれをメモリ36.37に出力する。
This timing pulse is input to a key signal generator 34 and a write address generator 38. The write address generator 38 generates a write address based on this timing pulse, and outputs this write address to the key signal generator 34, the memories 36 and 37, and the read address generator 39. The memory 36 receives this write address and stores the output of the A/D converter 33. The read address generator 39 performs a predetermined operation using the write address to obtain a read address and outputs it to the memories 36 and 37.

キー信号発生器34には比較器が設けられており、2次
元平面内で書き込みアドレスと画像の有効範囲を示す固
定値とを比較して、この書き込みアドレスと固定値との
大小関係を示す1ビツトキ一信号を発生する。メモリ3
7は、この1ビツトキ一信号を蓄積する。
The key signal generator 34 is provided with a comparator, which compares the write address and a fixed value indicating the effective range of the image in a two-dimensional plane, and indicates the magnitude relationship between the write address and the fixed value. Generates a bit signal. memory 3
7 stores this 1-bit key signal.

内挿器40,41は、メモリ36.37から所定の形状
変換が得られる読み出しアドレスにより標本化された映
像信号値を読みaし、標本化点間の内挿を行なって、そ
の結果を背景付加器42に出力する。背景付加器42は
、この2つの内挿器40.41の出力に基づいて映像信
号に背景を付加する。D/A変換器43はこの背景付加
器42の出力をD/A変換して出力端子44に出力する
Interpolators 40 and 41 read sampled video signal values from the memories 36 and 37 at read addresses from which a predetermined shape transformation can be obtained, perform interpolation between sampling points, and use the results as a background signal. Output to adder 42. A background adder 42 adds a background to the video signal based on the outputs of the two interpolators 40 and 41. The D/A converter 43 performs D/A conversion on the output of the background adder 42 and outputs it to the output terminal 44.

このようにして、回転、位置移動、拡大及び縮小等の特
殊効果を付加した映像を得ることができる。
In this way, it is possible to obtain an image with special effects such as rotation, positional movement, enlargement and reduction.

[発明が解決しようとする課題] しかしながら、従来のテレビジョン用特殊効果装置にお
いては、以下に示す問題点がある。即ち、キー信号発生
器34は書き込みアドレスを入力し、この書き込みアド
レスに基づいて1ビツトキ一信号を発生する。そして、
この1ビツトキ一信号をメモリ37に書き込んで、映像
信号と同様に読み出し、映像信号と同様に内挿を行なう
。従って、映像信号の形状変換前の領域外に画像の有効
範囲を設定することができない。
[Problems to be Solved by the Invention] However, the conventional television special effects apparatus has the following problems. That is, the key signal generator 34 receives a write address and generates a 1-bit key signal based on this write address. and,
This 1-bit signal is written into the memory 37, read out in the same way as the video signal, and interpolated in the same way as the video signal. Therefore, it is not possible to set the effective range of the image outside the area before the shape conversion of the video signal.

本発明はかかる問題点に鑑みてなされたものであって、
映像信号の形状変換前の領域以外の領域にも画像の有効
範囲を設定することができるテレビジdン用特殊効果装
置を提供することを目的とする。
The present invention has been made in view of such problems, and includes:
It is an object of the present invention to provide a special effects device for television, which can set the effective range of an image to an area other than the area before shape conversion of a video signal.

〔課題を解決するための手段〕[Means to solve the problem]

本発明に係るテレビシロン用特殊効果装置は、テレビジ
1ン映像信号を入力して標本化及び量子化を行なうA/
D変換器と、基準同期信号を入力してタイミングパルス
を発生するタイミングパルス発生器と、前記タイミング
パルスに基づいて書き込みアドレスを発生する書き込み
アドレス発生器と、前記書き込みアドレスを入力し前記
A/D変換器の出力を蓄積するメモリと、前記書き込み
アドレスを入力しアフィン変換を行なって読み出しアド
レスを発生する読み出しアドレス発生器と、前記メモリ
から読み出した信号の標本化点と標本化点との間を内挿
する内挿器と、前記読み出しアドレスに基づいて画像の
有効範囲を示すキー信号を発生するキー信号発生器と、
このキー信号に基づいて前記内挿器の出力に背景を付加
する背景付加器と、この背景付加器の出力をD/A変換
するD/A変換器とを有することを特徴とする。
The special effects device for television series according to the present invention is an A/
a D converter, a timing pulse generator that inputs a reference synchronization signal and generates a timing pulse, a write address generator that generates a write address based on the timing pulse, and an A/D converter that inputs the write address and generates a timing pulse. A memory that stores the output of the converter, a read address generator that inputs the write address and performs affine transformation to generate a read address, and a signal that is read from the memory between sampling points. an interpolator that performs interpolation, and a key signal generator that generates a key signal indicating a valid range of an image based on the read address;
The present invention is characterized by comprising a background adder that adds a background to the output of the interpolator based on this key signal, and a D/A converter that converts the output of the background adder from D/A.

[作用コ 本発明においては、読み出しアドレス発生器は書き込み
アドレスを入力してアフィン変換を行い、読み出しアド
レスを発生する。そして、キー信号発生器はこの読み出
しアドレス発生器の出力に基づいてキー信号を発生する
。従って、このキー信号は書き込みアドレスの制約を受
けずに有効範囲を設定することができる。これにより、
映像信号の形状変換前の領域以外の領域にも画像の有効
範囲を設定することができる。
[Operation] In the present invention, the read address generator receives a write address and performs affine transformation to generate a read address. Then, the key signal generator generates a key signal based on the output of the read address generator. Therefore, the effective range of this key signal can be set without being restricted by the write address. This results in
The effective range of the image can also be set to an area other than the area before the shape conversion of the video signal.

この場合に、キー信号発生器としては、例えば、読み出
しアドレス発生器の出力とを効範囲を示す固定値とを比
較する比較器と、この比較器の出力に基づいて前記読み
出しアドレスの出力が前記固定値に比して大きいときは
有効範囲内として所定の最大値を出力し、前記読み出し
アドレスの出力が前記固定値に比して小さいときは有効
範囲外として所定の最小値を出力し、両者が一致すると
きは有効範囲内と有効範囲外との中間点として読み出し
アドレスの小数部を出力する切替手段とを備えていれば
よい。
In this case, the key signal generator includes, for example, a comparator that compares the output of the read address generator with a fixed value indicating the effective range, and a comparator that compares the output of the read address generator with a fixed value indicating the effective range, and When the output of the read address is smaller than the fixed value, it outputs a predetermined maximum value as being within the valid range, and when the output of the read address is smaller than the fixed value, it outputs the predetermined minimum value as being outside the valid range. It is only necessary to provide a switching means for outputting the decimal part of the read address as an intermediate point between within the valid range and outside the valid range when they match.

[実施例コ 次に、本発明の実施例について添付の図面を参照して説
明する。
[Embodiments] Next, embodiments of the present invention will be described with reference to the accompanying drawings.

第1図は本発明の実施例に係るテレビジョン用特殊効果
装置を示すブロック図である。
FIG. 1 is a block diagram showing a television special effects device according to an embodiment of the present invention.

映像信号入力端子1に入力された映像信号はA/D変換
器3に入力され、このA/D変換器3により標本化及び
量子化されることによりディジタル信号に変換される。
The video signal input to the video signal input terminal 1 is input to the A/D converter 3, and is converted into a digital signal by being sampled and quantized by the A/D converter 3.

一方、基準同期信号入力端子2から入力された基準同期
信号はタイミングパルス発生器4に入力される。このタ
イミングパルス発生器4は前記基準周期信号に基づいて
、クロック信号、水平同期信号及び垂直同期信号を発生
し、これらの信号を各ブロックに送出する。書き込みア
ドレス発生器6はタイミングパルス発生器4の出力に基
づいて、書き込みアドレスを発生する。A/D変換器3
でディジタル化された信号は、書き込みアドレス発生器
6から送出された書き込みアドレスにより、1フレ一ム
分だけメモリ5に書き込まれる。
On the other hand, the reference synchronization signal input from the reference synchronization signal input terminal 2 is input to the timing pulse generator 4. The timing pulse generator 4 generates a clock signal, a horizontal synchronization signal, and a vertical synchronization signal based on the reference period signal, and sends these signals to each block. A write address generator 6 generates a write address based on the output of the timing pulse generator 4. A/D converter 3
The digitized signal is written into the memory 5 for one frame by the write address sent from the write address generator 6.

読み出しアドレス発生器7は、書き込みアドレス発生器
6から前記書き込みアドレスを入力して2次元のテレビ
ジョン信号を3次元で回転、位置移動、拡大又は縮小を
行なって、更に2次元平面に投影するアフィン変換を行
なった場合の3次元マトリックス行列で示されるマトリ
ックス変換を行なうことにより、読み出しアドレスを発
生する。
The read address generator 7 inputs the write address from the write address generator 6, rotates, moves, enlarges or reduces the two-dimensional television signal in three dimensions, and further projects it onto a two-dimensional plane. A read address is generated by performing matrix transformation indicated by a three-dimensional matrix when the transformation is performed.

即ち、書き込みアドレスの水平方向をX1垂直方向をY
とすると、読み出しアドレス発生器7は、下記第1式及
び第2式に示す演算を行なって、読み出しアドレスXI
  yを算出する。
In other words, the horizontal direction of the write address is X1, and the vertical direction is Y
Then, the read address generator 7 calculates the read address XI by performing the calculations shown in the first equation and the second equation below.
Calculate y.

x= (Ax+By+C)/ (px+QY+r)・・
・(1) y= (Dx+Ey十F)/ (px十qy十r)但し
、A乃至F及びp乃至rはアフィン変換の変数である。
x= (Ax+By+C)/(px+QY+r)...
-(1) y= (Dx+Ey×F)/(px×qy×r) However, A to F and p to r are variables of affine transformation.

この読み出しアドレスはメモリ5に入力され、メモリ5
から標本点からなる所定の信号が読み出されて、この信
号が内挿器8に入力される。また、この読み出しアドレ
スはキー信号発生器10にも入力される。このキー信号
発生器10は、後述するように、入力信号と有効範囲を
示す固定値とを比較する比較回路及びこの比較回路の出
力に基づいてキー信号を発生する切替スイッチ等を備え
ており、このキー信号を背景付加器9に送出する。
This read address is input to the memory 5, and the memory 5
A predetermined signal consisting of sample points is read out from , and this signal is input to the interpolator 8 . This read address is also input to the key signal generator 10. As will be described later, this key signal generator 10 includes a comparison circuit that compares an input signal with a fixed value indicating an effective range, and a changeover switch that generates a key signal based on the output of this comparison circuit. This key signal is sent to the background adder 9.

内挿器8は、メモリ5から入力した信号の標本化点以内
の位置の内挿を行なう。背景付加器9は、キー信号発生
器10の出力に基づいて内挿器8の出力に背景を付加す
る。背景付加器9の出力はD/A変換器11に入力され
、このD/A変換器11においてD/A変換されて出力
端子12へ出力される。
The interpolator 8 interpolates the signal input from the memory 5 at a position within the sampling point. A background adder 9 adds a background to the output of the interpolator 8 based on the output of the key signal generator 10. The output of the background adder 9 is input to a D/A converter 11, where it is D/A converted and output to an output terminal 12.

第2図は本実施例におけるキー信号発生器10の構成を
示す回路図である。
FIG. 2 is a circuit diagram showing the configuration of the key signal generator 10 in this embodiment.

このキー信号発生装置10は4つの比較切替回路22,
23,24.25及び3つのNAM (非加算)回路2
B、27.28を備えている。比較切替回路22は画像
の有効範囲の左端を検出し、比較切替回路23は画像の
有効範囲の右端を検出し、比較切替回路23は画像の有
効範囲の上端を検出し、比較切替回路25は画像の有効
範囲の下端を検出する。各比較切替回路22,23,2
4゜25は同様に構成されているため、比較切替回路2
2についてのみその構成を説明する。
This key signal generator 10 includes four comparison switching circuits 22,
23, 24, 25 and three NAM (non-adding) circuits 2
B, equipped with 27.28. The comparison switching circuit 22 detects the left end of the effective range of the image, the comparison switching circuit 23 detects the right end of the effective range of the image, the comparison switching circuit 23 detects the upper end of the effective range of the image, and the comparison switching circuit 25 detects the right end of the effective range of the image. Detects the bottom edge of the image's effective range. Each comparison switching circuit 22, 23, 2
4゜25 has the same configuration, so the comparison switching circuit 2
The configuration of only 2 will be explained.

比較切替回路22は比較器30及び切替スイッチ20a
、20b等により構成されている。読み出しアドレス発
生器7から出力された読み出しアドレスは、この比較切
替回路22の読み出しアドレス入力端子21に入力され
る。なお、この読み出しアドレスは整数部と小数部とか
らなっている。
The comparison switching circuit 22 includes a comparator 30 and a changeover switch 20a.
, 20b, etc. The read address output from the read address generator 7 is input to the read address input terminal 21 of the comparison switching circuit 22. Note that this read address consists of an integer part and a decimal part.

そして、読み出しアドレスの整数部はメモリの書き込む
ときのアドレスに対応したものであり、従って入力信号
の画素に対応するものである。一方、小数部は、書き込
みアドレスの値をアフィン変換することにより発生した
ものでり、入力信号の画素と画素の間を示している。
The integer part of the read address corresponds to the address at the time of writing into the memory, and therefore corresponds to the pixel of the input signal. On the other hand, the decimal part is generated by performing affine transformation on the value of the write address, and indicates the area between pixels of the input signal.

比較器30は、2つの入力端を有しており、方の入力端
には読み出しアドレスの水平方向の整数部(A)が入力
され、他方の入力端には画面の左端情報を示す固定値M
IN(B)が入力される。
The comparator 30 has two input terminals, one input terminal receives the horizontal integer part (A) of the read address, and the other input terminal receives a fixed value indicating information on the left edge of the screen. M
IN(B) is input.

そして、比較器30はこの2つの値を比較して、読み出
しアドレス(A)がMIN(B)よりも小さいとき又は
等しいときはLレベルであり、大きいときはHレベルで
あるA>B信号と、読み出しアドレスがMINと等しい
ときはHレベルであり、両者が等しくないときはLレベ
ルであるA=B信号を出力する。
Then, the comparator 30 compares these two values, and when the read address (A) is smaller than or equal to MIN (B), it is L level, and when it is larger, it is H level, which is the A>B signal. , outputs an A=B signal which is at H level when the read address is equal to MIN, and is at L level when the two are not equal.

スイッチ20aはA=B信号で駆動され、読み出しアド
レスの少数部又は最小値MINのいずれか一方を出力す
るようになっている。また、スイッチ20bはA>B信
号で駆動され、スイッチ20aの出力又は最大値MAX
のいずれか一方を出力するようになっている。従って、
比較切替回路22からは、読み出しアドレスの水平方向
の整数部Aと画面の左端情報を示す固定値Bとの大小関
係により、下記第1表に示す値が出力される。
The switch 20a is driven by the A=B signal and outputs either the decimal part of the read address or the minimum value MIN. Further, the switch 20b is driven by the A>B signal, and the output of the switch 20a or the maximum value MAX
It is designed to output one of the two. Therefore,
The comparison switching circuit 22 outputs the values shown in Table 1 below, depending on the magnitude relationship between the horizontal integer part A of the read address and the fixed value B indicating the left edge information of the screen.

第1表 このようにして、形状変換後の画像左端の有効範囲が、
入力画素と画素との間を小数部のビット数で示される数
で割った精度で内挿される。画像の右端、上端及び下端
についても、これと同様にして決定する。
Table 1 In this way, the effective range of the left end of the image after shape conversion is
Interpolation is performed with a precision obtained by dividing the distance between input pixels and pixels by the number indicated by the number of bits in the decimal part. The right edge, top edge, and bottom edge of the image are also determined in the same manner.

比較切替回路22.23,24.25の出力はNAM回
路2B、27.28により非加算(NAM)合成されて
、キー信号出力端子29にキー信号として出力される。
The outputs of the comparison switching circuits 22.23 and 24.25 are non-additively combined (NAM) by NAM circuits 2B and 27.28, and outputted to the key signal output terminal 29 as a key signal.

本実施例においては、上述の如く、読み出しアドレス発
生器7は書き込みアドレス発生器6から書き込みアドレ
スを入力し、この書き込みアドレスをアフィン変換して
読み出しアドレスを生成する。そして、キー信号発生器
10は、この読み出しアドレスに基づいてキー信号を発
生し、背景付加器9はこのキー信号に基づいて背景を付
加する。
In this embodiment, as described above, the read address generator 7 receives the write address from the write address generator 6, performs affine transformation on this write address, and generates a read address. Then, the key signal generator 10 generates a key signal based on this read address, and the background adder 9 adds a background based on this key signal.

従って、画像の有効範囲は書き込みアドレスに影響され
ないため、映像信号の形状変換前の領域外に画像の有効
範囲を設定することができる。
Therefore, since the effective range of the image is not affected by the write address, it is possible to set the effective range of the image outside the area before the shape conversion of the video signal.

[発明の効果] 以上説明したように本発明によれば、キー信号発生器は
読み出しアドレス発生器が発生するメモリの読み出しア
ドレスのみを使用して形状変換後の内挿を含むキー信号
を発生するので、入力信号の2次元平面の領域に制限さ
れずに、映像信号の形状変換前の領域以外の領域に画像
の有効範囲を設定することができるという効果を奏する
[Effects of the Invention] As explained above, according to the present invention, the key signal generator generates a key signal including interpolation after shape conversion using only the memory read address generated by the read address generator. Therefore, the effective range of the image can be set to a region other than the region before shape conversion of the video signal without being limited to the region of the two-dimensional plane of the input signal.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例に係るテレビジョン用特殊効果
装置を示すブロック図、第2図は同じくそのキー信号発
生器の構成を示す回路図、第3図は従来のテレビジ8ン
用特殊効果装置を示すブロック図である。 1.31;映像信号入力端子、2.32;基準同期信号
入力端子、3,33;A/D変換器、4゜35;タイミ
ングパルス発生器、5.36.37;メモリ、8.38
;書き込みアドレス発生器、7.39;読み出しアドレ
ス発生器、8.40゜41;内挿器、9,42;背景付
加器、10,34;キー信号発生器、11,43;D/
A変換器、12.44;出力端子、21;読み出しアド
レス入力端子、22,23,24,25;比較切替回路
、 26゜ 27゜ 28;NAM回路、 29;キー 信号出力端子
FIG. 1 is a block diagram showing a special effects device for television according to an embodiment of the present invention, FIG. 2 is a circuit diagram showing the configuration of a key signal generator thereof, and FIG. FIG. 2 is a block diagram showing an effect device. 1.31; Video signal input terminal, 2.32; Reference synchronization signal input terminal, 3, 33; A/D converter, 4°35; Timing pulse generator, 5.36.37; Memory, 8.38
; Write address generator, 7.39; Read address generator, 8.40° 41; Interpolator, 9, 42; Background adder, 10, 34; Key signal generator, 11, 43; D/
A converter, 12.44; Output terminal, 21; Read address input terminal, 22, 23, 24, 25; Comparison switching circuit, 26° 27° 28; NAM circuit, 29; Key signal output terminal

Claims (2)

【特許請求の範囲】[Claims] (1)テレビジョン映像信号を入力して標本化及び量子
化を行なうA/D変換器と、基準同期信号を入力してタ
イミングパルスを発生するタイミングパルス発生器と、
前記タイミングパルスに基づいて書き込みアドレスを発
生する書き込みアドレス発生器と、前記書き込みアドレ
スを入力し前記A/D変換器の出力を蓄積するメモリと
、前記書き込みアドレスを入力しアフィン変換を行なっ
て読み出しアドレスを発生する読み出しアドレス発生器
と、前記メモリから読み出した信号の標本化点と標本化
点との間を内挿する内挿器と、前記読み出しアドレスに
基づいて画像の有効範囲を示すキー信号を発生するキー
信号発生器と、このキー信号に基づいて前記内挿器の出
力に背景を付加する背景付加器と、この背景付加器の出
力をD/A変換するD/A変換器とを有することを特徴
とするテレビジョン用特殊効果装置。
(1) An A/D converter that inputs a television video signal and performs sampling and quantization; a timing pulse generator that inputs a reference synchronization signal and generates a timing pulse;
a write address generator that generates a write address based on the timing pulse; a memory that inputs the write address and stores the output of the A/D converter; and a memory that inputs the write address and performs affine transformation to generate a read address. an interpolator that interpolates between sampling points of the signal read from the memory, and a key signal that indicates the effective range of the image based on the read address. It has a key signal generator that generates a key signal, a background adder that adds a background to the output of the interpolator based on the key signal, and a D/A converter that converts the output of the background adder from D/A. A special effects device for television, which is characterized by:
(2)前記キー信号発生器は、前記読み出しアドレス発
生器の出力と映像の有効範囲を示す固定値とを比較する
比較器と、この比較器の出力に基づいて特定の最小値、
特定の最大値及び前記読み出しアドレスの小数部のうち
のいずれか1つの値を出力する切替手段とを備えている
ことを特徴とする請求項1に記載のテレビジョン用特殊
効果装置。
(2) The key signal generator includes a comparator that compares the output of the read address generator with a fixed value indicating the effective range of the image, and a specific minimum value based on the output of the comparator.
2. The special effects apparatus for television according to claim 1, further comprising a switching means for outputting either one of a specific maximum value and a decimal part of the read address.
JP2261120A 1990-09-29 1990-09-29 Special effect device for television Expired - Lifetime JP2712804B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2261120A JP2712804B2 (en) 1990-09-29 1990-09-29 Special effect device for television

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2261120A JP2712804B2 (en) 1990-09-29 1990-09-29 Special effect device for television

Publications (2)

Publication Number Publication Date
JPH04138782A true JPH04138782A (en) 1992-05-13
JP2712804B2 JP2712804B2 (en) 1998-02-16

Family

ID=17357377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2261120A Expired - Lifetime JP2712804B2 (en) 1990-09-29 1990-09-29 Special effect device for television

Country Status (1)

Country Link
JP (1) JP2712804B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6113380A (en) * 1984-06-29 1986-01-21 Yokogawa Hokushin Electric Corp Coordinate conversion circuit
JPS63169880A (en) * 1987-01-07 1988-07-13 Nec Corp Special effect device for television video signal
JPS63189056A (en) * 1987-02-02 1988-08-04 Nec Corp Image synthesizing system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6113380A (en) * 1984-06-29 1986-01-21 Yokogawa Hokushin Electric Corp Coordinate conversion circuit
JPS63169880A (en) * 1987-01-07 1988-07-13 Nec Corp Special effect device for television video signal
JPS63189056A (en) * 1987-02-02 1988-08-04 Nec Corp Image synthesizing system

Also Published As

Publication number Publication date
JP2712804B2 (en) 1998-02-16

Similar Documents

Publication Publication Date Title
US5243433A (en) Digital image interpolation system for zoom and pan effects
US7424172B2 (en) Image processing method, image processing apparatus and image pickup apparatus and display apparatus suitable for the application of image processing method
JPH11191880A (en) Image converter, image conversion method, learning device and learning method
US4700232A (en) Interpolator for television special effects system
JPS59167194A (en) Registration correcting circuit of color television camera
US20090091585A1 (en) Screen enlargement/reduction device
JPH04138782A (en) Special effect device for television
JPH05176323A (en) Image distortion correction system
JPH0562867B2 (en)
JPS6316199Y2 (en)
JP2661343B2 (en) Image special effect device and address generating circuit for image special effect device
JPH08237521A (en) Flaw correcting circuit for solid-state image pickup element
JPS61184687A (en) Control system of multilevel image magnification and reduction
JPH07177407A (en) Image pickup device
JP3079612B2 (en) Video data processing apparatus and video data processing method
JPH1153530A (en) Image interpolating device
JP3063401B2 (en) Digital special effects generator for television signals.
JP3382969B2 (en) Automatic focusing method
JPH04343584A (en) Image data processor
JPH02109474A (en) Picture memory device
JPH0387603A (en) Image measuring device
JPH04876A (en) Device for giving special effect to picture
JPS6262355B2 (en)
JPH05236341A (en) Video signal processing system
JPH11341351A (en) Video magnification and reduction circuit