JPH07177407A - Image pickup device - Google Patents
Image pickup deviceInfo
- Publication number
- JPH07177407A JPH07177407A JP5316805A JP31680593A JPH07177407A JP H07177407 A JPH07177407 A JP H07177407A JP 5316805 A JP5316805 A JP 5316805A JP 31680593 A JP31680593 A JP 31680593A JP H07177407 A JPH07177407 A JP H07177407A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- edge
- magnification
- read
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000003384 imaging method Methods 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Details Of Television Scanning (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は電子ズーム機能を有する
カムコーダー等の撮像装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image pickup device such as a camcorder having an electronic zoom function.
【0002】[0002]
【従来の技術】従来撮像信号をフレームメモリに一度書
き込み、フレームメモリから読み出すタイミングを変化
させると共に、読み出した撮像信号に補間データを補う
ことにより、撮像した画像を電子的に拡大する電子ズー
ムが開発されている。2. Description of the Related Art A conventional electronic zoom has been developed in which an image pickup signal is once written in a frame memory, the timing of reading from the frame memory is changed, and the read image pickup signal is supplemented with interpolation data to electronically enlarge a taken image. Has been done.
【0003】[0003]
【発明が解決しようとしている課題】しかし撮像装置で
電子ズームを用いて画像を拡大した場合、サンプリング
周波数が低くなることにより、水平・垂直解像度が劣化
し、解像感の低い画像となる。解像感を高めるために
は、高精細CCD、高倍率レンズを搭載するという方法
があるが、これはコストが高く、容積が大きくなり実用
的でなかった。However, when the image is magnified by using the electronic zoom in the image pickup apparatus, the sampling frequency becomes low, so that the horizontal and vertical resolutions are deteriorated, and the image has a low resolution. In order to enhance the resolution, there is a method of mounting a high-definition CCD and a high-magnification lens, but this is not practical because the cost is high and the volume is large.
【0004】[0004]
【課題を解決するための手段】映像信号を書き込みアド
レスコントローラの指定するフレームメモリのアドレス
に書き込み、書き込むタイミングとは異なるタイミング
で読出しアドレスコントローラの指定するフレームメモ
リのアドレスからデータを読みだし、可変差分回路を含
むエッジ強調処理回路により前記映像信号による画像の
エッジ部を強調すると共に、拡大率に応じて差分幅を可
変し強調処理の特性を可変する。A video signal is written to an address of a frame memory designated by a write address controller, data is read from a frame memory address designated by a read address controller at a timing different from a write timing, and a variable difference is read. An edge enhancement processing circuit including a circuit enhances the edge portion of the image by the video signal, and changes the difference width according to the enlargement ratio to change the characteristics of the enhancement processing.
【0005】又、拡大率に応じて差分回路の入力データ
と2種の遅延データの重み付き和とから差分値を決定し
強調処理の特性を可変する。Further, the difference value is determined from the input data of the difference circuit and the weighted sum of the two kinds of delay data according to the enlargement ratio, and the characteristic of the emphasis process is changed.
【0006】又、拡大率に応じて強調処理の度合いを可
変することを特徴とする。Further, it is characterized in that the degree of emphasis processing is changed according to the enlargement ratio.
【0007】[0007]
【実施例】図1は本発明の実施例である。FIG. 1 shows an embodiment of the present invention.
【0008】1は撮像レンズ・絞り・フィルターを有す
るレンズ、2は撮像装置であるCCD、3はガンマ補正
・ローパスフィルター・クリップ回路を有する撮像信号
処理回路、4はADコンバータ(ADC)、5はフレー
ムメモリ、6は画像の画素間データを補間する補間回
路、7は画像のエッジ強調を行うエッジ強調処理回路、
8はDAコンバータ(DAC)、9はVTR等の撮像信
号を記録する記録回路である。10は5のフレームメモ
リの書き込みアドレスを指定する書き込みアドレスコン
トローラ、11はフレームメモリの読出しアドレスを指
定する読出しアドレスコントローラ、12はテレ・ワイ
ド切り替えスイッチ、13は倍率発生装置である。Reference numeral 1 is a lens having an image pickup lens, diaphragm and filter, 2 is a CCD as an image pickup device, 3 is an image pickup signal processing circuit having a gamma correction / low pass filter / clip circuit, 4 is an AD converter (ADC), and 5 is A frame memory, 6 is an interpolation circuit for interpolating data between pixels of an image, 7 is an edge enhancement processing circuit for performing edge enhancement of an image,
Reference numeral 8 is a DA converter (DAC), and 9 is a recording circuit for recording an image pickup signal of a VTR or the like. Reference numeral 10 is a write address controller for designating a write address of the frame memory 5, reference numeral 11 is a read address controller for designating a read address of the frame memory, 12 is a tele / wide changeover switch, and 13 is a magnification generator.
【0009】レンズ1から光学的に入力された映像は、
CCD2によって電気信号となる。撮像信号処理回路3
で信号処理されアナログ信号を出力する。この撮像信号
処理回路3の出力はADC4でAD変換され、書き込み
アドレスコントローラ10で指定されるフレームメモリ
5のアドレスに書き込まれる。次いで、テレ・ワイド切
り替えスイッチ12、倍率発生装置13により読出しア
ドレスコントローラ11を制御し、読出しアドレスコン
トローラ11により指定されるアドレスから読み出され
る。読み出されたデータは補間回路6で画素間データは
補間され、エッジ強調処理回路7でエッジの強調処理が
なされ、DAC8でDA変換され記録回路9によって記
録される。The image optically input from the lens 1 is
It becomes an electric signal by the CCD 2. Imaging signal processing circuit 3
The signal is processed by and an analog signal is output. The output of the image pickup signal processing circuit 3 is AD-converted by the ADC 4 and written to the address of the frame memory 5 designated by the write address controller 10. Next, the read / address switch 11 and the magnification generator 13 control the read address controller 11 to read from the address specified by the read address controller 11. Interpolated data is interpolated by the interpolating circuit 6 in the read data, edges are emphasized by the edge emphasizing processing circuit 7, DA converted by the DAC 8, and recorded by the recording circuit 9.
【0010】図2はエッジ強調処理回路7の詳細図であ
る。FIG. 2 is a detailed diagram of the edge enhancement processing circuit 7.
【0011】101は可変差分回路1、102は可変差
分回路2、103は補正量演算回路、104は加算器、
105はディレイ回路である。Reference numeral 101 is a variable difference circuit 1, 102 is a variable difference circuit 2, 103 is a correction amount calculation circuit, 104 is an adder,
Reference numeral 105 is a delay circuit.
【0012】図2において映像信号が入力されると、そ
のときの倍率信号に応じて、可変差分回路1(10
1)、可変差分回路2(102)で入力信号の2階差分
を計算することによりエッジを検出し、補正量演算回路
(103)で補正量を決定し、加算器(104)により
ディレイ回路(105)で出力タイミングを合わせた映
像信号に加算することでエッジ処理が行われる。When a video signal is input in FIG. 2, the variable difference circuit 1 (10) is supplied in accordance with the magnification signal at that time.
1), the variable difference circuit 2 (102) detects the edge by calculating the second difference of the input signal, the correction amount calculation circuit (103) determines the correction amount, and the adder (104) determines the delay circuit ( In step 105), edge processing is performed by adding the output signal to the video signal with the adjusted output timing.
【0013】図3は、可変差分回路1(101)の第1
の実施例である。FIG. 3 shows the first part of the variable difference circuit 1 (101).
It is an example of.
【0014】201〜4はレジスタ、205はコンパレ
ータ、206はデコーダ、207はセレクタ、208は
減算器である。Reference numerals 201 to 4 are registers, 205 is a comparator, 206 is a decoder, 207 is a selector, and 208 is a subtractor.
【0015】図3において、コンパレータ(205)、
デコーダ(206)において倍率信号は整数化され、映
像信号の遅延時間をセレクタ(207)により決定す
る。ついで、入力された映像信号との差分を計算する。
なお、図3は4倍の電子ズームを使用した場合の例であ
り、レジスタの段数は、ズームの倍率に応じて決定され
る。電子ズームによる倍率が高ければ、レジスタの段数
は増大し、倍率が低ければ、レジスタの段数は減少させ
ることができる。In FIG. 3, the comparator (205),
The magnification signal is converted into an integer in the decoder (206), and the delay time of the video signal is determined by the selector (207). Then, the difference from the input video signal is calculated.
Note that FIG. 3 shows an example in which a 4 × electronic zoom is used, and the number of stages in the register is determined according to the zoom magnification. If the electronic zoom has a high magnification, the number of register stages can be increased, and if the magnification is low, the number of register stages can be decreased.
【0016】図4は、差分回路1(101)の出力説明
図である。FIG. 4 is an explanatory diagram of the output of the difference circuit 1 (101).
【0017】現画像、2倍画像、その可変差分回路1出
力、4倍画像、その差可変分回路1出力であるが、2倍
の場合の可変差分回路1の出力値と、画像におけるその
部分の4倍の場合の可変差分回路1の出力値が等しくな
っている。また、差分回路2(102)においても同様
の手法を用いる。このようにして差分値を等しくすれ
ば、倍率が変化しても各エッジに対するエッジ補正量は
変わらない。The current image, doubled image, variable differential circuit 1 output thereof, quadruple image, difference variable circuit 1 output thereof, but the output value of the variable differential circuit 1 in the case of double and its part in the image The output values of the variable difference circuit 1 are four times the same. The same method is used in the difference circuit 2 (102). If the difference values are made equal in this way, the edge correction amount for each edge does not change even if the magnification changes.
【0018】図5は、補正量演算回路(103)の実施
例の詳細図である。FIG. 5 is a detailed diagram of an embodiment of the correction amount calculation circuit (103).
【0019】301はベースクリップ回路、302は出
力反転回路、303は補正係数発生装置1、304は乗
算器である。Reference numeral 301 is a base clip circuit, 302 is an output inverting circuit, 303 is a correction coefficient generator 1, and 304 is a multiplier.
【0020】補正量演算回路(103)には映像信号の
2階差分信号が入力される。前記入力信号をベースクリ
ップ回路(301)によりベースクリップし、出力反転
回路(302)により正負反転した信号を出力し、補正
係数発生装置(303)によって計算された補正係数と
乗算器(304)において掛け合わせ出力する。加算器
(104)において、補正量演算回路(103)出力を
映像信号に加えることによりエッジは強調される。The second-order difference signal of the video signal is input to the correction amount calculation circuit (103). In the multiplier (304), the input signal is base clipped by the base clip circuit (301), and the output inversion circuit (302) outputs a signal which is positive and negative inverted, and which is calculated by the correction coefficient generator (303). Multiply and output. In the adder (104), the edge is emphasized by adding the output of the correction amount calculation circuit (103) to the video signal.
【0021】図6は可変差分回路(101)の第2の実
施例である。FIG. 6 shows a second embodiment of the variable difference circuit (101).
【0022】図3と同様に説明には4倍拡大の回路を用
いる。図6において、401〜4はレジスタ、405・
406はセレクタ、407・408は乗算器、409は
加算器、410は減算器、411は係数・切替え信号発
生装置である。As in the case of FIG. 3, a 4 × magnifying circuit is used for the description. In FIG. 6, reference numerals 401 to 4 denote registers, and 405 ...
406 is a selector, 407 and 408 are multipliers, 409 is an adder, 410 is a subtractor, and 411 is a coefficient / switching signal generator.
【0023】図7は、係数・切替え信号発生装置(41
1)の詳細図である。FIG. 7 shows a coefficient / switching signal generator (41
It is a detailed view of 1).
【0024】図7において、501はコンパレータ、5
02はデコーダ、503、504は減算器である。In FIG. 7, 501 is a comparator, 5
Reference numeral 02 is a decoder, and 503 and 504 are subtractors.
【0025】図7では倍率信号が入力されると、コンパ
レータ(501)、デコーダ(502)において整数化
されたものを切替え信号とし、減算器(503)により
倍率信号とデコーダ(502)出力との差により係数k
2を出力し、1と減算器(503)出力との差を減算器
(504)から計算することにより係数k1を出力す
る。In FIG. 7, when a magnification signal is input, the comparator (501) and the decoder (502) use an integer signal as a switching signal, and a subtractor (503) outputs the magnification signal and the decoder (502) output. Coefficient k due to the difference
2 is output, and the difference between 1 and the output of the subtractor (503) is calculated from the subtractor (504), and the coefficient k1 is output.
【0026】図8は係数k1、k2、切替え信号の説明
図である。FIG. 8 is an explanatory diagram of the coefficients k1 and k2 and the switching signal.
【0027】倍率信号が1〜4の範囲内で変化したと
き、差分幅に応じた切替え信号が決定される。倍率信号
が増大すれば、係数k2は0〜1の範囲で増大し、切替
え信号が変化すると係数k2は0にセットされる。反対
に、係数k1は倍率信号が増大すると、1〜0の範囲で
減少し、切替え信号が変化すると係数k1は1にセット
される。When the magnification signal changes within the range of 1 to 4, the switching signal according to the difference width is determined. When the magnification signal increases, the coefficient k2 increases in the range of 0 to 1, and when the switching signal changes, the coefficient k2 is set to 0. On the contrary, the coefficient k1 decreases in the range of 1 to 0 when the magnification signal increases, and the coefficient k1 is set to 1 when the switching signal changes.
【0028】図9は、本発明の第3の実施例であり、エ
ッジ強調回路7の詳細図である。FIG. 9 is a detailed diagram of the edge emphasizing circuit 7 according to the third embodiment of the present invention.
【0029】601は101と同様な可変差分回路1、
602は102と同様な可変差分回路2、603はベー
スクリップ回路、604は出力反転回路、605は倍率
信号を入力に持つ補正係数発生回路2であり、606は
乗算器、607は加算器である。Reference numeral 601 denotes a variable difference circuit 1 similar to 101,
602 is a variable difference circuit 2 similar to 102, 603 is a base clip circuit, 604 is an output inverting circuit, 605 is a correction coefficient generating circuit 2 having a magnification signal as an input, 606 is a multiplier, and 607 is an adder. .
【0030】図9では、本発明の実施例1、2等の方法
で2階差分を計算した後、ベースクリップ回路(60
3)によりベースクリップし、出力反転回路(604)
により正負反転した出力に、倍率信号に応じて可変であ
る補正係数発生装置(605)の出力を乗算器(60
6)によって掛け合わせ、入力映像信号に加算器(60
7)で加えることにより、エッジ補正信号が出力され
る。例えば、倍率信号の増大に応じて、補正係数発生装
置2(605)で出力される補正係数が増大するように
設定すれば、電子ズームによって高倍率画像を得た場合
の解像感の劣化した画像に対して、協力なエッジ補正を
することが可能となる。In FIG. 9, after calculating the second-order difference by the method of the first and second embodiments of the present invention, the base clip circuit (60
3) Base clip and output inversion circuit (604)
The output of the correction coefficient generator (605), which is variable according to the magnification signal, is added to the output inverted by the multiplier (60).
6) and the input video signal is multiplied by an adder (60
By adding in 7), an edge correction signal is output. For example, if the correction coefficient output from the correction coefficient generator 2 (605) is set to increase in response to an increase in the magnification signal, the resolution of a high-magnification image obtained by electronic zoom deteriorates. It is possible to perform cooperative edge correction on the image.
【0031】[0031]
【発明の効果】以上説明したように本発明によれば、従
来の撮像装置で電子ズームにより拡大された画像に比べ
て、高精細CCDを搭載することなく、画像の劣化の少
ない高品質な撮像信号が得られるので、低コスト高性能
な撮像装置が実現できる。As described above, according to the present invention, compared to an image magnified by electronic zoom in a conventional image pickup apparatus, a high-quality image with less deterioration of the image can be provided without mounting a high-definition CCD. Since a signal is obtained, a low-cost and high-performance imaging device can be realized.
【図1】本発明の実施例を示す図。FIG. 1 is a diagram showing an embodiment of the present invention.
【図2】本発明の実施例中、エッジ強調処理回路7の詳
細図。FIG. 2 is a detailed diagram of an edge enhancement processing circuit 7 in the embodiment of the present invention.
【図3】エッジ強調処理回路7中、可変差分回路1(1
01)の第1の実施例を示す図。FIG. 3 shows a variable difference circuit 1 (1
The figure which shows the 1st Example of (01).
【図4】図3の動作説明図。FIG. 4 is an operation explanatory diagram of FIG. 3;
【図5】エッジ強調処理回路7中、補正量演算回路(1
04)の詳細図。FIG. 5 shows a correction amount calculation circuit (1
Detailed view of 04).
【図6】エッジ強調処理回路7中、可変差分回路1(1
01)の第2の実施例を示す図。FIG. 6 shows a variable difference circuit 1 (1
The figure which shows the 2nd Example of (01).
【図7】図6中の係数・切替え信号発生装置(411)
の詳細図。7 is a coefficient / switching signal generator (411) in FIG. 6;
Detailed view of.
【図8】図7の係数k1、k2、切替え信号の動作説明
図。FIG. 8 is an operation explanatory diagram of the coefficients k1 and k2 and the switching signal of FIG.
【図9】第3の実施例(エッジ強調回路7)の詳細図。FIG. 9 is a detailed diagram of a third embodiment (edge emphasis circuit 7).
Claims (1)
ラの指定するフレームメモリのアドレスに書き込み、書
き込むタイミングとは異なるタイミングで読出しアドレ
スコントローラの指定するフレームメモリのアドレスか
らデータを読みだす拡大手段、前記映像信号による画像
のエッジ部を強調する為の可変差分手段を含むエッジ強
調処理回路、拡大手段による画像拡大率に応じて前記可
変差分手段の差分幅を可変し強調処理の特性を可変する
制御手段、を有する撮像装置。1. An enlarging means for writing a video signal to an address of a frame memory designated by a write address controller, and reading data from an address of a frame memory designated by a read address controller at a timing different from the timing of writing, by the video signal. An edge emphasis processing circuit including a variable difference means for emphasizing an edge portion of an image, and a control means for changing the difference width of the variable difference means according to the image enlargement ratio by the enlargement means and changing the characteristic of the emphasis processing. Imaging device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5316805A JPH07177407A (en) | 1993-12-16 | 1993-12-16 | Image pickup device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5316805A JPH07177407A (en) | 1993-12-16 | 1993-12-16 | Image pickup device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07177407A true JPH07177407A (en) | 1995-07-14 |
Family
ID=18081123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5316805A Withdrawn JPH07177407A (en) | 1993-12-16 | 1993-12-16 | Image pickup device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07177407A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008236799A (en) * | 2008-06-17 | 2008-10-02 | Canon Inc | Imaging apparatus and its control method |
US7468749B2 (en) * | 2003-03-19 | 2008-12-23 | Sony Corporation | Image taking apparatus, and a method of controlling an edge enhancing level of an original image signal |
US7602425B2 (en) | 2003-03-04 | 2009-10-13 | Canon Kabushiki Kaisha | Signal processing apparatus and image data generation apparatus with electronic reduction and enlargement signal processing capabilities |
JP2014511071A (en) * | 2011-03-16 | 2014-05-01 | クゥアルコム・インコーポレイテッド | Generate a zoomed image |
-
1993
- 1993-12-16 JP JP5316805A patent/JPH07177407A/en not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7602425B2 (en) | 2003-03-04 | 2009-10-13 | Canon Kabushiki Kaisha | Signal processing apparatus and image data generation apparatus with electronic reduction and enlargement signal processing capabilities |
US8350944B2 (en) | 2003-03-04 | 2013-01-08 | Canon Kabushiki Kaisha | Signal processing apparatus and image data generation apparatus with electronic reduction and enlargement signal processing capabilities |
US7468749B2 (en) * | 2003-03-19 | 2008-12-23 | Sony Corporation | Image taking apparatus, and a method of controlling an edge enhancing level of an original image signal |
JP2008236799A (en) * | 2008-06-17 | 2008-10-02 | Canon Inc | Imaging apparatus and its control method |
JP2014511071A (en) * | 2011-03-16 | 2014-05-01 | クゥアルコム・インコーポレイテッド | Generate a zoomed image |
US9325905B2 (en) | 2011-03-16 | 2016-04-26 | Qualcomm Incorporated | Generating a zoomed image |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5459520A (en) | Electronic camera with over-sampling filter and method for over-sampling and interpolating electronic camera image data | |
US8072511B2 (en) | Noise reduction processing apparatus, noise reduction processing method, and image sensing apparatus | |
JP4249272B2 (en) | High resolution electronic video enlargement apparatus and method | |
JPH06261238A (en) | Image pickup device | |
US20010043760A1 (en) | Image interpolation apparatus | |
JPH07212652A (en) | Video special effect device | |
JPH07177407A (en) | Image pickup device | |
JP2956527B2 (en) | Video device with image memory function | |
JP3035992B2 (en) | Video signal processing device | |
KR20060006062A (en) | Combined sampling rate conversion and gain-controlled filtering | |
US20090046176A1 (en) | Video signal processing apparatus | |
JPH07177531A (en) | Image pickup device | |
JPH0993486A (en) | Digital image processing unit | |
JP2002101296A (en) | Image processing method and image processor | |
JP3288776B2 (en) | Imaging device | |
JPH07170461A (en) | Image pickup device | |
JPH0767025A (en) | Video processor | |
JP3684588B2 (en) | Video signal processing device | |
JPH11168653A (en) | Contour compensation system | |
JPH1153530A (en) | Image interpolating device | |
JPH1153531A (en) | Image pickup device | |
JP3782510B2 (en) | Image processing device | |
JPH07177408A (en) | Signal processor | |
JP3435732B2 (en) | Video signal filtering method and video special effect device using the same | |
JP3352116B2 (en) | Image processing device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |