JP3035992B2 - Video signal processing device - Google Patents

Video signal processing device

Info

Publication number
JP3035992B2
JP3035992B2 JP2171705A JP17170590A JP3035992B2 JP 3035992 B2 JP3035992 B2 JP 3035992B2 JP 2171705 A JP2171705 A JP 2171705A JP 17170590 A JP17170590 A JP 17170590A JP 3035992 B2 JP3035992 B2 JP 3035992B2
Authority
JP
Japan
Prior art keywords
lens
amount
distortion
displacement
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2171705A
Other languages
Japanese (ja)
Other versions
JPH0461570A (en
Inventor
清一郎 岩瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=15928152&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3035992(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2171705A priority Critical patent/JP3035992B2/en
Publication of JPH0461570A publication Critical patent/JPH0461570A/en
Application granted granted Critical
Publication of JP3035992B2 publication Critical patent/JP3035992B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、固体撮像装置の光学的図形歪補正に好適
な映像信号処理装置に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video signal processing device suitable for correcting an optical graphic distortion of a solid-state imaging device.

[発明の概要] この発明は、固体撮像装置の映像信号処理装置におい
て、レンズの図形歪情報に基づき、デジタル信号処理
(標本化格子変換処理)技法を用いて、図形歪がある光
学像の各画素を、それぞれの歪ベクトルと同大逆方向
に、または、それぞれの歪ベクトルが同率となるよう
に、等価的に変位させて、本来の無歪像の各画素を等価
的に形成することにより、レンズによる光学的図形歪
を、小さい回路規模で、比較的容易に補正することがで
きるようにしたものである。
[Summary of the Invention] The present invention relates to a video signal processing apparatus for a solid-state imaging device, which uses a digital signal processing (sampling grid conversion processing) technique based on graphic distortion information of a lens to form each optical image having graphic distortion. By equivalently displacing the pixels in the same direction as the respective distortion vectors, or in such a manner that the respective distortion vectors have the same ratio, the respective pixels of the original distortion-free image are equivalently formed. The optical graphic distortion caused by the lens can be corrected relatively easily with a small circuit scale.

[従来の技術] 周知のように、光学レンズには収差があるため、例え
ば、方形格子の光学像には、レンズの収差によって、第
6図A,Bに示すような糸巻形ないし樽形の図形歪が生ず
る。また、ズームレンズの場合、第7図に示すように、
焦点距離の変化に伴って歪の方向が変動し、同一のレン
ズであっても、その図形歪が、例えば樽形から糸巻形ま
で変化する。
[Prior Art] As is well known, since an optical lens has aberration, for example, an optical image of a square lattice has a pincushion or barrel shape as shown in FIGS. 6A and 6B due to the aberration of the lens. Graphic distortion occurs. In the case of a zoom lens, as shown in FIG.
The direction of the distortion changes with a change in the focal length, and even with the same lens, the figure distortion changes from, for example, a barrel shape to a pincushion shape.

従来、撮像管式テレビジョンカメラでは、偏向磁界ま
たは偏向磁界を発生させるための電流または電圧を制御
して、光学的図形歪を電気的に補正していた。
2. Description of the Related Art Conventionally, in an image pickup tube television camera, optical graphic distortion has been electrically corrected by controlling a deflection magnetic field or a current or a voltage for generating a deflection magnetic field.

[発明が解決しようとする課題] ところが、例えばCCDのような固体撮像素子を用いた
テレビジョンカメラでは、撮像素子上の各画素が整列固
定されており、電子ビームのような可動部がないため、
前述の撮像管式カメラのように、比較的容易に図形歪を
補正することができないという問題があった。
[Problems to be Solved by the Invention] However, in a television camera using a solid-state imaging device such as a CCD, each pixel on the imaging device is aligned and fixed, and there is no movable portion such as an electron beam. ,
There is a problem that the graphic distortion cannot be corrected relatively easily as in the case of the above-mentioned image pickup tube camera.

もっとも、レンズの図形歪は、前出第7図に示すよう
に、レンズの各使用条件に応じて特定することができる
ので、原理的には、例えば、フレームメモリを用意し、
固体撮像素子の各画素からの映像データを、レンズの使
用条件毎の図形歪に応じて、アドレスをずらしてフレー
ムメモリに書き込むことにより、メモリ上で図形歪を補
正することが考えられる。
However, since the figure distortion of the lens can be specified according to each use condition of the lens as shown in FIG. 7, in principle, for example, a frame memory is prepared,
It is conceivable to correct the graphic distortion on the memory by writing the video data from each pixel of the solid-state imaging device to the frame memory by shifting the address according to the graphic distortion for each lens use condition.

しかしながら、この場合は、具体回路の規模が非現実
的に膨大になるという問題があった。
However, in this case, there is a problem that the scale of the specific circuit becomes unrealistically enormous.

かかる点に鑑み、この発明の目的は、回路規模が小さ
く、比較的容易に光学的図形歪を補正することができる
映像信号処理装置を提供するところにある。
In view of the foregoing, it is an object of the present invention to provide a video signal processing apparatus which has a small circuit scale and can relatively easily correct optical figure distortion.

[課題を解決するための手段] この発明の映像信号処理装置は、被写体の光学像がレ
ンズを介して感光面に結像された固体撮像素子からの映
像信号を処理する映像信号処理装置であって、上記映像
信号をデジタル信号に変換するアナログデジタル変換器
とこのアナログデジタル変換器の出力を受けるデジタル
フィルターからなる2次元補間演算回路と、この2次元
補間演算回路の出力を受ける画像メモリと、上記レンズ
の歪み量に基づいて上記2次元補間演算回路に補間のた
めの係数を与える補正量メモリとからなる標本化格子変
換手段を備え、この標本化格子変換手段は、上記レンズ
の歪み量を示す情報に基づいて変位量を制御するととも
に、変換時の上記標本化格子の変位量が上記撮像素子の
整数画素分の変位であるときは上記画像メモリのアドレ
スを制御し、1画素分より小さい変位量のときは上記デ
ジタルフィルターの補間処理によって制御するものであ
る。
[Means for Solving the Problems] A video signal processing apparatus according to the present invention is a video signal processing apparatus for processing a video signal from a solid-state imaging device in which an optical image of a subject is formed on a photosensitive surface via a lens. A two-dimensional interpolation operation circuit comprising an analog-to-digital converter for converting the video signal into a digital signal, a digital filter receiving the output of the analog-to-digital converter, an image memory receiving the output of the two-dimensional interpolation operation circuit, And a correction amount memory for providing a coefficient for interpolation to the two-dimensional interpolation calculating circuit based on the distortion amount of the lens. The sampling lattice conversion unit determines the distortion amount of the lens. The amount of displacement is controlled based on the information shown, and when the amount of displacement of the sampling grid at the time of conversion is a displacement of an integer number of pixels of the imaging device, the image memo is stored. When the displacement is smaller than one pixel, it is controlled by the interpolation processing of the digital filter.

また、この発明のビデオカメラは、被写体の光学像が
レンズを介して感光面に結像された固体撮像素子からの
映像信号を処理するビテオカメラにおいて、上記映像信
号をデジタル信号に変換するアナログデジタル変換器と
このアナログデジタル変換器の出力を受けるデジタルフ
ィルターからなる2次元補間演算回路と、この2次元補
間演算回路の出力を受ける画像メモリと、上記レンズの
歪み量に基づいて上記2次元補間演算回路に補間のため
に係数を与える補正量レンズとからなる標本化格子変換
手段を備え、この標本化格子変換手段は、上記レンズの
歪み量を示す情報に基づいて変位量を制御するととも
に、該制御は変換時の上記標本化格子の変位量が上記撮
像素子の整数画素分の変位であるときは上記画像メモリ
のアドレスを制御し、1画素分より小さい変位量のとき
は上記デジタルフィルターの補間処理によって制御し
て、上記固体撮像素子からの映像信号を補正するもので
ある。
In a video camera for processing a video signal from a solid-state imaging device in which an optical image of a subject is formed on a photosensitive surface via a lens, an analog-to-digital conversion for converting the video signal into a digital signal is provided. Two-dimensional interpolation operation circuit comprising a device and a digital filter receiving the output of the analog-digital converter, an image memory receiving the output of the two-dimensional interpolation operation circuit, and the two-dimensional interpolation operation circuit based on the distortion amount of the lens And a correction amount lens for giving a coefficient for interpolation to the lens. The sampling grid conversion means controls the amount of displacement based on information indicating the amount of distortion of the lens, and controls the displacement. When the amount of displacement of the sampling grid at the time of conversion is the displacement of the integer number of pixels of the image sensor, controls the address of the image memory, When the pixels smaller displacement is controlled by the interpolation process of the digital filter, and corrects the video signal from the solid-state imaging device.

[作用] かかる構成によれば、小さな回路規模で、比較的容易
に光学的図形歪が補正される。
[Operation] According to such a configuration, optical figure distortion is corrected relatively easily with a small circuit scale.

[実施例] 以下、第1図〜第5図を参照しながら、この発明によ
る映像信号処理装置の一実施例について説明する。
[Embodiment] An embodiment of a video signal processing apparatus according to the present invention will be described below with reference to FIGS.

この発明の一実施例の構成を第1図に示し、その要部
の構成を第2図及び第3図に示す。
FIG. 1 shows the configuration of an embodiment of the present invention, and FIGS. 2 and 3 show the configuration of the main part thereof.

第1図において、(11)はズームレンズ、(12)は例
えばCCDのような固体撮像素子であって、ズームレンズ
(11)を介して、被写体(11)の光学像が撮像素子(1
2)の感光面上に結ばれる。
In FIG. 1, (11) is a zoom lens, and (12) is a solid-state image sensor such as a CCD, for example, and an optical image of a subject (11) is transferred to the image sensor (1) through the zoom lens (11).
It is tied on the photosensitive surface of 2).

(20)は標本化格子変換手段であって、補間演算用の
2次元デジタルフィルタ(21)と画像データメモリ(2
2)とを含み、撮像素子(12)の出力は、A−D変換器
(23)とバッファメモリ(24)とを経て、デジタルフィ
ルタ(21)に供給され、デジタルフィルタ(21)の出力
が画像データメモリ(22)に書き込まれる。(25)はア
ドレス信号発生回路であって、カウンタ(25c)を含
み、この信号発生回路(25)からのアドレス信号によ
り、画像データメモリ(22)の書き込みと読み出しが制
御される。メモリ(22)から読み出された画像データ
が、D−A変換器(26)を経て、端子OUTに導出され
る。
(20) is a sampling grid conversion means, which is a two-dimensional digital filter (21) for interpolation calculation and an image data memory (2).
2), the output of the image sensor (12) is supplied to a digital filter (21) through an AD converter (23) and a buffer memory (24), and the output of the digital filter (21) is The data is written to the image data memory (22). An address signal generating circuit (25) includes a counter (25c). Writing and reading of the image data memory (22) are controlled by an address signal from the signal generating circuit (25). The image data read from the memory (22) is led to a terminal OUT via a DA converter (26).

(27)はシステム制御回路であって、補正量メモリ
(28)と接続され、ズームレンズ(11)からのレンズ情
報が供給される。メモリ(28)には、レンズの使用条件
毎に、画面の各部について予め定まる補正量(ベクト
ル)が格納され、これに基づく制御信号が、制御回路
(27)から2次元デジタルフィルタ(21),バッファメ
モリ(24)及びアドレス信号発生回路(25)にそれぞれ
供給される。
(27) is a system control circuit, which is connected to the correction amount memory (28) and supplies lens information from the zoom lens (11). The memory (28) stores a correction amount (vector) predetermined for each part of the screen for each lens use condition, and a control signal based on the correction amount is transmitted from the control circuit (27) to the two-dimensional digital filter (21), The signals are supplied to the buffer memory (24) and the address signal generation circuit (25), respectively.

一般に、補間演算では、y=(sin x)/xの形の補間
関数の使用が理想的であるが、 y=ax3+bx2+cx+d の形の3次畳み込み関数を使用した場合、2次元デジタ
ルフィルタは、4タップ×4タップのFIRフィルタの規
模で構成することができる。
Generally, in the interpolation operation, it is ideal to use an interpolation function of the form y = (sin x) / x. However, when a cubic convolution function of the form y = ax 3 + bx 2 + cx + d is used, two-dimensional digital The filter can be configured on the scale of a 4 tap × 4 tap FIR filter.

mタップ×nタップのFIRフィルタの演算をする場
合、2次元デジタルフィルタは第2図に示すように構成
され、最小規模で2タップ×2タップのFIRフィルタの
演算をする場合は、第3図に示すように構成される。
When calculating an m-tap × n-tap FIR filter, the two-dimensional digital filter is configured as shown in FIG. 2. When calculating a 2-tap × 2-tap FIR filter with a minimum scale, FIG. It is configured as shown in FIG.

第2図において、(30)は2次元デジタルフィルタで
あって、1ライン周期(H)の遅延時間を有するライン
遅延線(31)と、積和演算回路(41)とから構成され、
入力端子(30i)にm−1個のライン遅延線(31a),
(31b)‥‥(31m−1)が逆順に縦続接続されて、その
出力端,各接続中点及び入力端にm個の演算回路(41
a),(41b)‥‥(41m)がそれぞれ接続される。各積
和演算回路(41a)〜(41m)は、有限インパルス応答
(FIR)型のn次トランスバーサルフィルタ構成とされ
る。
In FIG. 2, reference numeral (30) denotes a two-dimensional digital filter, which comprises a line delay line (31) having a delay time of one line period (H) and a product-sum operation circuit (41);
The input terminal (30i) has m-1 line delay lines (31a),
(31b) ‥‥ (31m−1) are cascaded in reverse order, and m arithmetic circuits (41
a), (41b) ‥‥ (41m) are connected respectively. Each of the product-sum operation circuits (41a) to (41m) has a finite impulse response (FIR) type n-order transversal filter configuration.

即ち、1番目の積和演算回路(41a)では、それぞれ
1データ周期の遅延時間を有するn−1個の単位遅延器
(42a),(42b)‥‥(42n−1)が逆順に縦続接続さ
れて、その出力端,各接続中点及び入力端にn個の乗算
器(43a)〜(43n)がそれぞれ接続される。乗算器(43
a)〜(43n)にはそれぞれ係数メモリ(44a)〜(44n)
が接続され、乗算器(43a)〜(43n)の出力が加算器
(45)に接続される。2番目〜m−1番目の積和演算回
路(41b)〜(41m−1)も同様に構成される。m番目の
積和演算回路(41m)も1番目の積和演算回路(41a)と
同様構成であるが、説明の都合上、各対応部分の符号に
それぞれ「4」を加え、単位遅延器,乗算器,係数メモ
リ,加算器をそれぞれ(46),(47),(48),(49)
とする。
That is, in the first product-sum operation circuit (41a), n-1 unit delay units (42a), (42b) ‥‥ (42n-1) each having a delay time of one data period are cascaded in reverse order. Then, n multipliers (43a) to (43n) are connected to the output terminal, each connection midpoint, and the input terminal, respectively. Multiplier (43
a) to (43n) have coefficient memories (44a) to (44n) respectively
Are connected, and the outputs of the multipliers (43a) to (43n) are connected to the adder (45). The second to (m-1) th product-sum operation circuits (41b) to (41m-1) are similarly configured. The m-th product-sum operation circuit (41m) has the same configuration as that of the first product-sum operation circuit (41a), but for convenience of explanation, “4” is added to the sign of each corresponding part, and the unit delay unit, Multipliers, coefficient memories, and adders are (46), (47), (48), and (49), respectively.
And

各積和演算回路(41a)〜(41m)の係数メモリ(44
a)〜(48n)には、制御端子(30c)を介して、システ
ム制御回路(27)からの制御信号が供給され、各積和演
算回路(41a)〜(41m)の出力は加算器(49)を経て出
力端子(30o)に導出される。
The coefficient memory (44) of each product-sum operation circuit (41a) to (41m)
a) to (48n) are supplied with control signals from the system control circuit (27) via control terminals (30c), and the outputs of the product-sum operation circuits (41a) to (41m) are added to adders ( It is led to the output terminal (30o) via 49).

また、上述の2次元デジタルフィルタの構成を最小規
模にすると、第3図に示すようになるが、基本的には同
一のものであるから、第3図において第2図と対応する
部分に同一の符号を付けて重複説明を省略する。
When the configuration of the two-dimensional digital filter is minimized, the configuration shown in FIG. 3 is obtained. However, since the configuration is basically the same, the same components as those shown in FIG. And a duplicate description is omitted.

次に、第4図及び第5図を参照しながら、この発明の
一実施例の基本動作について説明する。
Next, the basic operation of one embodiment of the present invention will be described with reference to FIGS.

撮像素子(12)の画素数は、例えば720×525のように
膨大であるが、簡単のために、第4図では、縦・横とも
5本の標本化格子で代表され、このうち、中央の縦線・
横線がレンズの光軸と交差するようにされる。
The number of pixels of the image pickup device (12) is enormous, for example, 720 × 525, but for simplicity, in FIG. 4, both the vertical and horizontal sampling grids are represented by five sampling grids. Vertical line
The horizontal line is made to intersect the optical axis of the lens.

レンズによる図形歪が正方向の場合、方形格子(被写
体)(1)の光学像(2)は、第4図Aに実線で示すよ
うな糸巻き形になって、鎖線で示した撮像素子の感光面
(12s)上に結ばれる。この場合、光学像(2)の各格
子点Pijは、細線で示すような無歪像(3)(同図B参
照)の対応する格子点Qijよりも外方向に位置する。ま
た、各格子点Pijの歪はベクトルDijで表される。
When the figure distortion by the lens is in the positive direction, the optical image (2) of the square lattice (subject) (1) becomes a pincushion shape as shown by a solid line in FIG. Tied on the plane (12s). In this case, each grid point Pij of the optical image (2) is located outside of the corresponding grid point Qij of the distortion-free image (3) (see FIG. B) as shown by a thin line. The distortion of each grid point Pij is represented by a vector Dij.

この実施例においては、デジタル信号処理技法を用い
て、歪がある光学像(2)の格子点Pijに代表される各
画素を歪ベクトルDijと同大逆方向に等価的に変位させ
ることにより、対応する格子点Qijに代表される本来の
無歪像(3)を等価的に形成している。即ち、標本化格
子の変換処理を行うことにより、レンズによる図形歪を
補正している。
In this embodiment, each pixel represented by the lattice point Pij of the distorted optical image (2) is equivalently displaced in a direction substantially the same as the distortion vector Dij by using a digital signal processing technique. An original distortion-free image (3) represented by the corresponding lattice point Qij is equivalently formed. That is, by performing the conversion processing of the sampling grid, the figure distortion due to the lens is corrected.

観点を変えれば、この図形歪補正は、第4図Cに細線
で示すように、撮像素子の感光面(12s)上で水平方向
に整列配置さた各画素を、例えば、歪補正ベクトルCij
だけ変位させて、等価的に、樽形感光面を形成すること
になる。
From another point of view, this graphic distortion correction is performed by, as shown by a thin line in FIG. 4C, pixels arranged in a horizontal direction on the photosensitive surface (12s) of the image sensor, for example, by a distortion correction vector Cij.
And a barrel-shaped photosensitive surface is equivalently formed.

固体撮像素子(12)の画素は第4図Aに鎖線で示した
感光面(12s)上に整列配置されており、水平走査によ
り、各画素からの映像データが順次出力される。
The pixels of the solid-state imaging device (12) are arranged on the photosensitive surface (12s) indicated by a chain line in FIG. 4A, and video data from each pixel is sequentially output by horizontal scanning.

一方、画像データメモリ(22)には、本来あるべき
姿、即ち、無歪像(3)の画素位置に対応するアドレス
が付与されて、上述のような水平走査映像データが第4
図Cの歪補正ベクトルCij分だけずれたアドレスに書き
込まれる。これにより、データメモリ(22)上では、図
形歪を補正された画像が得られる。そして、メモリ(2
2)のアドレスの昇順に、この画像データを読み出し
て、本来の無歪の画像を得ることができる。
On the other hand, the image data memory (22) is given an address corresponding to the pixel position of the original image, that is, the pixel position of the undistorted image (3).
It is written to the address shifted by the distortion correction vector Cij in FIG. As a result, on the data memory (22), an image with figure distortion corrected can be obtained. And the memory (2
This image data is read out in ascending order of the address in 2), and an original distortion-free image can be obtained.

上述のように、単にアドレスをずらして画像メモリに
書き込むだけでは、重複ないし欠落により、画素に粗密
が生じて、再生画像のミクロの直線性が劣化するため、
この実施例では、撮像素子(12)の整数画素分の変位
は、画像メモリ(22)のアドレス処理によって制御する
と共に、1画素分より小さい変位については、メモリ
(28)に格納された補正量に基づき、デジタルフィルタ
(21)の補間演算処理によって制御するようにしてい
る。
As described above, simply writing addresses to the image memory while shifting the addresses causes unevenness in pixels due to duplication or omission, thereby deteriorating the micro linearity of the reproduced image.
In this embodiment, displacement of an integer number of pixels of the image sensor (12) is controlled by address processing of an image memory (22). For displacements smaller than one pixel, a correction amount stored in a memory (28) is used. Is controlled by the interpolation operation of the digital filter (21).

光学像(2)を縮小する場合は標本化周波数を上昇さ
せることになり、逆に、光学像(2)を拡大する場合は
標本化周波数を下降させることになる。
When the optical image (2) is reduced, the sampling frequency is increased. Conversely, when the optical image (2) is enlarged, the sampling frequency is decreased.

標本化周波数を上昇させる変換の場合、第5図に実線
で示した変換前の広間隔の標本化格子X,Yの一群の標本
点Pの画素データを用い、適宜の重み付け、即ち、補間
演算によって、同図に破線で示した変換後の狭間隔の標
本化格子U,Vの中央部の1個の標本点Qの画素データを
求めることになる。
In the case of the conversion for increasing the sampling frequency, pixel data of a group of sample points P of a group of widely-spaced sampling grids X and Y before conversion shown by a solid line in FIG. As a result, the pixel data of one sample point Q at the center of the converted narrow sampling grids U and V shown by the broken line in FIG.

なお、第5図に実線で示した広間隔の標本化格子Xi,X
j,Xk‥‥;Yi,Yj,Yk‥‥がつくる四角の頂点の4個の標
本点Pに囲まれた領域内に、破線で示した狭間隔の標本
化格子Ui,Uj,Uk,U1‥‥;Vi,Vj,Vk,V1‥‥の標本点Qが
複数個存在する場合があるが、この場合は、A−D変換
器(23)からの後続画像データがバッファメモリ(24)
に一時的に格納されて複数の補間演算がなされる。
Note that the wide-spaced sampling grids Xi, X shown by solid lines in FIG.
j, Xk ‥‥; Yi, Yj, Yk ‥‥, within a region surrounded by four sampling points P at the vertices of a square, narrow sampling grids Ui, Uj, Uk, U1 indicated by broken lines There may be a plurality of sample points Q of {; Vi, Vj, Vk, V1}. In this case, the subsequent image data from the A / D converter (23) is stored in the buffer memory (24).
And a plurality of interpolation calculations are performed.

また、前出第7図から明らかなように、この実施例で
は、拡大・縮小の比率がたかだか10%であるから、第5
図に示すように、変換前後の標本化格子は、局部的に見
て、いずれも等間隔で直交していると近似することがで
きる。
In addition, as is apparent from FIG. 7 described above, in this embodiment, the ratio of enlargement / reduction is at most 10%.
As shown in the drawing, the sampling grids before and after the conversion can be approximated as being locally orthogonal at equal intervals, when viewed locally.

具体的には、第2図または第3図に示すような2次元
デジタルフィルタ(30)において、補間演算が行われ
る。
Specifically, an interpolation operation is performed in a two-dimensional digital filter (30) as shown in FIG. 2 or FIG.

即ち、第2図において、入力端子(30i)からの画像
データが、m番目の積和演算回路(41m)に直接に供給
されると同時に、ライン遅延線(31m−1)〜(31a)を
介して、積和演算回路(41m−1)〜(41a)に供給され
る。これにより、適宜の時点で、撮像素子(12)のi番
目のラインのn個の画素のデータが1番目の演算回路
(41a)の各乗算器(43a)〜(43n)に入力され、以
下、2番目の演算回路(41b)にはi+1番目のライン
の画素のデータが入力され、m−1案目の演算回路(41
m−1)にはi+m−2番目のラインの画素のデータが
入力されて、m番目の演算回路(41m)の乗算器(47a)
〜(47n)にはi+m−1番目のラインのn個の画素の
データが入力される。
That is, in FIG. 2, the image data from the input terminal (30i) is directly supplied to the m-th product-sum operation circuit (41m), and at the same time, the line delay lines (31m-1) to (31a) are connected. Via the product-sum operation circuits (41m-1) to (41a). Thereby, at an appropriate time, the data of the n pixels of the i-th line of the image sensor (12) is input to each of the multipliers (43a) to (43n) of the first arithmetic circuit (41a). The data of the pixel in the (i + 1) th line is input to the second arithmetic circuit (41b), and the (m−1) th arithmetic circuit (41
The data of the pixel of the (i + m) -th line is input to m-1), and the multiplier (47a) of the m-th arithmetic circuit (41m)
Data of n pixels on the (i + m-1) th line are input to .about. (47n).

積和演算回路(41a)〜(41m)の各メモリ(44a)〜
(48n)には、補間関数の広がりに応じた重み付けの係
数が格納されており、それぞれ対応する乗算器(43a)
〜(47n)において、その係数が各標本点の画素データ
に乗算されて、所定の重み付けがなされる。各乗算器
(43a)〜(47n)の出力が加算器(49)において加算さ
れて、変換後の標本点Qの画素データが形成され、端子
(30o)から導出される。
Each memory (44a) of the product-sum operation circuits (41a) to (41m)
(48n) stores weighting coefficients corresponding to the spread of the interpolation function, and the corresponding multipliers (43a)
In (47n), the coefficient is multiplied by the pixel data of each sample point to give a predetermined weight. The outputs of the multipliers (43a) to (47n) are added in the adder (49) to form the pixel data of the sample point Q after the conversion, which is derived from the terminal (30o).

各メモリ(44a)〜(48n)に格納される重み付けの係
数は、変換後の標本点Qと、それを囲む変換前の4個の
標本点Pとの相対位置により異なるが、この実施例で
は、例えば、1/8の細分格子を想定し、細分格子点毎の
係数がメモリ(44a)〜(48n)にそれぞれ格納され、変
換後の標本点Qに最も近い細分格子点の係数がメモリ
(44a)〜(48n)からそれぞれ読み出される。
The weighting coefficients stored in each of the memories (44a) to (48n) differ depending on the relative positions of the sample points Q after conversion and the four sample points P surrounding them before conversion, but in this embodiment, For example, assuming a 1/8 subdivision grid, the coefficients for each subdivision grid point are stored in the memories (44a) to (48n), and the coefficients of the subdivision grid points closest to the converted sample point Q are stored in the memory (44a). 44a) to (48n).

この補間演算は、第4図Cに示すような撮像素子の感
光面(12s)上で水平方向に整列配置された各画素ライ
ンに沿って順次に進められ、演算結果は、前述のよう
に、同図の歪補正ベクトルCijの先端位置のデータとな
る。
This interpolation calculation is sequentially performed along each pixel line horizontally arranged on the photosensitive surface (12s) of the image sensor as shown in FIG. 4C, and the calculation result is as described above. This is data on the tip position of the distortion correction vector Cij in FIG.

従って、この実施例では、2次元デジタルフィルタ
(21)の出力を画像データメモリ(22)に書き込む際
に、アドレス信号発生回路(25)から、現補間処理画素
に対応する所要の書き込みアドレス信号が出力されて、
補間演算された画素データがメモリ(22)上の所定のア
ドレスに書き込まれる。
Therefore, in this embodiment, when writing the output of the two-dimensional digital filter (21) to the image data memory (22), a required write address signal corresponding to the current interpolation processing pixel is output from the address signal generation circuit (25). Output
Interpolated pixel data is written to a predetermined address on the memory (22).

この場合、撮像素子の感光面(12s)上の1水平ライ
ンについて、補間演算された画像データがメモリ(22)
上で垂直方向にどれだけずらして書き込まれるかで、画
像データメモリ(22)の必要容量が定まる。この実施例
では、フレームメモリないしフィールドメモリ程度の大
容量は不要であって、最大歪ベクトルの垂直成分に相当
する水平ライン数程度の容量で充分である。
In this case, the image data interpolated for one horizontal line on the photosensitive surface (12s) of the image sensor is stored in the memory (22).
The required capacity of the image data memory (22) is determined by how much the data is written in the vertical direction. In this embodiment, a large capacity such as a frame memory or a field memory is unnecessary, and a capacity of about the number of horizontal lines corresponding to the vertical component of the maximum distortion vector is sufficient.

前述のように、メモリ(28)に格納される補正量は、
画面の各部について定まるが、レンズの点対称性によ
り、画面の各象限毎に同一の値が用いられて、メモリ
(28)の容量が節約される。
As described above, the correction amount stored in the memory (28) is
Although determined for each part of the screen, the same value is used for each quadrant of the screen due to the point symmetry of the lens, thereby saving the capacity of the memory (28).

また、前出第7図から明らかなように、この実施例で
は、光学的図形歪の比率がたかだか10%であるから、撮
像素子(12)の隣接する画素間での補正量の差は僅かで
ある。この差分のみを格納するなどによって、メモリ
(28)の容量を節約することができる。
In addition, as is apparent from FIG. 7 described above, in this embodiment, since the ratio of the optical figure distortion is at most 10%, the difference in the correction amount between adjacent pixels of the image sensor (12) is small. It is. By storing only this difference, the capacity of the memory (28) can be saved.

上述の実施例では、歪がある光学像の各画素をそれぞ
れの歪ベクトルと同大逆方向に変位させるようにした
が、それぞれの歪ベクトルが同率となるように、各画素
を歪ベクトルと同方向に更に変位させて、変位後の各画
素が直線上に整列するように、変位量を制御することも
できる。
In the above-described embodiment, each pixel of the distorted optical image is displaced in the same substantially opposite direction as the respective distortion vector.However, each pixel is identical to the distortion vector so that each distortion vector has the same ratio. The displacement can be further controlled in the direction, and the displacement can be controlled so that each pixel after the displacement is aligned on a straight line.

[発明の効果] 以上詳述のように、この発明によれば、レンズの図形
歪情報に基づき、デジタル信号処理(標本化格子変換処
理)技法を用いて、図形歪がある光学像の各画素を、そ
れぞれの歪ベクトルの同大逆方向に、または、それぞれ
の歪ベクトルが同率となるように、等価的に変位させ
て、本来の無歪像を各画素を等価的に形成するようにし
たので、固体撮像装置において、レンズによる光学的図
形歪を、小さい回路規模で、比較的容易に補正すること
ができる映像信号処理装置が得られる。
[Effects of the Invention] As described above in detail, according to the present invention, each pixel of an optical image having a graphic distortion is obtained by using a digital signal processing (sampling grid conversion processing) technique based on the graphic distortion information of a lens. Is displaced equivalently in the same direction as the respective distortion vectors or so that the respective distortion vectors have the same ratio, so that the original distortion-free image is equivalently formed for each pixel. Therefore, in the solid-state imaging device, a video signal processing device that can relatively easily correct optical graphic distortion due to a lens with a small circuit scale can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

第1図はこの発明による映像信号処理装置の一実施例の
構成を示すブロック図、第2図及び第3図はこの発明の
一実施例の要部の構成を示すブロック図、第4図及び第
5図はこの発明の一実施例の動作を説明するための略線
図、第6図はこの発明を説明するための略線図、第7図
はこの発明を説明するためのレンズの図形歪特性を示す
線図である。 (11)はズームレンズ、(12)は固体撮像素子、(12
s)は感光面、(20)は標本化格子変換手段、(21),
(30)は2次元デジタルフィルタ(補間演算回路)、
(22)は画像データメモリ、(25)はアドレス信号発生
回路、(27)はシステム制御回路、(28)は補正量メモ
リ、(31)はライン遅延線、(41)は積和演算回路であ
る。
FIG. 1 is a block diagram showing the configuration of an embodiment of a video signal processing apparatus according to the present invention, and FIGS. 2 and 3 are block diagrams showing the configuration of the main parts of an embodiment of the present invention. 5 is a schematic diagram for explaining the operation of one embodiment of the present invention, FIG. 6 is a schematic diagram for explaining the present invention, and FIG. 7 is a diagram of a lens for explaining the present invention. FIG. 4 is a diagram illustrating distortion characteristics. (11) is a zoom lens, (12) is a solid-state image sensor, (12)
s) is the photosensitive surface, (20) is the sampling grid conversion means, (21),
(30) is a two-dimensional digital filter (interpolation operation circuit),
(22) is an image data memory, (25) is an address signal generation circuit, (27) is a system control circuit, (28) is a correction amount memory, (31) is a line delay line, and (41) is a product-sum operation circuit. is there.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】被写体の光学像がレンズを介して感光面に
結像された固体撮像素子からの映像信号を処理する映像
信号処理装置であって、 上記映像信号をデジタル信号に変換するアナログデジタ
ル変換器とこのアナログデジタル変換器の出力を受ける
デジタルフィルターからなる2次元補間演算回路と、 この2次元補間演算回路の出力を受ける画像メモリと、 上記レンズの歪み量に基づいて上記2次元補間演算回路
に補間のための係数を与える補正量メモリとからなる標
本化格子変換手段を備え、 この標本化格子変換手段は、上記レンズの歪み量を示す
情報に基づいて変位量を制御するとともに、変換時の上
記標本化格子の変位量が上記撮像素子の整数画素分の変
位であるときは上記画像メモリのアドレスを制御し、1
画素分より小さい変位量のときは上記デジタルフィルタ
ーの補間処理によって制御することを特徴とする映像信
号処理装置。
1. A video signal processing device for processing a video signal from a solid-state imaging device in which an optical image of a subject is formed on a photosensitive surface via a lens, comprising: an analog-digital converter for converting the video signal into a digital signal. A two-dimensional interpolation calculation circuit comprising a converter and a digital filter receiving the output of the analog-digital converter; an image memory receiving the output of the two-dimensional interpolation calculation circuit; and the two-dimensional interpolation calculation based on the amount of distortion of the lens And a correction amount memory for providing a coefficient for interpolation to the circuit. The correction means controls the amount of displacement based on the information indicating the amount of distortion of the lens. When the displacement amount of the sampling grid at the time is a displacement of an integer number of pixels of the image sensor, the address of the image memory is controlled, and
A video signal processing device, wherein when the displacement amount is smaller than the number of pixels, the displacement is controlled by interpolation processing of the digital filter.
【請求項2】被写体の光学像がレンズを介して感光面に
結像された固体撮像素子からの映像信号を処理するビテ
オカメラにおいて、 上記映像信号をデジタル信号に変換するアナログデジタ
ル変換器とこのアナログデジタル変換器の出力を受ける
デジタルフィルターからなる2次元補間演算回路と、 この2次元補間演算回路の出力を受ける画像メモリと、 上記レンズの歪み量に基づいて上記2次元補間演算回路
に補間のための係数を与える補正量レンズとからなる標
本化格子変換手段を備え、 この標本化格子変換手段は、上記レンズの歪み量を示す
情報に基づいて変位量を制御するとともに、該制御は変
換時の上記標本化格子の変位量が上記撮像素子の整数画
素分の変位であるときは上記画像メモリのアドレスを制
御し、1画素分より小さい変位量のときは上記デジタル
フィルターの補間処理によって制御して、上記固体撮像
素子からの映像信号を補正することを特徴とするヒデオ
カメラ。
2. A video camera for processing a video signal from a solid-state imaging device in which an optical image of a subject is formed on a photosensitive surface via a lens, comprising: an analog-digital converter for converting the video signal into a digital signal; A two-dimensional interpolation operation circuit comprising a digital filter receiving an output of a digital converter; an image memory receiving an output of the two-dimensional interpolation operation circuit; and an interpolation circuit for the two-dimensional interpolation operation circuit based on the amount of distortion of the lens. And a correction amount lens that gives a coefficient of the following. The sampling grid conversion means controls the displacement amount based on information indicating the distortion amount of the lens, and the control is performed at the time of conversion. When the displacement amount of the sampling grid is a displacement corresponding to an integer pixel of the image sensor, the address of the image memory is controlled, and the displacement is smaller than one pixel. A video camera wherein the displacement amount is controlled by interpolation processing of the digital filter to correct a video signal from the solid-state imaging device.
JP2171705A 1990-06-29 1990-06-29 Video signal processing device Expired - Lifetime JP3035992B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2171705A JP3035992B2 (en) 1990-06-29 1990-06-29 Video signal processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2171705A JP3035992B2 (en) 1990-06-29 1990-06-29 Video signal processing device

Publications (2)

Publication Number Publication Date
JPH0461570A JPH0461570A (en) 1992-02-27
JP3035992B2 true JP3035992B2 (en) 2000-04-24

Family

ID=15928152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2171705A Expired - Lifetime JP3035992B2 (en) 1990-06-29 1990-06-29 Video signal processing device

Country Status (1)

Country Link
JP (1) JP3035992B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8503817B2 (en) 2006-03-01 2013-08-06 Panasonic Corporation Apparatus, method and imaging apparatus for correcting distortion of image data using interpolation

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001026041A1 (en) * 1999-10-06 2001-04-12 Fujitsu Limited Imaged character recognition device and method
JP4144292B2 (en) * 2002-08-20 2008-09-03 ソニー株式会社 Image processing apparatus, image processing system, and image processing method
US8045023B2 (en) 2003-06-30 2011-10-25 Japan Science And Technology Agency Apparatus and method for intermediate image-formation of information propagating as wave motion passing through open hole and for image pick-up
JP5070982B2 (en) 2007-08-09 2012-11-14 ソニー株式会社 Imaging device and variable magnification lens
CN113467033A (en) * 2021-06-24 2021-10-01 南昌欧菲光电技术有限公司 Camera module and lens positioning method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8503817B2 (en) 2006-03-01 2013-08-06 Panasonic Corporation Apparatus, method and imaging apparatus for correcting distortion of image data using interpolation

Also Published As

Publication number Publication date
JPH0461570A (en) 1992-02-27

Similar Documents

Publication Publication Date Title
US5283651A (en) Method for magnifying and reducing an image
US20090046179A1 (en) Image processing apparatus, image processing system and image processing method
JPH06177706A (en) Signal processing unit
JP4249272B2 (en) High resolution electronic video enlargement apparatus and method
WO1994022265A1 (en) Method and apparatus for enhancing sharpness of a sequence of images subject to continuous zoom
US5299029A (en) Image processing apparatus capable of preventing deterioration in image quality
JP3035992B2 (en) Video signal processing device
JP3503168B2 (en) Video special effects device
US6631216B2 (en) Image interpolation apparatus
JP4827213B2 (en) Image correction apparatus and image correction method
JPH02252375A (en) Solid-state image pickup camera
JP2634160B2 (en) Image distortion correction method
JP2007180898A (en) Image processor
JP4503106B2 (en) Information processing apparatus and method, information processing system, and recording medium
JPH0767025A (en) Video processor
JPH0773302A (en) Image information processing system
JP3500213B2 (en) Image processing device
JPH02308378A (en) Discreted density conversion method for discreted multilevel signal
JP2017215941A (en) Image processor and control method thereof
JPH1153531A (en) Image pickup device
WO2005064925A1 (en) Image pickup apparatus
JPH07177531A (en) Image pickup device
JP2724224B2 (en) Digital image signal scaling processing method and apparatus
JPH11308575A (en) Interpolation arithmetic unit and its method
JPH03151785A (en) Adaptive type contour correction circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080225

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090225

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100225

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100225

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110225

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110225

Year of fee payment: 11