JPH04137673A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、消費電力が少なく高速動作可能な半導体装置
の配線構造に関するものである。

（従来の技術） ＬＳＩ、ＩＣなどの半導体装置の集積度は年々飛躍的に
増大している。半導体装置はもともと初期の電子計算機
に用いられた電子管に比較して素子当りの消費電力Ｐｗ
は著しく小さいが、高集積化が進むにしたがって半導体
装置の寸法は縮少し、素子の空間的密度が増してゆくの
で、体積当りの消費電力Ｐｗはむしろ増加の傾向にある
。たとえば、半導体装置の微細化に合せて高速性能を維
持するためにクロック周波数ｆｃを上昇させると、消費
電力Ｐｗはｆｃに比例するので、ｐｗは増大し、半導体
装置の放熱が大きな問題となる。

従来、放熱問題を解決するために並列処理の考えが導入
されている。これは、チップ当りの集積度を放熱技術に
見合ったレベル、たとえば、２０〜１００１ｔ／チツプ
以下に制限し、このチップを数１０〜数１００個並列化
し、処理速度等を向上させる方法である。しかし、この
方法には■並列処理ソフトウェアおよび■並列のプロセ
ッサなどの並列要素間の通信に対する問題があり、■に
ついては、今後向上する余地は残されているにしても、
■については、要素間の通信速度がボルトネックとなる
。

（発明が解決しようとする課題） 以上述べたように、半導体装置の微細化が進みこれにと
もなってチップ内集積度が向上しており、さらに、高速
性向上の要素や素子自体の性能向上もあって内部の動作
周波数（たとえば、クロック周波数ｆｃ）は、上昇する
方向にある。その結果、半導体装置の消費電力は著しく
増大するようになる。また、集積度が向上した結果回路
自体が複雑化するという問題があった。

本発明は、上記事情に基づいてなされたものであり、高
集積化に対応し、放熱特性の優れた半導体装置を提供す
ることを目的としている。

半導体装置の消費電力増大に対応しなければならないと
いう基本的制約から生じた並列処理を前提としたシステ
ムにおいて、放熱と前記ＰＥ間のようなチップ間通信等
の諸問題を解決した半導体装置を提供することを目的と
している。

〔発明の構成〕

（課題を解決するための手段） 本発明は、複数の半導体チップからなる半導体装置に関
するものであり、前記各半導体チップのパッケージに発
光および受光素子を組み込み、二′れら素子を対向させ
ることによって前記半導体チップ間の回路接続を行うこ
とを特徴としている。

（作用） 光伝送を導入することにより半導体装置の消費電力が少
なくなり、かつ、高速動作が可能になる。

（実施例） 以下、図面を参照して本発明の一実施例を説明する。

実施例１ 第１図（ａ）、（ｂ）、（Ｃ）は、受発光素子を取付け
た半導体チップのパッケージを示し、同図（ｄ）は、前
記チップの一例を示す。第２図は、パッケージに取付け
た受発光素子を用いてチップ間の光伝送を行う半導体装
置の斜視図を示している。

第１図（ａ）は、中央にＬＳＩチップ１が配置されたパ
ッケージ２を示している。パッケージ２はチップ１の位
置がわかるように部分的な透視図になっている。パッケ
ージ２はセラミックスからなるが、他の材料、たとえば
、プラスチックスなどでもよい。パッケージ２には、複
数の受発光素子が埋設されており、たとえば、主表面に
受光部が裏面に発光部が露出している。勿論、各部は表
裏逆でも実質的な違いはない。また、受光部と発光部が
交互に露出するように配置させることも可能である。要
するに、使い方によって配置を変えれば良いのである。

受発光素子とチップ内の回路とは、従来通りの電気的５
機械的接触で結線されている。パッケージ２の大きさは
、−辺が約２〜５ａｍである。第１図（ｂ）は、受発光
素子がパッケージ２の４側面に形成されている。受光素
子か発光素子もしくは対になった受光−発光素子が光学
素子として使われている。第１図（Ｃ）は、パッケージ
２の裏面のみに一連の光学素子を埋設固定する。

光学素子は、同図（ｂ）と同じように、受光素子、発光
素子もしくは対になった発光−受光素子を適宜使用する
。第１図（ｄ）は、本発明に用いられる半導体チップ１
の構成している。この例では、シリコン（Ｓｌ）半導体
とガリウムヒ素（ＧａＡｓ）とを混在させたチップを用
いている。チップにＳｉ、　Ｇｅ。

ＧａＡｓ、　ＩｎＰなどの単一の半導体を用いることも
可能であることは勿論である。

第２図は、実際に、チップ、光学素子等を用いて形成し
た半導体装置の一構成を示している。Ａは、ＣＰＵとメ
モリからなるもの、もしくはＣＰＵとＣＰＵから構成さ
れる並列プロセッサであり、ＳｌもしくはＧａＡｓ等の
材料を用いる。Ｃは、極めて高速な直並列変換を含む高
性能動作が要求されるので、ＧａＡｓデバイスもしくは
ＳｉならＥＣＬ回路が有効である。Ｂでは、５００本で
伝送され、２００ＭＨｚのクロック信号を用いる。Ｄに
おけるシリアル入出力のレートは、１．５−５０ｂｉｔ
／ｓｅｅと超高速が要求される。たとえば、レートが２
　Ｇｂｉｔ／ｓｅｃで５０本の伝送線の場合、１００Ｇ
ｂｉｔ／ｓｅｅとなる。Ｅは、本発明の特徴である、発
光素子、受光素子からなる光学素子であり、ＣとはＤに
よって結合されている。この例では、ＡとＣを別のチッ
プにしたが、ＥＣＬ等の回路工夫によりシリコン上のデ
バイスがたとえば数ＰＳオーダーの高速になるか、ガリ
ウム・ヒ素上の許容素子集積度が、たとえば、数１０万
トランジスタ以上になるならば、ＡとＣは１チツプ化で
きるし、第１図（ｄ）のような、材料が混在したチップ
を適用することもできる。

第３図は、パッケージ化された、たとえば、どちらもＣ
ＰＵとして使われる。二つのチップを光学素子で結合し
た半導体装置を示している。これは、パッケージ２の光
学素子３の受光部と発光部とが向い合うように二つのチ
ップを垂直に対向させてなるものである。

ここで用いられるチップは、第１図（ａ）に示されるも
ので、パッケージ２の両生表面に光学素子が形成されて
いる。パッケージの上下面を光軸が直交する形で光伝送
が行われる。このとき、相対する受・発光素子は、光軸
が精確に一致すること、光信号線以外の制御線、電源線
、その他の機械的物体等が光信号帯を横切り光伝送の障
害にならないようにすること等に留意する必要がある。

光軸を一致させるには、線路上の物理的ガイド、正確な
位置決めをするスペーサ等が必要であり、光信号線以外
のものは、パッケージ側面に引出すなどの工夫をしなけ
ればならない。

実施例２ 第４図（ａ）は、数個〜数百個のパッケージ化されたチ
ップを実施例１のように立体的に対向させ、これを立体
筒（チューブ）に納めたものである。パッケージ間隔は
、必ずしも一定する必要はなく、１〜５ｃｎ＋程度が適
当である。チップは、周辺の金属製ガイド枠４とガイド
枠４に形成したストッパー（図示せず）等を用いて精確
に位置決めされ、図の２方向に間隔をもって積み重ねら
れる。

チップのパッケージ群２が充実しているガイド枠４は、
冷却筒となるＡｎ、　Ｃｕなどからなる外被９によって
側面を覆われる。ガイド枠４の両端には、受発光素子列
を埋込んだ面が露出するように、パッケージを配置し、
外側のパッケージと外被９とで冷却筒は気密に封止され
る。外側のパッケージの一つには入出力用コネクタ１２
が取付けられている。外被９で覆われた冷却筒には、冷
却用流体、たとえば、水を冷却筒内へ流入させる流体流
入孔５および流体排出孔６が設けられている。冷却流体
は、流入孔５、排出孔６に連結されるパイプを備えた冷
却器７および回流ポンプ８によって、筒内を循還する。

液体へのゴミ、気泡の流入等による光軸の散乱には気を
付ける必要があるが、−殻内な清浄度を有する工業用純
水、グリース程度で十分対処できる。沸とう現象による
気泡の発生には以上の理由から十分気を付ける必要があ
る。この冷却筒による効果は著しく、とくに、チップ間
を光学系の伝送手段を用いているので、動作温度の上昇
は少く、かつ、冷却流体による接続線接触部等の腐蝕も
問題にはならない。

実施例３ 第４図（ｃ）は、同図（ｂ）に示す冷却手段を変えた例
である。同図（ｂ）では、流体は、冷却筒に沿って、す
なわち、立設しているチップのパッケージ２に直角に当
るために流れが阻害され冷却効果が劣化する。そこでこ
の実施例では、隣接するパッケージ間に流入孔５および
排出孔６を形成する。このようにすれば、流体の循還は
、パッケージ間のみで行われるので流体は円滑に流れる
ので冷却効果は著しく向上する。

実施例４ 第５図（ａ）〜（ｃ）は、第１図（ｂ）に示す光学素子
をパッケージの側面に形成したチップの適用例である。

電源線ＶｃｃやＧＮＤが形成された配線基板１０の所定
の位置に一つのチップを平置きする。

この第一のチップの一側面に形成した受発光素子３に対
応させ、光軸を正確に合せて第二のチップを平置きする
。このように受発光素子３は、チップのパッケージ２の
すべての側面に形成しであるので、一つのチップが配置
されると、それに対応して四方六方にチップ群を配置す
ることができる。

第５図（ｂ）は、上記第５図（ａ）の断面図を示してい
る。第５図（Ｃ）は、基板１０上のパッケージ２をＶｃ
ｃ、ＧＮＤ等に用いられる２枚の金属板でサンドインチ
状にはさむと、この金属板は放熱材として作用し、その
効果が向上する。パッケージの底面や上面に大きな金属
ヒートシンクを埋込むと放熱効果がさらに向上する。

実施例５ チップを配線基板１０に平置きする方法として、第１図
（ｃ）に示すチップを利用する事も可能である。このチ
ップは、パッケージの底面にのみ受発光素子を埋め込む
。この場合、パッケージ間の光伝送は、自由空間ではな
く、−旦配線基板１０に入光させ、基板表面のＡｌ１箔
などで形成した光導波管１１などを用いて基板表面を通
して他方のチップのパッケージへ入光して光伝送が行わ
れる（第６図（ｂ））。このとき第６図（ａ）のように
光伝送が行われるパッケージ間に第三のチップのパッケ
ージがあっても、これをスキップして伝送が容易に行わ
れる。さらに、第６図（ｃ）に示すように、ＡＱ、　Ｃ
ｕのように放熱特性の良いカバー１３を設けて放熱効果
を上げることもできる。光を一旦基板へ入れるため受発
光面は基板に垂直に形成される。そして導波管へ光が伝
わる。

〔発明の効果〕

本発明は、以上のように、半導体装置内をチップのパッ
ケージを利用して光伝送を行うので、容易にブロック化
が出来て、消費電力を少くできるとともに放熱特性を向
上させることができる。

【図面の簡単な説明】

第１図（ａ）〜（ｃ）は、本発明の半導体チップのパッ
ケージ斜視図、同図（ｄ）は、半導体チップの断面図、
第２図は、本発明の半導体装置の構成説明図、第３図は
、本発明の２チップ半導体装置の斜視図、第４図（ａ）
は、本発明のガイド枠内を説明する斜視図、第４図（ｂ
）、（ｃ）は１本発明の冷却筒を利用した半導体装置の
斜視図、第５図（ａ）は、チップを平置きした半導体装
置の斜視図、同図（ｂ）、　（Ｃ）は、断面図、第６図
（ａ）は、光導波管を用いた半導体装置の斜視図、同図
（ｂ）、（Ｃ）は、その部分断面図である。 １・・・半導体チップ、　　　　２・・・パッケージ、
３・・・受発光素子（光学素子）、 ４・・・ガイド枠、　　　　　５・・・流入孔、６・・
・排出孔、　　　　　　７・・・冷却器、８・・・回流
ポンプ、　　　　　９・・・外被。 １０・・・配線基板、　　　　　１１・・・光導波管、
１２・・・入出力コネクタ、　　１３・・放熱カバー（
ａ） （ｂ） （Ｃ） 第 図 第 図（ｄ） 第 図 第 図 （ｂ） （Ｃ） 第 図

Claims (1)

【特許請求の範囲】
1. 複数の半導体チップからなる半導体装置において、前記
   各半導体チップのパッケージに受光および発光素子を組
   み込み、これら素子を対向させることによって前記半導
   体チップ間の回路接続を行うことを特徴とする半導体装
   置。