TW202328859A - 異質多層結構 - Google Patents

異質多層結構 Download PDF

Info

Publication number
TW202328859A
TW202328859A TW111131023A TW111131023A TW202328859A TW 202328859 A TW202328859 A TW 202328859A TW 111131023 A TW111131023 A TW 111131023A TW 111131023 A TW111131023 A TW 111131023A TW 202328859 A TW202328859 A TW 202328859A
Authority
TW
Taiwan
Prior art keywords
layer
array
cooling system
electronic
integrated circuit
Prior art date
Application number
TW111131023A
Other languages
English (en)
Inventor
孫世雙
蓋尼許 范卡塔拉曼那
孫揚
進 趙
少偉 鄧
比爾 張
孟志 龐
史帝芬 巴特勒
威廉 麥克吉
艾汀 納波瓦堤
Original Assignee
美商特斯拉公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商特斯拉公司 filed Critical 美商特斯拉公司
Publication of TW202328859A publication Critical patent/TW202328859A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/20709—Modifications to facilitate cooling, ventilating, or heating for server racks or cabinets; for data centers, e.g. 19-inch computer racks
    • H05K7/20763—Liquid cooling without phase change
    • H05K7/20772—Liquid cooling without phase change within server blades for removing heat from heat source
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2200/00—Indexing scheme relating to G06F1/04 - G06F1/32
    • G06F2200/20—Indexing scheme relating to G06F1/20
    • G06F2200/201—Cooling arrangements using cooling fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Thermal Sciences (AREA)
  • Human Computer Interaction (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Laminated Bodies (AREA)

Abstract

本文公開的系統、方法和設備涉及以垂直取向佈置的多層結構。在一些實施例中，計算組裝件可以包括第一冷卻系統、第一電子層、第二冷卻系統和第二電子層。第一冷卻系統可以設置在第一電子層的頂部並且可以與其熱連通。第一電子層陣列包括積體電路管芯陣列，這些積體電路管芯在與功率輸送正交的平面中彼此進行電子通信。第一電子層可以設置在第二冷卻系統的頂部並且可以與其熱連通，並且第二冷卻系統可以設置在第二電子層的頂部並且可以與其熱連通。第二電子層包括功率輸送模組陣列。在一些實施例中，至少一層可以使用片上系統封裝。

Description

異質多層結構
本申請要求2021年8月18日提交的題為“HIGH DENSITY MULTI-STAGE ARRAY BASED VERTICAL INTEGRATED POWER SOLUTION FOR DISTRIBUTED COMPUTING APPLICATION”的美國臨時申請第63/260393號的權益，該申請的公開內容通過引用以其整體並出於全部目的併入本文。 本公開涉及電子組裝件，並且更具體地，涉及用於增加積體電路管芯密度的電子組裝件。
高性能計算系統對於許多應用是重要的。然而，常規的計算系統設計可能面臨顯著的冷卻挑戰，並且可能低效地使用空間，這可能導致性能降低、物理空間要求增加等等。 諸如人工智慧、機器學習和資料採擷之類的高性能計算應用可以受益於高計算密度。例如，使計算管芯彼此靠近定位可以減少特定計算容量所佔據的物理空間，可以改進管芯之間的通信頻寬和延遲，等等。諸如片上系統(SoW)之類的封裝技術已經使得構建試圖減小管芯之間面積的更高密度的計算系統變得可行。傳統上，對應於中央處理單元(CPU)實現的管芯被集成到某種形式的印刷電路板(PCB)中，該印刷電路板包括各種部件，諸如網路部件/互連、冷卻系統等。在這種實現中，被水準地佈置在PCB上並且與管芯共面。這種水準平面的實現通常可能限制管芯可以組合的密度，諸如在SOW實現中。
及
某些實施例的以下描述呈現了特定實施例的各種描述。然而，本文描述的創新可以以多種不同的方式體現，例如，如申請專利範圍所定義和覆蓋的。在本說明書中，參考了附圖，其中相同的附圖標記可以指示相同或功能上相似的元件。將理解的是，各圖中所圖示的元件不一定是按比例繪製的。此外，將理解的是，某些實施例可以包括比附圖中圖示的更多的元件和/或包括附圖中圖示的元件的子集。此外，一些實施例可以併入來自兩個或更多附圖的特徵的任何合適的組合。 當計算管芯非常靠近在一起時，配置系統使得一些部件垂直佈置可能是有利的。例如，功率輸送、控制電路等可以位於管芯下方，並且功率和冷卻可以垂直輸送，而信號和計算負載在陣列中從管芯到管芯水準行進。在一些情況下，管芯陣列和相關聯的功率、控制和冷卻硬體可以被組裝到計算組裝件中，並且計算組裝件可以彼此靠近(例如，緊挨著彼此)定位，其間幾乎沒有空間。在一些實施例中，計算組裝件可以配置有高速通信介面，以使得計算組裝件能夠彼此通信。因此，雖然在常規的計算系統中——其中密度不是主要考慮的問題，或者可能僅存在一個或幾個CPU管芯，但是具有大水平面積的水準功率輸送或冷卻解決方案可能是可行的。附加地，在高密度設置中，諸如當使用SoW或其他高密度封裝技術時，在水準佈置的管芯中利用的傳統通信互連具有更有限的頻寬特性，諸如由傳統網路互連提供的限制。 本公開描述了一種系統架構/組裝件，其中各種部件以垂直取向佈置。本文描述的系統架構可以用於創建包括至少一個電子層的高密度計算組裝件，在該電子層中可以組合多個個體管芯。這種陣列結構可以有助於通過減小個體管芯之間的電子層(諸如扇出晶片或有機襯底)的安裝表面上的面積來增加計算密度。附加地，安裝表面可以進一步配置有提供在安裝表面上的附加連接部件，相對於物理互連，這些附加連接部件具有更高的通信頻寬。 根據一個或多個方面，本文公開的系統、方法和設備涉及多層結構。在一些實施例中，個體計算組裝件可以包括第一冷卻系統、第一電子層、第二冷卻系統和第二電子層。第一冷卻系統可以設置在第一電子層的頂部並且可以與其熱連通。第一電子層陣列包括積體電路管芯陣列，這些積體電路管芯在與功率輸送正交的平面中彼此進行電子通信。第一電子層可以設置在第二冷卻系統的頂部並且可以與其熱連通，並且第二冷卻系統可以設置在第二電子層的頂部並且可以與其熱連通。第二電子層包括功率輸送模組陣列。在一些實施例中，至少一層可以使用片上系統封裝。 圖1示出了陣列100的示例。陣列100可以包括多個積體電路(IC)管芯102，將參考圖3A-3C和圖4分別對其進行更詳細的描述。管芯102可以垂直接收功率和/或控制信號。如本文所述，管芯102的個體部件可以被垂直冷卻。管芯102可以經由水準通信鏈路314(圖3A)彼此通信，如本文所述，水準通信鏈路314與功率和冷卻的傳輸正交。例如，SoW層可以包括一個或多個佈線層，例如4、5、6、8或10個佈線層。佈線層可以在SoW層內的IC管芯102之間或者向外部部件提供信號連接。說明性地，互連314可以是各種導電材料或具有導電屬性的材料，諸如金屬(例如，銅)、光學材料等。 在一些實施例中，每個個體管芯102被佈置在包括SoW層的垂直多層架構中，SoW層一般被稱為第一電子層。個體SoW層可以包括位於晶片上的IC管芯陣列。在一些實施例中，IC管芯可以包括感測器管芯、記憶體管芯、專用積體電路(ASIC)管芯、中央處理單元(CPU)管芯、圖形處理單元(GPU)管芯、現場可程式設計閘陣列(FPGA)管芯和/或微機電系統(MEMS)管芯。在一些實施例中，IC管芯可以通過其中形成的再分佈層(RDL)在SoW內彼此通信。RDL層和/或與SoW的其他電連接可以有益地提供例如IC管芯之間相對低的通信延遲、相對高的頻寬密度和/或相對低的配電網路(PDN)阻抗。 還應該認識到，每個陣列100可以包括用於在較大系統內的多個SoW陣列之間通信的連接。例如，陣列100可以是包含4、8、12、16或更多個SoW陣列的系統的一部分，每個SoW陣列通過位於與SoW陣列相同或相似的平面中的連接器彼此通信。附加地，儘管圖1圖示了以3乘3取向佈置的九個管芯102的陣列，但是可以組合的個體管芯102的數量不限於包括4個管芯(2乘2陣列)；16個管芯(4乘4陣列)；25個管芯(5乘5陣列)；36個管芯(6乘6陣列)，49個管芯(7乘7陣列)的說明性數量；以及任何數量的附加陣列大小、非正方形幾何形狀(例如矩形佈置)或非幾何形狀。 圖2示出了積體電路管芯202、204組合的常規現有技術方法200的示例。如圖2中所圖示的，每個個體電路管芯202、204被安裝在PCB襯底上，並且被組織成使得包括記憶體、互連、功率模組等的附加部件沿著由襯底限定的或者以其他方式平行於襯底的公共水平面進行組織。個體管芯202、204可以經由互連器206進行資料連接。說明性地，集成管芯202、204之間的資料流程使得中央處理單元經由PCB與連接器通信，並且連接器隨後經由互連206通信。這種類型的通信可能受頻寬約束。 圖3A、3B和3C示出了根據一些實施例的包括SoW層的示例計算組裝件300。作為舉例，圖1中所圖示的每個管芯102可以分別具有圖3A-3C中所圖示的對應架構。組裝件可以包括熱耦合到SoW層302的頂部冷板301。SoW層302可以具有設置在其中的多個IC管芯303。SoW層或第一電子層可以對應於各種襯底，諸如晶片扇出封裝、有機襯底面板、矽插入物和有機襯底等。在一些實施例中，SoW層302可以在形狀上基本對稱(例如，正方形或類似正方形的形狀)以增加IC管芯303的密度。然而，在一些實施例中，管芯102的佈置可以根據不同佈置來實現。SoW層還可以包括週邊上的附加部件，諸如記憶體部件或功率部件。 如上面所討論的，IC管芯303可以經由水準通信鏈路314彼此通信，如本文所述，水準通信鏈路314與功率和冷卻的傳輸正交。說明性地，互連314可以是各種導電材料或具有導電屬性的材料，諸如金屬(例如，銅)、光學材料等。 在IC管芯303下方，該組裝件可以具有多個功率輸送模組304。每個IC管芯可以具有與其相關聯的功率輸送模組，並且可以電連接到相關聯的功率輸送模組。底部冷板305可以熱耦合到功率輸送模組。底部冷板305也可以熱耦合到控制板306，控制板306可以用於向IC管芯提供信令和控制功能。控制板可以與散熱器307熱接觸。附加電子器件308可以設置在散熱器307下方。 頂部冷板301可以具有用於使液體冷卻劑流入頂部冷板301的入口309和用於從頂部冷板701移除加熱的液體冷卻劑的出口310。底部冷板可以具有用於接收液體內容物的冷卻入口311和用於從底部冷板305移除冷卻劑的冷卻劑出口312。SoW層302可以具有設置在SoW層302邊緣處的通信介面313。通信介面313可以用於將SoW層302連接到其他組裝件中的相鄰SoW層。 圖3C是圖3B中所示分解組裝件的組裝視圖。當組裝時，計算組裝件可以具有從大約1”到大約5”(例如大約1”、大約2”、大約3”、大約4”、大約5”或者這些值之間的任何值)的垂直高度H。垂直堆疊中的層數不必受到限制。因此，垂直堆疊的高度也不必受到限制。 圖4示出了具有多層的集成組裝件400的另一示例實施例。如圖4中所示，冷卻系統401可以在單側熱耦合到電子層402。電子層402可以是雙側的，也可以與冷卻系統403熱接觸。冷卻系統403的底側可以熱耦合到雙側電子層404的頂表面。電子層404的底側可以與冷卻系統405熱耦合。冷卻系統405的底表面可以與單面電子層406熱連通。 如上面簡要討論的，高密度計算對冷卻、功率輸送、信令等提出了挑戰。可以通過垂直堆疊部件來增加密度。有效地冷卻垂直部件堆疊可能提出幾個挑戰。例如，一些部件可能比其他部件輸出更多或更少的熱量，一些部件可能能夠在比其他部件更高或更低的溫度下操作，等等。如本文所述，冷卻解決方案的一些實施例可以計及不同部件的冷卻要求的差異，以高效地冷卻垂直堆疊的部件。 在一些實施例中，高密度計算系統可以包括SoW組裝件，該SoW組裝件包括多個冷卻系統，這些冷卻系統設置在電子層之下、頂部、與電子層纏繞或者在電子層之間，用於發熱電子器件的高效的雙側冷卻。這種架構不僅可以為SoW層和/或其他電子層提供高效的冷卻，而且還可以提供高水準的機械支撐以便增強可能易碎的SoW層的機械完整性。 SoW組裝件可以包括集成或夾在SoW組裝件中的SoW層和冷卻系統。SoW組裝件可以包括IC管芯陣列。SoW組裝件的IC管芯在操作期間可能生成大量熱量。冷卻系統可以消散由SoW組裝件內的IC管芯和/或其他電子部件在SoW組裝件中生成的熱量。 本文描述的系統和方法可以用在具有高計算密度和高通信頻寬的處理系統中。在一些實施例中，在某些應用中，處理系統可以每秒執行數萬億次操作。在一些實施例中，處理系統可以用於或專門配置用於高性能計算和計算密集型應用，諸如神經網路處理、機器學習、人工智慧等。在一些實施例中，處理系統可以實現冗餘。例如，處理系統可以包括冗余管芯、冗餘電源、冗餘存儲裝置或可以用於最小化操作中斷的其他容錯移轉機制。在一些實施例中，處理系統可以用於車輛(例如，汽車)的自動駕駛系統中，以實現其他自主車輛功能性，實現高級駕駛輔助系統(ADAS)功能性等。 在一些實施例中，冷卻器和電子部件的交替層可以被堆疊以形成垂直結構。在一些實施例中，可以從一側(例如，從頂部或底部)或從兩側(例如，頂部和底部)冷卻部件。在一些實施例中，冷卻器可以在冷卻器的一側(例如，頂部或底部)或兩側具有部件。在一些實施例中，電子層可以與另一電子層相鄰，而沒有居間冷卻系統。在一些實施例中，冷卻系統可以與另一個冷卻系統相鄰，而沒有居間電子層。附加地，基於第二電子層中的個體電源與第一電子層中的個體積體電路管芯之間的互連，可以沿著垂直軸向積體電路管芯陣列提供功率。 堆疊結構可能給冷卻提出特定挑戰。例如，用於液體冷卻的入口和出口可能難以接近，並且由於在冷卻解決方案的側面缺乏空間來佈置管道、軟管等(尤其是當堆疊結構彼此緊挨著放置時)而可能具有有限的配置可能性。因此，優選地，入口和出口被配置為提供垂直的冷卻劑輸送和返回。在一些實施例中，垂直堆疊中的層的大小(即，水準尺寸)可以逐層變化。在一些實施例中，由於其他層的冷卻管線所佔據的空間、用於將一個計算組裝件連接到相鄰計算組裝件的電連接器所佔據的空間等等，層的水準大小可能受到限制。 在一些實施例中，冷卻解決方案可以包括一個或多個風扇。例如，冷卻解決方案可以包括一個或多個設置在垂直堆疊頂部和/或底部的風扇。在一些實施例中，一個或多個風扇可以設置在垂直堆疊內。在一些實施例中，垂直堆疊可以安裝在可能包括一個或多個風扇的外殼或主機殼(例如，電腦殼體、機架安裝殼體等)中。 在一些實施例中，本文描述的冷卻系統可以包括具有相對高的熱膨脹係數(CTE)的材料。例如，冷卻系統可以包括銅(Cu)和/或鋁(Al)。在一些實施例中，冷卻系統可以包括具有從大約10 ppm/℃到大約20 ppm/℃範圍內的CTE的材料。例如，冷卻系統可以包含CTE大約為17 ppm/℃的銅。在一些實施例中，SoW層可以包含矽(Si)晶片。在一些實施例中，SoW層可以包括具有從大約1ppm/℃到大約10 ppm/℃範圍內的CTE的材料。例如，矽可以具有大約2.6 ppm/℃的CTE。在一些實施例中，冷卻系統的CTE可以是SoW層的CTE的從大約二倍至大約七倍之大。 至少部分地因為可能由於堆疊內部件的不同熱膨脹引起的熱應力，部件可能易於過早失效。因此，可能重要的是確保部件維持在溫度範圍內，所述溫度範圍避免由於不均勻的熱膨脹所致的過大應力。在一些實施例中，堆疊內部件的仔細對準可以有助於減輕熱應力的一些影響。例如，冷卻器可以相對於IC管芯居中，使得管芯上的任何應力被均勻地(例如，基本上均勻地)施加。 為了獲得合期望的功率、熱和連線性能，以相對高的精度對準SoW層和冷卻系統可能是有益的。例如，對準SoW層和冷卻系統可能是有益的，使得SoW層的參考點(例如，中心點)與冷卻系統的參考點(例如，中心點)對準。在一些實施例中，可以存在多個對準標記，它們可以用於對準SoW層和冷卻系統。 在一些實施例中，垂直堆疊內的不同電子部件可以包括溫度感測器。例如，IC管芯可以具有一個或多個溫度感測器，諸如VRM之類的功率輸送硬體可以具有一個或多個溫度感測器，控制電路可以具有一個或多個溫度感測器，等等。在一些實施例中，來自多個感測器的溫度資料可以在各個水準上聚集在一起。在一些實施例中，聚集的資料可以用於調整冷卻，諸如改變風扇速度、增加或降低冷卻劑流速等。在一些實施例中，可以聚集特定IC管芯上的所有溫度感測器。在一些實施例中，可以聚集SoW層中所有IC管芯中的所有溫度感測器。在一些實施例中，可以聚集功率輸送部件上的所有溫度感測器。在一些實施例中，可以聚集計算組裝件中的所有溫度感測器。在一些實施例中，可以聚集包括多個計算組裝件的較大機櫃或結構中的所有溫度感測器。 在一些實施例中，剛性和機械強度可以併入系統中。在一些實施例中，機械增強可以替代地或附加地由支撐層提供，諸如圖4A中所示的支撐層414。支撐層414可以是由諸如金屬、塑膠、陶瓷等剛性材料製成的結構。
100:陣列 102:管芯 200:方法 202:管芯 204:管芯 206:互連 300:計算組裝件 301:頂部冷板 302:SoW層 303:IC管芯 304:功率輸送模組 305:底部冷板 306:控制板 307:散熱器 308:電子器件 309:冷卻劑入口 310:冷卻劑出口 311:冷卻劑入口 312:冷卻劑出口 313:通信介面 314:水準通信鏈路 400:集成組裝件 401:冷卻系統 402:電子層 403:冷卻系統 404:電子層 405:冷卻系統 406:電子層
本文參考某些實施例的附圖描述了本公開，這些實施例旨在說明而非限制本公開。要理解，併入本說明書並構成本說明書一部分的附圖是為了說明本文公開的概念的目的，並且可能不是按比例的。 [圖1]是示出了積體電路管芯組裝件陣列以及垂直於計算負載和信令的功率、冷卻和控制信號的示例的示意圖。 [圖2]是示出了在個體印刷電路板上實現並使用互連電纜的多個積體電路管芯的常規現有技術實現的示例的框圖。 [圖3A]是根據一個實施例的包括片上系統層的計算組裝件的透視分解圖。 [圖3B]是根據一個實施例的集成計算組裝件的分解框圖，其示出了包括積體電路管芯陣列的多層計算組裝件。 [圖3C]示出了根據一些實施例的包括片上系統層的圖3A中所示系統的組裝框圖。 [圖4]是示出了根據一個實施例的具有三個冷卻系統和三個電子層的垂直架構的另一示例實施例的框圖。
100:陣列
102:管芯

Claims (20)

  1. 一種計算組裝件，包括： 第一冷卻系統； 具有第一表面和第二表面的第一電子層，其中第一電子層包括積體電路管芯陣列，並且其中第一表面與第一冷卻系統熱連通； 與第一電子層的第二表面熱連通的第二冷卻系統；以及 具有第三表面和第四表面的第二電子層，其中第二電子層包括功率輸送模組陣列，並且其中第三表面與第二冷卻系統熱連通； 其中第一電子層包括導電材料以使積體電路管芯陣列互連。
  2. 如請求項1之計算組裝件，其中第一電子層上的導電材料對應於銅導電材料。
  3. 如請求項1之計算組裝件，其中第一電子層上的導電材料對應於光學導電材料。
  4. 如請求項1之計算組裝件，其中第一電子層對應於片上系統。
  5. 如請求項1之計算組裝件，其中第一電子層對應於有機襯底面板。
  6. 如請求項1之計算組裝件，其中第一電子層對應於晶片扇出面板。
  7. 如請求項1之計算組裝件，其中第一電子層對應於有機襯底面板和矽插入物的組合。
  8. 如請求項1之計算組裝件，進一步包括控制板，以提供信令和控制功能。
  9. 如請求項1之計算組裝件，其中第一電子層中的積體電路管芯的數量等於第二電子層中的功率輸送模組的數量。
  10. 如請求項1之計算組裝件，其中功率從第二電子層垂直輸送至第一電子層。
  11. 如請求項1之計算組裝件，其中一種類型的第一冷卻系統和一種類型的第二冷卻系統包括冷板、散熱器和液體冷卻塊中的一個或多個。
  12. 如請求項1之計算組裝件，其中積體電路管芯陣列包括三乘三集成管芯陣列、四乘四集成管芯陣列、五乘五集成管芯陣列或六乘六集成管芯陣列中的至少一個。
  13. 一種用於冷卻電子組裝件的方法，包括： 將第一冷卻層安裝在第一電子層的頂部並與其熱連通，其中第一電子層包括積體電路管芯陣列，並且其中第一電子層包括導電材料以使積體電路管芯陣列互連； 將第一電子層安裝在第二冷卻系統的頂部並與其熱連通，其中第二電子層包括功率輸送模組陣列，並且其中積體電路管芯陣列的積體電路管芯在與來自功率輸送模組陣列的功率輸送正交的平面中彼此電子通信；以及 將第二冷卻系統安裝在第二電子層的頂部並與其熱連通。
  14. 如請求項13之方法，進一步包括： 從第一電子層向第一冷卻系統垂直輸出熱量； 從第一電子層向第二冷卻系統垂直輸出熱量；以及 從第二電子層向第二冷卻系統垂直輸出熱量。
  15. 如請求項13之方法，進一步包括： 從第二電子層向第一電子層垂直提供功率。
  16. 一種計算組裝件，包括： 第一冷卻系統； 與第一冷卻系統熱連通的第一電子層； 與第一電子層熱連通的第二冷卻系統； 與第二冷卻系統熱連通的第二電子層； 與第二電子層熱連通的第三冷卻系統；以及 與第三冷卻系統熱連通的第三電子層， 其中第一電子層包括處理電子層，所述處理電子層包括多個安裝的積體電路管芯，並且其中第一電子層包括導電材料以使積體電路管芯陣列互連，其中第二電子層包括功率輸送層，其中積體電路管芯陣列的積體電路管芯在與來自功率輸送模組陣列的功率輸送正交的平面中彼此電子通信，並且其中第三電子層包括控制電子層。
  17. 如請求項16之計算組裝件，其中第一電子層對應於有機襯底面板。
  18. 如請求項16之計算組裝件，其中第一電子層對應於晶片扇出面板。
  19. 如請求項16之計算組裝件，其中第一電子層對應於有機襯底面板和矽插入物的組合。
  20. 如請求項16之計算組裝件，其中所述多個安裝的積體電路包括積體電路管芯陣列。
TW111131023A 2021-08-18 2022-08-17 異質多層結構 TW202328859A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163260393P 2021-08-18 2021-08-18
US63/260,393 2021-08-18

Publications (1)

Publication Number Publication Date
TW202328859A true TW202328859A (zh) 2023-07-16

Family

ID=83283086

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111131023A TW202328859A (zh) 2021-08-18 2022-08-17 異質多層結構

Country Status (5)

Country Link
EP (1) EP4388386A1 (zh)
KR (1) KR20240051161A (zh)
CN (1) CN117999528A (zh)
TW (1) TW202328859A (zh)
WO (1) WO2023023089A1 (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9818726B2 (en) * 2015-12-28 2017-11-14 International Business Machines Corporation Chip stack cooling structure

Also Published As

Publication number Publication date
CN117999528A (zh) 2024-05-07
EP4388386A1 (en) 2024-06-26
WO2023023089A1 (en) 2023-02-23
KR20240051161A (ko) 2024-04-19

Similar Documents

Publication Publication Date Title
US4841355A (en) Three-dimensional microelectronic package for semiconductor chips
US11171075B2 (en) Stacked microfluidic cooled 3D electronic-photonic integrated circuit
US7230334B2 (en) Semiconductor integrated circuit chip packages having integrated microchannel cooling modules
EP0410631B1 (en) Article comprising a stacked array of electronic subassemblies
US7772708B2 (en) Stacking integrated circuit dies
US5391917A (en) Multiprocessor module packaging
EP3602621B1 (en) Chip-carrier socket for microfluidic-cooled three-dimensional electronic/photonic integrated circuits
WO1993018547A1 (en) Three dimensional, multi-chip module
US9634959B2 (en) High-density, fail-in-place switches for computer and data networks
US11302674B2 (en) Modular stacked silicon package assembly
US9748218B1 (en) Method and apparatus to facilitate direct surface cooling of a chip within a 3D stack of chips using optical interconnect
US5719745A (en) Extended surface cooling for chip stack applications
US10872835B1 (en) Semiconductor assemblies including vertically integrated circuits and methods of manufacturing the same
US20210305127A1 (en) Heterogeneous integration module comprising thermal management apparatus
TW202328859A (zh) 異質多層結構
TW202310721A (zh) 用於冷卻高功率電子設備的夾層多層結構
TWI844901B (zh) 具有晶圓至晶圓高密度互連之晶圓級系統
US11791319B2 (en) Edge-connected semiconductor systems
TW202327013A (zh) 晶圓至晶圓高密度互連
JPH04171849A (ja) ウェファ冷却方式