JPH041360B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、楽音波形の生成に関するものであ
り、特に複音シンセサイザにおいてそのような波
形を発生させるための改良に関する。

米国特許第4085644号（特願昭51−93519）に
は、主データセツトが計算され主レジスタに記憶
され、そこから複数の楽音発生器の音調レジスタ
へ転送させる複音シンセサイザが記載されてい
る。主データセツトは、発生される楽音のオーデ
イオ波形の1/2サイクルに沿つて等間隔に配置さ
れた点の振幅を規定する。各楽音発生器は、主デ
ータセツト内の２進語を受けとり、複音シンセサ
イザによつて発生されるそれぞれの楽音の基本ピ
ツチにより決定される速度でそれらの語をＤ−Ａ
変換器へ印加する。

上記特許に記述されているような複音シンセサ
イザの特徴の１つは、主レジスタ内の主データセ
ツトからそれぞれの楽音発生器内の個々の音調レ
ジスタへの連続語の転送が、音調レジスタからそ
れぞれの楽音発生器内のＤ−Ａ変換器への２進語
の転送と同期していることである。この特徴があ
るために、楽音発生器によるそれぞれの楽音の発
生を妨げることなく、波形を規定する主データセ
ツトが再計算され、それぞれの楽音発生器にロー
ドされ、結果として発生する楽音に割込むことな
く楽音波形が経時的に変化するようになる。

電子鍵盤楽器の種類を分類するのにはいくつか
の基準がある。それらの楽器は、作動させた鍵盤
スイツチに応答して１つ又はそれ以上の楽音が奏
せられるように実施されているかどうかによつて
単音楽器又は複音楽器に分類することができる。
これらの楽器は、異なる基本ピツチの楽音が発生
される方法により更に分類することができる。オ
ルガンに似た楽器のピツチは、確立されたパイプ
オルガンの術語に従つてフイート数で一般に示さ
れる。従つて、ユニゾンピツチとも呼ばれる８フ
イートピツチは、鍵盤音A₄が基本周波数440Hzを
有する楽音を発生させるピツチである。

ユニゾンピツチ以外ほ楽音ピツチを発生させる
には、２つの主要技術が通常用いられる。第１の
技術は一般的な術語“ストレイト（Straight）”
によつて知られている技術である。ストレイト楽
音実施技術を用いるように構成されたパイプオル
ガンは、各ストツプ（楽音制御装置）に対応して
別々の、そして独立した１列（１セツト）のパイ
プを有する。従つて８フイートストツプはそれ自
身の専用の１セツトのパイプと関連している。４
フイートストツプもまたそれ自身の専用の１セツ
トのパイプを有している。もし８フイートストツ
プと４フイートストツプの両方を引く（作動させ
る）と、各々の作動された鍵盤スイツチは２つの
別個のパイプを吹き鳴らせる。

劇場用オルガンの出現によりもう１つの楽音組
合せ方式が盛んになり、進歩した複雑な形をとる
ようになつた。劇場用オルガンの発達が楽音に行
つた主要な貢献は、“統一された（unified）”ス
トツプという一般的な名称で知られる技術を用い
ることであつた。統一オルガンにおいては、４フ
イートストツプは親（parent）の８フイート列か
ら機械的又は電気的に得られ、作動された鍵盤ス
イツチに関連した楽音よりも１オクターブ高い楽
音を発生する。従つて８フイートおよび４フイー
ト統一ストツプの組合せが選択されると、各押鍵
された楽音は、ユニゾンパイプとそれよりも１オ
クターブ高いパイプを同時に発音させる。これと
同じ一般的な鍵盤スイツチング構成は、普通に用
いられる１セツトのピツチのようなその他のフイ
ート数即ち16′、4′、２ 2/3′、2′、１ 3/5′、1′
に
容易に拡大適用される。この方法により、統一
（unification）は、単一列のパイプからなり多数
のストツプを得るのに用いられてきた。このよう
に統一の１利点は、１列のパイプの使用を多数の
ストツプに拡大できる経済性にある。

大多数の統一オルガン設計に本来備わつている
いくつかの音質上の欠陥が存在する。第１に、統
一楽器を演奏する初心者をしばしばまごつかせる
欠落音（missing notes）の問題がある。８フイ
ートおよび４フイート組合せを引き（２つのスト
ツプを作動させ）C₄を押鍵すると、楽器はC₄と
C₅を同時に奏する。同じストツプ組合せでC₄と
C₅を押鍵すると、楽器は楽音C₄，C₅，C₆を奏す
る。C₅は押鍵した楽音C₄に対する４フイートピ
ツチと押鍵した楽音C₅に対する８フイートピツ
チに対応するので、４つの楽音ではなく３つの楽
音だけが奏せられる。最初にC₄を奏した後にC₅
を奏すると、初心者の奏者は、４フイートストツ
プのためにすでに奏せられつつあるC₅に対する
追加ユニゾン楽音が聞えないので混乱する。その
奏者に聞えるのは、作動されたC₅楽音スイツチ
に対する基音ではないC₅の追加音だけである。
統一楽器の第２の音質特性は、統一システムが、
より短いフイート数（より高いピツチ）では望ま
しいと思われる音よりもはるかに大きな音を発生
することである。これは、実際には１つのユニゾ
ン列から借用された（borrowed）又は統一され
ただけのより短いフイート数に対して別個のラウ
ドネス補正が行われないからである。

ストレイトオルガン設計は、通常共通の音族
（tone families）のなかのより高いピツチに対し
て異なる高調波構造を使用する。更に、より短い
フイート数の列は一般にフイート数が短かくなる
につれて次第に静かで快い音を出すようになつて
いるので、それらの組合せはユニゾンピツチ楽音
と音楽的によく混じり合う。

電子オルガンを統一させるためのシステムは、
“鍵盤楽器に使用するための多重ピツチ発生器”
と題する米国特許題3697661号に記載されている。
このシステムは従来の鍵盤スイツチ時分割多重化
を用いることによつて動作する。統一
（unification）は、所望の統一ピツチに応じて遅
延した後に多重タイムスキヤンの後の方のスロツ
トに押鍵した位置を挿入することによつて得られ
る。

“デジタルオルガン”と題する米国特許第
3515792号、“コンピユータオルガン”と題する米
国特許第3809789号および“複音シンセサイザ”
と題する米国特許第4085644号（特願昭51−
93519）に記載されているようなデジタル楽音発
生器は一般にストレイトオルガンとして実施され
ている。この選択は、一部は音質上の理由から行
われており、また一部はそのようなシステムにお
いては、統一楽音ストツプ設計を得るのに必要な
特別な回路を追加するよりも、相異なるストツプ
ピツチのためのストレイトオルガン設計を実施す
る方がはるかに経済的であることが判つているか
らである。上記に参照したデジタル楽音発生シス
テムにおいては、高調波抑制（Suppression）機
構によつて得られる。例えば、４フイートストツ
プは、セツト全体の高調波から偶数高調波のみを
使用し、すべての奇数高調波を阻止することによ
つて実施される。２ 2/3フイートストツプは、高
調波順序３、６、９、12、15、…のみを使用し、
他のすべての高調波を阻止することによつて実施
される。この高調波阻止技術は、フイート数とは
関係なく各ストツプに対して独立したラウドネス
を設計することができ、他のストツプ又はフイー
ト数の影響をうけないでいられるそれ自身の１セ
ツトの高調波成分を有する“適正な”オルガン音
質設計に極めて近似する。より短いフイート数の
ストツプに対して高調波抑制を用いる方法に帰属
する負の音（negative tonal）は、すべての組合
されたストツプがユニゾンピツチにフエーズロツ
クされている（phase locked）ことである。

統一（unification）の自由な使用を基礎にし
ている非常に大衆的なアメリカの劇場用オルガン
の音質特性を模倣したいと思う場合には、統一ス
トツプが望ましい。参考のため述べたデジタル楽
音発生器は、上記に参考のために述べた米国特許
第3697661号に記載したような鍵盤システムを使
用し、追加の楽音発生器を加えることによつて直
接的な方法で統一することができる。基本的なデ
ジタルオルガンは通常12個の楽音発生器を有す
る。各統一ピツチに対して楽音発生器12個の追加
セツトが必要である。これらの追加セツトの楽音
発生器は、価格の点から統一の使用をやめさせる
のに十分である。

本発明の目的は、楽音発生器の数を増やさず
に、またシステムタイミングクロツクの速度を増
加することなく、複音シンセサイザにおける統一
楽音設計をうることである。

米国特許第4085644号（特願昭51−93519）に記
載されている型の複音シンセサイザにおいては、
楽音波形へ変換されるデータを与えるように、計
算サイクルとデータ転送サイクルが反復して、ま
た独立して実施される。計算サイクルの期間中
に、予め選択された楽音を特徴づける１セツトの
記憶された高調波係数を用いて離散的フーリエ演
算を実施することによつて、主データセツトがつ
くられる。この計算はいかなる楽音周波数とも非
同期である速い速度で行われる。フーリエ演算に
より要求される高調波係数および直交関数がデジ
タルに形で記憶され、計算がデジタル的に行われ
ることが好ましい。計算サイクルの終りには、主
データセツトが主レジスタに記憶される。

計算サイクルに引きつづいて転送サイクルが始
まり、この転送サイクルの期間中に主データセツ
トは複数の音調レジスタのうちから予め選ばれて
いた音調レジスタへ転送される。計算サイクルお
よび転送サイクルの期間中、楽音の発生は割込ま
れることなしに続けられる。

本発明は、統一された劇場用オルガンの音色効
果特性がえられる改良された配置を指向する。計
算サイクルは３つの区分に分けられ、結果として
えられるデータは３つのデータレジスタに記憶さ
れる。同一セツトの高調波係数が、計算サイクル
の各区分における計算に用いられる。４フイート
主データセツトは、８フイートピツチに対応する
主データセツトのために上記参照特許に述べた方
法により、計算サイクルの第１区分の間に計算さ
れる。計算サイクルの第２区分の間には、８フイ
ート楽音の主サイクルに対する半分のデータ点が
特別な方法で計算され、以前に計算された４フイ
ート主データセツト値へ点別に（point−wise）
加算される。計算サイクルの第３区分の間には、
16フイート主データセツトが、完全な１波形周期
を構成するデータ点の数の1/4に対して計算され
る。

計算サイクルの３区分が完了後に、その結果え
られる主データセツトは特別な方法で統合され、
３つの音調レジスタへ転送される。音調レジスタ
からアクセスされたデータは波形対称に基づいた
論理を用いて統合され、統一音質構造の所望の結
果を発生させる。統一された出力デジタルデータ
はアナログ信号に変換され、このアナログ信号は
普通の音響発生システムへ与えられる。

本発明は“複音シンセサイザ”と題し、こゝに
参考のため組入れられている米国特許第4085644
号（特願昭51−49272）に詳細に記載されている
型の複音シンセサイザ用の楽音発生システムの改
良を指向する。下記の記述において、参照特許に
記載したシステムのすべての素子は、上記特許に
用いた同一番号の素子に対応する２桁数字によつ
て示されている。３桁数字によつて示されている
すべてのシステム素子ブロツクは、本発明の改良
を実施するために複音シンセサイザに加えられた
素子に対応する。

第１図は16フイート、８フイートおよび４フイ
ートピツチの統一楽音を同時に発生させるための
本発明の実施例を示す。３ピツチのこのセツト
は、劇場用オルガンに最もしばしば用いられるピ
ツチである。これらのピツチは本発明の限界を示
すものではなく、他のピツチへ範囲を拡大するこ
とも容易である。

音響システム１１は、最高12までの別々のオー
デイオ信号を受信し混合することができるオーデ
イオ音響システムを一般的に示す。音響システム
への各入力は、ブロツクで表示されている楽音発
生器１３０によつて一般的に示される１セツト12
個の楽音発生器に含まれるそれ自身の楽音発生器
によつて発生される。楽音発生器は、楽音鍵盤ス
イツチ１２上の鍵スイツチの作動に応答して割当
てられる。最高12個までの鍵を同時に作動させ
て、12もの多くの楽音を同時に発生させることが
できる。12音を有する複音システムは１列として
上げただけであつて、システムの限界を示すもの
でないことは理解されるであろう。

このセツトの楽音発生器はすべて計算および論
理回路が発生させる共通のデータを受信する。

楽器鍵盤上の鍵が押され鍵盤スイツチを作動さ
せると、音調検出・割当回路１４はその特定の作
動された鍵盤スイツチに対応する情報を記憶し、
システム内の12個の楽音発生器のうちの現在割当
てられていない１個の楽音発生器へその鍵を割当
てる。その音調又は鍵盤スイツチおよびそれが特
定の楽音発生器に割当てられたという事実が、音
調検出・割当回路１４内のメモリ（図示されてい
ない）に記憶される。適当な音調検出・割当回路
サブシステムの動作は、こゝに参考のため組入れ
られている“鍵盤スイツチ検出・割当装置”と題
する米国特許第4022098号（特願昭51−110652）
に記載されている。

３区分からなる計算サイクルは、実行制御回路
１６により開始される。計算サイクルは、１個又
はそれ以上の鍵が鍵盤上で作動された時に開始さ
せることができる。下記に述べるように、計算サ
イクルの開始は転送サイクルの完了まで抑止され
ているので、楽音発生は計算サイクルおよび転送
サイクルの順序の間中割込みなしで継続すること
ができる。

計算サイクルの３区分の間に行われる詳しい計
算は、第２図に示してある波形対称によつて動機
づけられる。第２図はフーリエ変換の正弦関数の
みを用いて楽器をきわめてしばしば用いられる６
つの楽音フイート数に対する基本波形を示す。こ
の１セツト６つのフイート数に対する基本周波数
波形はすべてその半波点付近で点対称であること
が観察される。16フイート波形の1/2サイクルの
みが第２図に示されている。８フイート波形は1/
４波点付近で偶数対称を示すが、４フイート波形
は1/4波点付近で奇数対称を示す。

基本的な８フイート楽音のすべての奇数高調波
は1/4波点付近で偶数対称であり、半波点付近で
は奇数対称であることに気づく。８フイート楽音
のすべての偶数高調波は1/4波点付近で奇数対称
であり、半波点付近で奇数対称である。

余弦波関数をフーリエ変換に用いると、基本的
な８フイート楽音の奇数高調波は1/4波点付近で
奇数対称であり、半波点付近で偶数対称である。
偶数高調波は1/4波点付近で偶数対称となり、半
波点付近で偶数対称となる。

三角関係における正弦波関数の代りに奇数対称
の直交関数を用いた場合、或いはフーリエ演算に
おいて三角関数の余弦波関数の代りに偶数対称直
交関数を用いた場合にも、同様な対称関係がみら
れる。

８フイートおよび４フイート波形の1/4波およ
び半波対称は、“同時発生の音声ピツチを備えた
複音シンセサイザ”と題する1979年８月９日付出
願の米国出願特許第4257304号（特願昭55−
108160号）記載の方法に似た方法によつて、計算
サイクルの第１および第２区分の期間中に結合フ
イート数波形主データセツトを発生させるのに用
いられる。参照した出願と本出願の譲受人は同じ
である。本発明においては、４フイート計算サイ
クルは計算サイクルの第１区分の間に起き、参照
した係属中の出願の８フイート計算サイクルに対
応する。同様に、本発明の８フイート計算サイク
ルは計算サイクルの第２区分の間に発生し、参照
した係属中の出願の16フイート計算サイクルに対
応する。

計算サイクルの第１区分が開始されると、実行
制御回路１６はピツチ制御信号を４フイート状態
にセツトする。この状態を“０”論理状態と呼ぶ
ことができる。語カウンタ１９および高調波カウ
ンタ２０の増分は、参考のために述べた米国特許
第4085644号（特願昭51−93519）に記載されてい
る。

語カウンタ１９はモジユロ３２をカウントする
ように実施されている。これは最高32の高調波を
有する４フイートピツチに対する波形に対応す
る。この32という数は“セツト”数と呼ばれ、主
データセツトのデータ語の数を意味する。このカ
ウンタの状態は、データを１セツトのレジスタ、
即ち主レジスタ３４、奇数主レジスタ１０７およ
び偶数主レジスタ１０８へアドレスし、またそれ
らのレジスタからアドレスアウトするのに用いら
れる。高調波カウンタ２０は、語カウンタ１９が
その初期状態に戻る度毎に増分する。高調波カウ
ンタ２０は、主データセツトの計算に用いられる
最大高調波ナンバーに対する特定値をモジユロと
してカウントするように実施されている。この最
大値は語カウンタ１９に用いられるセツト数以下
である。

ゲート２２は実行制御回路１６に応答して高調
波カウンタ２０の現在の状態を加算器アキユムレ
ータ２１へ転送し、この加算器アキユムレータ２
１は現在のデータをそのアキユムレータに現在あ
る値に加算する。

計算サイクルの各区分の開始時に、実行制御回
路１６は、語カウンタ１９、高調波カウンタ２０
および加算器アキユムレータ２１状態を初期状態
にする。

２進右シフト回路１０１は、計算サイクルの第
１区分の間にピツチ制御信号の“０”状態に応答
して、データを不変のまゝ加算器アキユムレータ
２１からメモリアドレスデコーダ２３へ転送す
る。

加算器アキユムレータ２１の内容は引数値
（argument）と呼ばれ、メモリアドレスデコーダ
２３によつてアドレツシングデータ形式に変換さ
れた後に正弦波関数表２４から記憶されたデータ
値をアドレスするのに用いられる。

統一セツトの楽音を発生させるのであるから、
計算サイクルの３区分の期間中に計算されるすべ
ての主データセツト値は、奇数高調波係数メモリ
１０２と偶数高調波係数メモリ１０３に記憶され
た１セツトの高調波係数を用いることによつて発
生される。

フリツプフロツプ１１３は、語カウンタ１９が
その初期カウント状態に設定されるのと同時に計
算サイクルの第１区分の開始時にセツトされる。

４フイートのストツプスイツチに応答する計算
サイクルの第１区分の前半に対しては、高調波カ
ウンタ２０の状態に応答してメモリアドレスデコ
ーダ２５により奇数高調波係数メモリ１０２から
アドレスされた奇数高調波係数が、フリツプフロ
ツプ１１３のＱ＝“１”に応答して奇偶数高調波
選択回路１０４によつて選択され転送される。

完全な１セツトの奇数高調波値が計算サイクル
の第１区分の前半に用いられた後、第１区分の後
半では、高調波カウンタ２０はそのモジユロカウ
ンテイング動作の故にその初期状態にもどり、そ
れと同時にリセツト信号を発生させる。高調波カ
ウンタ２０によりリセツト信号が発生するとフリ
ツプフロツプ１１３をリセツトするので、その出
力状態はＱ＝“０”となる。状態Ｑ＝“０”に応答
して奇偶数高調波選択回路１０４は、偶数高調波
係数メモリ１０３から読出された偶数高調波係数
を選択し転送する。

奇偶数高調波選択回路１０４によつて選択され
た高調波係数は、正弦波関数表２４から読出され
た正弦波関数値と乗算器２８によつて乗算され
る。フーリエ演算に対するこれら積の値は構成要
素である高通波成分と呼ばれる。

計算サイクルの第１区分の間にピツチ制御信号
の“０”状態に応答して、データ選択回路１０５
は語カウンタ１９の状態に応答して主レジスタ３
４から読出されたデータを転送し、入力の１つと
して加算器３３へ与える。加算器３３への第２入
力は、乗算器２８により与えられる積のデータで
ある。加算器３３からの合計和のデータは、ピツ
チ制御信号の“０”状態に応答して、データ選択
回路１０６を介して転送され主レジスタ３４に書
込まれる。

ピツチ制御信号は、各状態が計算サイクルの３
区分のうち１つを指定する３状態２進信号（２ビ
ツト語）である。

計算サイクルの第１区分が完了すると、８フイ
ートのストツプスイツチに応答する計算サイクル
の第２区分が始まり、第１区分と同様、前半で奇
数計算サイクル、後半で偶数計算サイクルの処理
が行われる。この間に８フイートピツチに対応す
る主データセツト値がつくられる。フリツプフロ
ツプ１１３は、語カウンタ１９がその初期状態に
リセツトされる時にその語カウンタ１９によつて
発生されるリセツト信号に応答して、第２区分の
開始時にセツトされる。ピツチ制御信号の第２状
態に応答して、２進右シフト回路１０１は、その
すべての入力データを１右２進ビツトシフトによ
りシフトさせる。その最終的な結果として、加算
器アキユムレータ２１からのデータは、それがメ
モリアドレスデコーダへ転送されると、その絶対
値（magnitude）は1/2に減少する。これによつ
て、正弦波関数表２４からの値をアドレスするた
めのスケール（基準化）された引数値が与えられ
る。

計算サイクルの第２区分の間におけるシステム
動作の残りの部分は、計算サイクルの第１区分の
間における動作と同様な方法で進行する。主デー
タセツトへの８フイート寄与は、計算サイクルの
第１区分の間にえられた以前に計算されたサブマ
スター４フイート主データへ点別に加算される。
この点別の加算は、ピツチ制御信号の“１”状態
に応答して主レジスタ３４からデータを選択し主
レジスタ３４へデータを転送するデータ選択回路
１０５およびデータ選択回路１０６の協同作用に
よつて実施される。このように４フイート、８フ
イートに対応する第１主データセツトは主レジス
タに貯えられる。

16フイートのストツプスイツチに応答する計算
サイクルの第３区分の間に、16フイートピツチ波
形の1/4サイクルに対応する32点が、２成分主デ
ータセツトにおいて計算される。ピツチ制御信号
は、第２区分が終了すると開始される計算サイク
ルの第３区分の間に、実行制御回路により状態
“２”におかれる。

ピツチ制御信号の状態“２”に応答して、２進
右シフト回路１０１は、データを加算器−アキユ
ムレータ２１からメモリアドレスデコーダ２３へ
転送する時に２つの２進ビツト位置の右シフトを
行い、正弦波関数表２４からデータをアドレスす
るためにスケールされた引数を与える。

データ選択回路１０５および１０６は、奇数高
調波が奇偶数高調波選択回路１０４によつて選択
されるとデータを第３主データセツトとして偶数
主レジスタ１０８へ転送しまたデータを偶数主レ
ジスタ１０８から転送し、偶数高調波が奇偶高調
波選択回路１０４によつて選択されるとデータを
第２主データセツトとして奇数主レジスタ１０７
へ転送しまたデータを奇数主レジスタ１０７から
転送する。

第３図は16フイートストツプスイツチ、８フイ
ートストツプスイツチ、および４フイートストツ
プスイツチに応答する16フイート、８フイートお
よび４フイートの統一された楽音ピツチを同時に
発生させるために３つの主データセツトを用いる
ための論理の詳細を示す。第３図において、下記
のシステムブロツクは、第１図においてブロツク
表示された楽音発生器１３０により示される楽音
発生器のセツトの１つを構成する：即ち、音調ク
ロツク３７、音調レジスタ３５、奇数音調レジス
タ１１０、偶数音調レジスタ１１１、アツプ／ダ
ウンカウンタ１１２、２の補数回路１１５、２の
補数回路１１６、加算器１１４、加算器１１７、
補数制御回路１１８、Ｄ−Ａ変換器４８。

クロツク選択回路４２は、計算サイクルの間に
タイミング信号をシステム主クロツクからアドレ
ス選択回路１０９へ転送する。実行制御回路１６
からの主クロツクタイミングおよび制御信号に応
答して、アドレス選択回路１０９は語カウンタ１
９の状態を主レジスタ３４、奇数主レジスタ１０
７および偶数主レジスタ１０８へ転送し、計算サ
イクルの間にこれらのレジスタから読出され、こ
れらのレジスタへ書込まれたデータのアドレスを
制御する。

計算サイクルが終了すると、転送サイクルが開
始され、３つの主データセツトレジスタ中のデー
タを音調選択回路４０を介して転送する。音調選
択回路４０は、どの楽器発生器セツトがデータ転
送のために選択されるかを決定する。データ転送
のため、クロツク選択回路４２は、音調クロツク
３７からタイミング信号を選択し、主データセツ
ト値を含む３つのレジスタからデータをアドレス
する。この方法により、計算サイクルおよびデー
タ転送サイクルの間割込み動作なしで楽音発生が
継続する。楽音発生を妨げることなくこのデータ
転送が行われる方法は、参考のため述べた米国特
許第4085644号（特願昭51−93519）に記載されて
いる。

転送サイクルが終了すると、主レジスタ３４中
にあるデータは音調レジスタ３５へ転送され、奇
数主レジスタ１０７中のデータは奇数音調レジス
タ１１０へ転送され、偶数主レジスタ中のデータ
は偶数音調レジスタ１１１へ転送される。

音調レジスタ３５に記憶されている結合主デー
タセツトは、その割当てられた音調クロツク３７
によつて決定される速度でアドレスアウトされ
る。電圧制御発振器である音調クロツク３７を実
施するためには、いろいろな方法がある。そのよ
うな１実施例は、こゝに参考のため述べてある
“周波数ナンバー制御クロツク”と題する米国特
許第4067254号（特願昭51−140616）に詳述され
ている。

音調クロツク３７は、アツプ／ダウンカウンタ
１１２を増分させるのに用いられる１列のクロツ
クパルスを与える。アツプ／ダウンカウンタ１１
２は初期状態０から状態31までカウントし、つい
で状態31を反復し、それからカウンタは状態０ま
で減分し、状態１が反復され、カウンタサイクル
が反復される。アツプ／ダウンカウンタ１１２の
状態は、音調レジスタからデータをアドレスする
のに用いられ、一方カウント方向は、第２図に図
示した対称性を用いて出力波形データ点を構成す
る論理を制御するのに用いられる。

アツプ／ダウンカウンタ１１２がその“アツ
プ”カウンテイングモードにある場合には、逆信
号（REVERSE signal）は論理状態“０”を有
し、このカウンタがその“ダウン”カウンテイン
グモードにある場合には、この信号は論理状態
“１”を有する。この逆信号はアツプ／ダウンカ
ウンタ回路によつてつくり出される。音調レジス
タ３５に記憶されたデータは、音調クロツク３７
により決定される速度でアドレスアウトされる。
この速度は、32点が４フイートピツチの基本音の
楽音周期（musical period）に対応するような
速度で、音調レジスタ３５中の32データ点が読出
されるように選択される。

逆信号が論理状態“０”にある場合には、音調
レジスタ３５から読出されたデータはそのまゝ変
化せずに２の補数回路１１３によつて加算器１１
４へ転送される。逆信号は論理状態“１”にある
場合には、音調レジスタから読出されたデータ
は、加算器１１４へ転送される前に２の補数回路
１１３によりその対応する２の補数形に変換され
る。上述の動作の結果として、２の補数回路１１
３から加算器１１４へのデータ入力は、結合され
統一された８フイートおよび４フイート楽音に対
応する。

同じ音調クロツク３７タイミング信号を用い
て、アツプ／ダウンカウンタの状態に応答して奇
数音調レジスタ１１０および偶数音調レジスタ１
１１から読出されたデータは結合され、所望の統
一された16フイート楽音波形データをつくる。補
数制御回路１１８は、２の補数回路１１５および
２の補数回路１１６の動作を決定する制御信号を
発生させる。

第４図は、論理ブロツク、即ちカウンタ１５
０、フリツプフロツプ１５１、フリツプフロツプ
１５２、アンドゲート１５３からなる補数制御回
路１１８の詳細な動作を示す。アツプ／ダウンカ
ウンタ１１２からの逆信号の“０”状態に応答し
て、両方のフリツプフロツプはリセツトされるの
で、それらの出力状態はＱ＝“０”となる。Ｑ＝
“０”状態信号は２の補数回路１１５をして奇数
音調レジスタ１１０から読出されたデータを変え
ずにそのまゝ加算器１１７へ転送させる。

カウンタ１５０がそのカウント64状態に達する
と、フリツプフロツプをセツトするのに用いられ
る状態64セツト信号が発生するので、その出力状
態はＱ＝“１”となる。Ｑ＝“１”状態信号は、２
の補数回路１１５をして、奇数音調レジスタ１１
０から読出されたデータに対して、それが加算器
１１７へ転送される前に２の補数２進動作を行わ
せる。

カウンタ１５０は、カウンタがその初期状態に
戻つた時に、そのモジユロ１２８カウンテイング
実施の故にモジユロリセツト信号を発生させる。

モジユロリセツト信号およびアンドゲート１５
３への逆信号入力信号に応答して、フリツプフロ
ツプ１５１は再びリセツトして、16フイート楽音
データに対する別の読出しサイクルを開始させ
る。

前のシステム論理の結果として、16フイートデ
ータ読出しサイクルの最初の32音調クロツクパル
スに対して、データは奇数音調レジスタ１１０か
ら“アツプ”方向に読出され、そのまゝ変化せず
に加算器１１７へ転送される。カウント32から63
までに対しては（最初のカウント状態を０と仮定
して）データは逆の方向、即ち“ダウン”方向へ
奇数音調レジスタから読出され、そのまゝ変化せ
ずに加算器１１７へ転送される。カウント64〜95
に対しては、データは“アツプ”方向へ読出さ
れ、加算器１１７へ転送される前に２の補数化が
行われる。カウント96〜127に対しては、データ
は逆方向に読出され、加算器１１７へ転送される
前に２の補数化が行われる。この１組の動作は、
波形周期の1/4に対応するデータセツトから奇数
高調波成分に対する16フイート楽音波構造を正し
く再構成する。

カウント状態０〜31の間は、フリツプフロツプ
１５２はその出力状態をＱ＝“０”に保つ。従つ
て、16フイートデータ読出しサイクルの最初の32
カウントに対しては、データは偶数音調レジスタ
１１１から順方向へアドレスアウトされ、２の補
数回路１１６を介してそのまゝ変化せずに加算器
１１７へ転送される。カウンタ１５０がカウント
状態32に増分されると、フリツプフロツプ１５２
をセツトするのに用いられる状態32セツト信号が
発生し、その出力状態をＱ＝“１”にする。従つ
て、16フイートデータ読出しサイクルのカウント
32〜63に対しては、偶数音調レジスタ１１１から
逆方向にアドレスアウトされたデータは、それが
加算器１１７へ転送される前に、２の補数回路１
１６によつて行われる２の補数２進動作を実施さ
せる。カウント状態64においては、フリツプフロ
ツプ１５２は状態64セツト信号によりリセツトさ
れるので、出力状態はＱ＝“０”となる。従つて、
カウント64〜96に対してはデータは偶数音調レジ
スタ１１１から順方向へアドレスアウトされ、そ
のまゝ変化せずに加算器１１７へ転送される。カ
ウント状態96においては、フリツプフロツプ１５
２をセツトする状態96セツト信号が発生するの
で、カウント96〜127に対する出力状態はＱ＝
“１”である。従つて、カウント96〜127に対して
は、データは偶数音調レジスタ１１１から逆方向
にアドレスアウトされ、データが加算器１１７へ
転送される前に２の補数回路１１６により２の補
数２進動作が行われる。最終的な結果として、16
フイート楽音波構造の偶数高調波成分が、波形周
期の1/4に対応する記憶されたデータセツトから
再構成される。

前の16フイートデータ読出しサイクルは継続的
に反復される。16フイート波形データは、加算器
１１４にある８フイートおよび４フイート波形デ
ータとともに加算される。結合され統一されたデ
ジタルデータは、Ｄ−Ａ変換器４８によりアナロ
グ信号に変換される。加算器５５は１セツトの楽
音発生器のうちの他の楽音発生器が発生されたア
ナログ信号を結合し、その結合信号は可聴楽音を
発生させるために音響システム１１によつて使用
される。

第５図は、第１図のシステムに用いられる実行
制御回路１６の詳細を示す。１６０およびそれ以
上の番号を有する第５図のシステム論理ブロツク
は、実行制御回路１６を構成する素子である。計
算サイクルは、フリツプフロツプ１６２がセツト
された時に開始されるので、その出力状態はＱ＝
“１”である。現在転送サイクルに対する要求が
なければ、音調検出・割当回路１４より楽器鍵盤
上で鍵の割当てによつてフリツプフロツプ１６２
はセツトできる。転送サイクルが線４１上の信号
によつて示されているように開始されていれば、
ノアゲート１６５は計算サイクルの開始を妨げ
る。また、音調検出・割当回路１４は、もしこの
サブサイクルが楽器鍵盤上で鍵が作動されたこと
を検出すると、転送サイクル開始の要求を発生す
る。システム論理は、個々の楽音発生器またはセ
ツト全体の楽音発生器に対する各転送サイクルが
終了すると自動的に計算サイクルを開始させるこ
とである。

フリツプフロツプ１６２が計算サイクルの開始
時にセツトされると、その出力状態Ｑ＝“１”は
エツジ検出回路１６３により信号パルスINITに
変換される。INITは、ピツチ制御回路１６４の
ピツチ制御信号を設定するのに、そしてカウンタ
１９，１６１，２０をリセツトするのに用いら
れ、また第１図に示した他のシステム素子のため
に用いられるがその動作は上述した通りである。

次に３つの区分、すなわち第１区分で４フイー
トデータセツト、第２区分で８フイートデータセ
ツト、第３区分で16フイートデータセツトを計算
する場合で、区分計算の省略のない関係について
述べる。

第１、第２、第３区分の計算開始時に、ピツチ
制御回路１６４はINIT信号に応じて４フイート
データセツトのための第１区分の計算を示す状態
“０”をピツチ制御信号として送出し、この状態
“０”に応じて第１図で述べたシステムで、４フ
イートデータセツトを計算する。４フイートデー
タセツトの計算を終了すると、ピツチ制御回路１
６４は８フイートデータセツトのための第２区分
の計算を示す状態“１”をピツチ制御信号として
送出し、この状態“１”に応じて同様に８フイー
トデータセツトを計算する。更に８フイートデー
タセツトの計算が終了すると、ピツチ制御回路１
６４は16フイートデータセツトのための第３区分
の計算を示す状態“２”をピツチ制御信号として
送出し、この状態“２”に応じで16フイートデー
タセツトを計算する。16フイートデータセツトの
計算が終了した後、ピツチ制御回路１６４はフリ
ツプフロツプ１６２をリセツトするリセツト信号
を送出する。このリセツト信号によつて、フリツ
プフロツプ１６２はリセツトされ、計算サイクル
は終了する。

このような区分計算を省略されない場合でスト
ツプスイツチが選択されていないとき、４および
８フイートデータセツトのための主レジスタ、16
フイートデータセツトのための奇数主レジスタお
よび偶数主レジスタに不定なデータセツトが形成
されないようにするためには、選択されていない
フイートの計算区分の間、第１図の乗算器２８の
出力で加算器３３の入力が“０”となるようにす
ればよい。そのためには、１つの例として乗算器
２８と加算器３３の間にゲートを設けて、選択さ
れていないフイートの計算区分の間はゲートする
ようにすればよい。

次に選択された各フイートのストツプスイツチ
のスイツチ状態に応じて各フイートの区分計算を
取り除くことによつて計算時間を節約するための
容易な方法について述べる。

例えば、４フイートのストツプスイツチが閉じ
ていれば、ピツチ制御回路１６４はINIT信号に
応じて４フイートデータセツトのための第１区分
の計算可能状態を示す状態“０”をピツチ制御信
号として送出する。そして４フイートデータセツ
トの計算を行ない、それが終了すると、８フイー
トストツプスイツチが閉じた状態であれば、ピツ
チ制御回路１６４はピツチ制御信号の状態を
“１”として８フイートの区分計算可能状態とす
る。８フイートの区分計算終了後に、ピツチ制御
回路１６４は16フイートの区分計算を示す状態
“２”として16フイートの区分計算可能状態にす
る。しかしもし、８フイートストツプスイツチが
閉じていない状態であれば、ピツチ制御回路１６
４は８フイートの区分計算を示す状態“１”をス
キツプして、ピツチ制御信号の状態を直接“２”
として16フイートの区分計算可能状態にする。こ
こで、16フイートストツプスイツチが閉じた状態
であれば、16フイートデータセツトの計算を行な
い、それが終了すると、ピツチ制御回路１６４は
フリツプフロツプ１６２をリセツトするリセツト
信号を送出して、計算サイクルは終了するが、も
し16フイートストツプスイツチが閉じていない状
態であれば、ピツチ制御回路１６４は16フイート
の区分計算をスキツプして、フリツプフロツプ１
６２をリセツトするリセツト信号を送出して、計
算サイクルは終了する。

一方、４フイートのストツプスイツチが閉じて
いなければ、ピツチ制御回路１６４はINIT信号
に応じて４フイートデータセツトのための第１区
分の計算可能状態を示す状態“０”をスキツプし
て、８フイートあるいは16フイートの区分計算を
するために、ピツチ制御信号の状態を直接特定の
区分計算可能状態にする。

このように、区分計算を省略された場合で、４
および８フイートの区分計算が両方省略されたと
きは、４および８フイートデータセツトのための
主レジスタは不定なデータセツトであり、また16
フイートの区分計算が省略されたときは、16フイ
ートデータセツトのための奇数主レジスタおよび
偶数主レジスタもまた不定なデータセツトである
ので、選択されていないフイートの状態に応じ
て、各主レジスタの内容をゲートするようにして
第３図に示す各音調レジスタに“０”が転送され
るようにすればよい。

そのためには、１つの例として音調選択回路４
０への各主レジスタからの出力にゲートを設け
て、各フイートストツプスイツチの状態でゲート
するようにすればよい。

第１図に示してあり上記に説明した本発明の実
施例は、１個の音調クロツクタイミング源により
楽音発生器へ与えられたタイミングから16、８お
よび４フイートの統一されたピツチを同時に発生
させる。オルガンと称せられる一般的な型の一部
の比較的大きな楽器においては、ミユーテーシヨ
ンピツチで統一された楽音をつくり出すことが望
ましい時がある。ミユーテーシヨンピツチは、２
2/3フイート、２フイートおよび１ 3/5フイート
に対応するピツチのようなピツチを含む。ミユー
テーシヨン楽音は、以前に参考のため述べた高調
波抑制技術を用いることにより８又は４フイート
ピツチに対して上述した方法と同じ方法で得るこ
とができる。

第６図はオクターブおよびミユーテーシヨンピ
ツチで統一された楽音を発生させるための本発明
の別の実施例を示す。16、８および４フイートピ
ツチがオクターブピツチとして言及されている。
計算サイクルは、システムによつて発生される統
一されたピツチの総数に対応する多数の区分に分
けられる。

第１図に示したシステムの２進右シフト回路１
０１は、第６図に示したシステムの乗算器１７０
によつて置き代えられている。乗算器１７０は、
データがメモリアドレスデコーダ２３へ転送され
る前に、加算器−アキユムレータから読出された
データに一定のスケールフアクタを乗算するよう
に実施されている。第１表は計算サイクルの各種
区分に用いられるスケールフアクタを示す。

第１表 ピツチフイート数 スケールフアクタ 16 1/4 ８ 1/2 ４ １ ２ ２ １ ４ ２ 2/3 3/2 １ 5/3 5/2 １セツトの予め選択したスケールフアクタを乗
算器１７０内のメモリに記憶することができ、値
はピツチ制御信号の状態に応答して選ぶことがで
きる。

16フイートピツチを除くすべてのピツチに対す
る成分主データセツトは、第１図に図示した本発
明の実施例に対して上述した方法で、８および４
フイートピツチに対する主データセツトと結合さ
れる。16フイート主データセツトおよびデータ読
出しサイクルは、第１図に関連して上述したのと
同じように処理される。

本発明の方法で１セツトのミユーテーシヨンピ
ツチを得る利点は、僅か単一セツトの高調波係数
がすべてのピツチと高調波抑制論理によつて共有
されること、又は特別の高調波デートセツトを必
要としないということである。楽音上の結果は、
統一されたオルガンにより発生する楽音に似てい
る。

第１図に示す正弦波関数表２４は、参考のため
に述べてある米国特許第4085644号（特願昭51−
93519）に記載してある直交関数表により取り替
えることができる。正弦関数の代りに奇数対称直
交関数を使用することができ、余弦関数の代りに
偶数対称直交関数を使用することができる。

【図面の簡単な説明】

第１図は本発明の実施例の概略的なブロツク図
である。第２図は１セツトの楽音ピツチに対する
波形対称をグラフで示したものである。第３図は
楽音発生器の概略的なブロツク図である。第４図
は補数制御回路の概略的なブロツク図である。第
５図は実行制御回路の概略的なブロツク図であ
る。第６図は本発明の別の実施例に対する概略的
なブロツク図である。 第１図において、１１は音響システム、１２は
楽器鍵盤スイツチ、１４は音調検出・割当回路、
１６は実行制御回路、１９は語カウント、２０は
高調波カウンタ、２１は加算器−アキユムレー
タ、２２はゲート、２３，２５はメモリアドレス
デコーダ、２４は正弦波関数表、２８は乗算器、
３３は加算器、３４は主レジスタ、３７は音調ク
ロツク、４０は音調選択回路、４２はクロツク選
択回路、１０１は２進右シフト回路、１０２は奇
数高調波係数メモリ、１０３は偶数高調波係数メ
モリ、１０４は奇偶高調波選択回路、１０５，１
０６はデータ選択回路、１０７は奇数主レジス
タ、１０８は偶数主レジスタ、１０９はアドレス
選択回路、１１３はフリツプフロツプ、１３０は
楽音発生器。

Claims (1)

1. 【特許請求の範囲】 １ 互に異なるフイートピツチの複数の統一され
   た楽音からなる結合楽音波形を生成するための１
   セツトの高調波係数を記憶する高調波係数メモリ
   手段と、 正弦波関数値を記憶した正弦波関数値記憶手段
   と、 前記異なるフイートピツチに対応して区分され
   た各計算サイクルの間に、前記異なるフイートピ
   ツチの内の最大フイートピツチ以外の楽音のため
   に前記異なるフイートピツチに応じたアドレスで
   前記正弦波関数値記憶手段より読み出された正弦
   波関数値と前記高調波係数メモリ手段の前記１セ
   ツトの高調波係数の全部とで前記結合楽音波形の
   １／４周期に対応する第１データセツトを作成し、
   前記最大フイートピツチの楽音のために前記最大
   フイートピツチに応じたアドレスで前記正弦波関
   数値記憶手段より読み出された正弦波関数値と前
   記高調波係数メモリ手段の前記１セツトの高調波
   係数の内の偶数次高調波係数および奇数次高調波
   係数とでそれぞれ前記結合楽音波形の1/4周期に
   対応して前記最大フイートピツチの楽音波形の1/
   ４周期に対応する第２データセツトおよび第３デ
   ータセツトを作成する手段と、 前記第１データセツト、第２データセツト、第
   ３データセツトを記憶する複数の主メモリ手段を
   含む第１メモリ手段と、 前記第１データセツト、第２データセツト、第
   ３データセツトを記憶する音調メモリ手段を複数
   含む第２メモリ手段と、 可変音周波高数情報発生器と、 前記第１メモリ手段から前記第１データセツ
   ト、第２データセツト、第３データセツトをアド
   レスアウトして、前記第２メモリ手段に転送する
   データ転送手段と、 可逆読み出し手段を含み、前記可変音高周波数
   情報発生器の出力に応答し、前記第２メモリ手段
   から前記第１データセツト、第２データセツトな
   らびに第３データセツトを前記可逆読み出し手段
   で繰返し読み出し、前記可逆読み出し手段に応答
   して前記読み出された各データセツトから前記互
   に異なるフイートピツチの楽音を再構成する補数
   手段を通し相互に加えて前記第１データセツト、
   第２データセツトならびに第３データセツトの結
   合データセツトを形成する手段と、 前記結合データセツトから楽音波形を形成する
   手段と、 を具えたことを特徴とする複音シンセサイザにお
   ける統一楽音発生装置。