JPH04134869A - Manufacture of thin film semiconductor device - Google Patents
Manufacture of thin film semiconductor deviceInfo
- Publication number
- JPH04134869A JPH04134869A JP25765390A JP25765390A JPH04134869A JP H04134869 A JPH04134869 A JP H04134869A JP 25765390 A JP25765390 A JP 25765390A JP 25765390 A JP25765390 A JP 25765390A JP H04134869 A JPH04134869 A JP H04134869A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- oxidation
- thin film
- silicon thin
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 65
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 92
- 230000003647 oxidation Effects 0.000 claims abstract description 91
- 238000000034 method Methods 0.000 claims abstract description 67
- 239000010408 film Substances 0.000 claims abstract description 54
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 34
- 239000010703 silicon Substances 0.000 claims abstract description 34
- 238000010438 heat treatment Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 abstract description 36
- 239000013078 crystal Substances 0.000 abstract description 12
- 230000004913 activation Effects 0.000 abstract description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 2
- 239000001301 oxygen Substances 0.000 abstract description 2
- 229910052760 oxygen Inorganic materials 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 230000000694 effects Effects 0.000 description 9
- 238000003780 insertion Methods 0.000 description 9
- 230000037431 insertion Effects 0.000 description 9
- 235000012239 silicon dioxide Nutrition 0.000 description 9
- 239000007790 solid phase Substances 0.000 description 9
- 238000000137 annealing Methods 0.000 description 8
- 239000012535 impurity Substances 0.000 description 8
- 239000010453 quartz Substances 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 230000005669 field effect Effects 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 239000012071 phase Substances 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 229910001873 dinitrogen Inorganic materials 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- -1 phosphorus ions Chemical class 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 238000009279 wet oxidation reaction Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical compound [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 description 1
- 229910001634 calcium fluoride Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000002360 explosive Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、薄膜半導体装置の製造方法に関わり、特に、
絶縁ゲート型電界効果トランジスタあるいはTFT (
Thin Film Transistor)のゲ
ート絶縁膜の形成方法に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a method for manufacturing a thin film semiconductor device, and in particular,
Insulated gate field effect transistor or TFT (
The present invention relates to a method for forming a gate insulating film of a thin film transistor.
[従来の技術]
近年、 SOX (Silicon On In
5ulator)あるいは、三次元ICや、大型液晶表
示パネルや、高速で高解像度の密着型イメージセンサ等
へのニーズが高まるにつれて、絶縁性非晶質材料上に、
高性能な薄膜半導体装置を実現する技術が重要になって
きた。さらに、低温で良質のゲート絶縁膜を形成する技
術も重要となってきている。ゲート絶縁膜としては酸化
膜(SiO2)が一般的に用いられている。酸化膜形成
方法としては、熱酸化法や、CVD法や、光CVD法や
、プラズマCVD法や、陽極酸化法や、高圧酸化法等の
方法がある。以上の方法の中で、熱酸化法によって形成
されたシリコン酸化膜界面の電気的特性が最も優れてい
る。熱酸化法は、900〜1200℃程度の高温プロセ
スであるため、 (1)安価なガラス基板上に素子を形
成できない。(2)不純物の横拡散。(3)三次元IC
では下層部の素子に悪影響(不純物の拡散など)を与え
る。[Prior art] In recent years, SOX (Silicon On In
Alternatively, as the need for 3D ICs, large liquid crystal display panels, high-speed, high-resolution contact image sensors, etc. increases,
Technologies for realizing high-performance thin-film semiconductor devices have become important. Furthermore, technology for forming high-quality gate insulating films at low temperatures is also becoming important. An oxide film (SiO2) is generally used as the gate insulating film. Examples of methods for forming an oxide film include thermal oxidation, CVD, photoCVD, plasma CVD, anodic oxidation, and high-pressure oxidation. Among the above methods, the electrical characteristics of the silicon oxide film interface formed by thermal oxidation are the best. Since the thermal oxidation method is a high temperature process of about 900 to 1200°C, (1) elements cannot be formed on inexpensive glass substrates; (2) Lateral diffusion of impurities. (3) Three-dimensional IC
This will have an adverse effect (such as diffusion of impurities) on the underlying elements.
(4)poly−8iの熱酸化膜は絶縁耐圧が不十分で
界面準位密度が大きい。 (5)Si/SiO2界面に
大きな応力がかかる等の問題がある。(4) The poly-8i thermal oxide film has insufficient dielectric strength and a large interface state density. (5) There are problems such as large stress being applied to the Si/SiO2 interface.
[発明が解決しようとする課題]
従来の熱酸化法では、基板を酸化炉に挿入するときに、
該基板の昇温速度の制御はされていなかった。所定の酸
化温度例えば1000°Cの熱酸化を行なう場合には、
基板は室温から1000℃に設定された酸化炉の中にい
きなり挿入されていた。[Problem to be solved by the invention] In the conventional thermal oxidation method, when inserting the substrate into the oxidation furnace,
The rate of temperature rise of the substrate was not controlled. When performing thermal oxidation at a predetermined oxidation temperature, for example 1000°C,
The substrate was suddenly inserted into an oxidation furnace set at a temperature ranging from room temperature to 1000°C.
そのため、酸化膜は急激に成長していた。酸化の初期は
特に酸化速度が増速されることが知られている。従って
、従来の熱酸化法で形成された酸化膜は、非常に大きな
歪を有し、界面準位密度が高いというような問題点があ
る。さらに、ゲート絶縁耐圧が低く信頼性にも悪影響を
与えるという問題点がある。この様なゲート酸化膜を用
いて薄膜トランジスタ等の半導体装置を作製した場合、
そのオン電流や易動度は小さくなり、スレッシュホルド
電圧(Vth)やオフ電流は大きくなるという問題点が
ある6
本発明は、この様な問題点を解決し、熱酸化法により、
優れたゲート酸化膜を形成して良好なトランジスタ特性
を有する薄膜トランジスタ等の薄膜半導体装置を実現す
ることを目的としている。Therefore, the oxide film was growing rapidly. It is known that the oxidation rate is particularly accelerated in the early stages of oxidation. Therefore, the oxide film formed by the conventional thermal oxidation method has problems such as a very large strain and a high density of interface states. Furthermore, there is a problem that the gate dielectric breakdown voltage is low, which adversely affects reliability. When a semiconductor device such as a thin film transistor is manufactured using such a gate oxide film,
There is a problem that the on-current and mobility become small, and the threshold voltage (Vth) and off-current become large.6 The present invention solves these problems and uses a thermal oxidation method to
The purpose is to form an excellent gate oxide film and realize a thin film semiconductor device such as a thin film transistor that has good transistor characteristics.
[課題を解決するための手段]
本発明の薄膜半導体装置の製造方法は、1) 熱酸化工
程により形成されたゲート酸化膜を有する薄膜半導体装
置の製造方法に於て、[a] 絶縁性非晶質材料上に
シリコン薄膜を形成する工程、
[b] 該シリコン薄膜を酸化炉の中に挿入し、20
℃/分以下の昇温速度によって該シリコン薄膜を所定の
酸化温度まで昇温させてゲート酸化膜を形成する工程を
少なくとも有することを特徴とする。[Means for Solving the Problems] The method for manufacturing a thin film semiconductor device of the present invention includes: 1) a method for manufacturing a thin film semiconductor device having a gate oxide film formed by a thermal oxidation process, [a] an insulating non-containing film; a step of forming a silicon thin film on a crystalline material, [b] inserting the silicon thin film into an oxidation furnace;
The method is characterized in that it includes at least the step of forming a gate oxide film by heating the silicon thin film to a predetermined oxidation temperature at a heating rate of .degree. C./min or less.
2) シリコン薄膜挿入時の前記酸化炉の温度は、前記
シリコン薄膜の表面温度が前記所定の酸化温度よりも低
くなるように設定されることを特徴とする。2) The temperature of the oxidation furnace when inserting the silicon thin film is set so that the surface temperature of the silicon thin film is lower than the predetermined oxidation temperature.
[実施例]
薄膜トランジスタに本発明を応用した場合を例として実
施例を説明する。第1図は、本発明の実施例における薄
膜トランジスタの製造方法を示す工程断面図である。[Example] An example will be described by taking as an example a case where the present invention is applied to a thin film transistor. FIG. 1 is a process cross-sectional view showing a method for manufacturing a thin film transistor in an embodiment of the present invention.
絶縁性非晶質材料上に、非単結晶半導体薄膜を成膜する
。前記絶縁性非晶質材料としては、石英基板、ガラス基
板、窒化膜あるいは5i02膜等が用いられる0石英基
板を用いる場合はプロセス温度は1200℃程度まで許
容されるが、ガラス基板を用いる場合は、600℃以下
の低温プロセスに制限される。また、不純物の放出拡散
を抑えるために酸化膜あるいは窒素化膜を堆積させた石
英基板やガラス基板を用いる場合もある。本発明は、石
英基板を用い、前言己非単結晶半導体薄膜としてSi薄
膜を用いた場合を実施例として説明する。A non-single crystal semiconductor thin film is formed on an insulating amorphous material. As the insulating amorphous material, a quartz substrate, a glass substrate, a nitride film, a 5i02 film, etc. are used. When using a quartz substrate, the process temperature is allowed up to about 1200°C, but when using a glass substrate, , limited to low-temperature processes below 600°C. Furthermore, a quartz substrate or a glass substrate on which an oxide film or a nitride film is deposited may be used to suppress release and diffusion of impurities. The present invention will be described as an example in which a quartz substrate is used and a Si thin film is used as the non-single crystal semiconductor thin film.
プラズマCVD装置を用い、第1図(a)に示すように
石英基板1−1上に、SiH4とH2の混合ガスを、1
3.56MHzの高周波グロー放電により分解させて非
晶質Si膜1−2を堆積させる。Using a plasma CVD apparatus, as shown in FIG.
The amorphous Si film 1-2 is deposited by decomposition by high frequency glow discharge of 3.56 MHz.
前記混合ガスのSiH,分圧は10〜20%、デボ中の
内圧は0.5〜1.5torr籾度である。The SiH partial pressure of the mixed gas is 10 to 20%, and the internal pressure in the debo is 0.5 to 1.5 torr.
基板温度は250℃以下、180℃程度が適している。The substrate temperature is suitably 250°C or less, about 180°C.
赤外吸収測定より結合水素量を求めたところ約8ato
mic%であった。The amount of bound hydrogen was determined by infrared absorption measurement and was approximately 8ato.
mic%.
続いて、該非晶質Si膜を、400℃〜500℃で熱処
理して水素を放出させる。この工程は、水素の爆発的な
脱離を防ぐことを目的としている。Subsequently, the amorphous Si film is heat-treated at 400° C. to 500° C. to release hydrogen. This step aims to prevent explosive desorption of hydrogen.
次に、前記非晶質薄膜1−2を同相成長させる。Next, the amorphous thin film 1-2 is grown in phase.
固相成長方法は、石英管による炉アニールが便利である
。アニール雰囲気としては、窒素ガス、水素ガス、アル
ゴンガス、ヘリウムガスなどを用いる。lXl0−6か
ら1 x 10−10T o r rの高真空雰囲気で
アニールを行ってもよい。固相成長アニール温度は50
0℃〜700℃とする。この様な低温アニールでは選択
的に、結晶成長の活性化エネルギーの小さな結晶方位を
持つ結晶粒のみが成長し、しかもゆっくりと大きく成長
する。発明者の実験において、アニール温度600″C
、アニル時間16時間の同相成長により2μm以上の大
粒径シリコン薄膜が得られている。第1図(b)におい
て、1−3は固相成長シリコン薄膜を示している。固相
成長法の変わりにレーザーアニール法を用いてもなんら
問題はない。As a solid phase growth method, furnace annealing using a quartz tube is convenient. As the annealing atmosphere, nitrogen gas, hydrogen gas, argon gas, helium gas, etc. are used. Annealing may be performed in a high vacuum atmosphere of lXl0-6 to 1 x 10-10 Torr. Solid phase growth annealing temperature is 50
The temperature is 0°C to 700°C. In such low-temperature annealing, only crystal grains having a crystal orientation with a small activation energy for crystal growth grow selectively, and moreover, they grow slowly and to a large size. In the inventor's experiments, the annealing temperature was 600''C.
, a silicon thin film with a large grain size of 2 μm or more was obtained by in-phase growth with an annealing time of 16 hours. In FIG. 1(b), reference numeral 1-3 indicates a solid-phase grown silicon thin film. There is no problem in using the laser annealing method instead of the solid phase growth method.
次に前記同相成長シリコン薄膜1−3をフォトリソグラ
フィ法によりバターニングして第1図(c)に示すよう
に島状にする。Next, the in-phase grown silicon thin film 1-3 is patterned by photolithography to form an island shape as shown in FIG. 1(c).
次に熱酸化法によって第1図(d)に示されているよう
に、ゲート酸化膜1−4を形成する。該熱酸化法には乾
燥酸素雰囲気中で行なわれるdry酸化法と水蒸気等を
混入して行なわれるwet酸化法とがある。dry酸化
法は酸化温度は1゜00℃以上と高いが膜質が優れてい
る。Wet酸化法は800℃以下の低温でも大きな酸化
速度で酸化することができる。本発明では両方法とも問
題なく用いることが゛できる。ここではdry酸化法を
用いて実施例を説明する。Next, a gate oxide film 1-4 is formed by thermal oxidation as shown in FIG. 1(d). The thermal oxidation method includes a dry oxidation method, which is carried out in a dry oxygen atmosphere, and a wet oxidation method, which is carried out by mixing water vapor or the like. Although the dry oxidation method has a high oxidation temperature of 1°00°C or more, the film quality is excellent. The wet oxidation method can perform oxidation at a high oxidation rate even at a low temperature of 800° C. or lower. In the present invention, both methods can be used without problems. Here, an example will be explained using a dry oxidation method.
本発明による酸化方法の第1の実施例を第2図に示す。A first embodiment of the oxidation method according to the invention is shown in FIG.
これは酸化炉の昇温カーブを示す図である。縦軸は酸化
炉温度、横軸はプロセス時間を示している。試料である
シリコン薄膜1−3の付いた基板の挿入を時間toから
開始する。酸化炉中には高純度の乾燥酸素ガスが導入さ
れている。Taは挿入酸化炉温度を示している。例えば
Taを600°Cという低温に設定する。時間t1に前
記基板が酸化炉中央に到着する。このとき、基板表面の
昇温速度が20℃/分と成るように前記基板の挿入速度
を設定する。酸化炉の入口がら中央までの距離が43c
mの場合には前記挿入速度を100mm/分以下に設定
すると基板表面の昇温速度は20℃/分以下となった。This is a diagram showing a temperature rise curve of an oxidation furnace. The vertical axis shows the oxidation furnace temperature, and the horizontal axis shows the process time. Insertion of the substrate with the silicon thin film 1-3, which is a sample, is started from time to. High purity dry oxygen gas is introduced into the oxidation furnace. Ta indicates the insertion oxidation furnace temperature. For example, Ta is set at a low temperature of 600°C. At time t1, the substrate arrives at the center of the oxidation furnace. At this time, the insertion speed of the substrate is set so that the temperature increase rate of the substrate surface is 20° C./min. The distance from the entrance of the oxidation furnace to the center is 43c.
In the case of m, when the insertion speed was set to 100 mm/min or less, the temperature increase rate of the substrate surface was 20° C./min or less.
。熱電対で調べてみたところ、充分追従していた。次に
、酸化炉温度を20℃/分以下の昇温速度で所定の酸化
温度Tbまで昇温させる。dry駿化の場合、Tbは通
常900℃以上に設定されるが、それよりも低い温度で
もよい。酸化の初期には酸化速度が増速されるので60
0℃という低温で挿入されてもシリコン薄膜はゆっくり
と酸化される。酸化炉温度を昇温させることによって、
基板表面は時間t2に所定の酸化温度Tbに達している
。T b ’= 1150 ’Cでは非常に優れたゲー
ト酸化膜が形成された。本発明の主旨とするところは、
前記酸化温度よりも前記挿入酸化炉温度のほうが低いと
言うことである。つまり、Tb>Taである。基板温度
がTbに達したところで、酸化炉温度を一定に保ち、所
定の酸化膜厚を形成するために時間t3を設定して酸化
処理をする。時間t3において、酸化炉内に導入するガ
スを酸素ガスがら窒素ガスに切り換える。. When I checked with a thermocouple, it tracked well. Next, the oxidation furnace temperature is raised to a predetermined oxidation temperature Tb at a heating rate of 20° C./min or less. In the case of dry heat treatment, Tb is usually set at 900° C. or higher, but a lower temperature may be used. At the beginning of oxidation, the oxidation rate is accelerated, so 60
Even when inserted at a low temperature of 0°C, the silicon thin film is slowly oxidized. By increasing the oxidation furnace temperature,
The substrate surface reaches the predetermined oxidation temperature Tb at time t2. At Tb'=1150'C, a very good gate oxide film was formed. The gist of the present invention is to
This means that the insertion oxidation furnace temperature is lower than the oxidation temperature. That is, Tb>Ta. When the substrate temperature reaches Tb, the oxidation furnace temperature is kept constant and a time t3 is set to perform the oxidation treatment in order to form a predetermined oxide film thickness. At time t3, the gas introduced into the oxidation furnace is switched from oxygen gas to nitrogen gas.
時間t4までは窒素アニールであるが、これは必ずしも
必要ではない、最後に基板を取り出す際に、基板の急冷
による欠陥の発生を防ぐために時間t5までかけてゆっ
くりと降温させる。このときの降温速度は前記昇温速度
よりも小さくすることが望ましい。Nitrogen annealing is performed until time t4, but this is not always necessary.When the substrate is finally taken out, the temperature is slowly lowered until time t5 in order to prevent the occurrence of defects due to rapid cooling of the substrate. It is desirable that the temperature decreasing rate at this time be smaller than the temperature increasing rate.
本発明による第2の酸化方法の実施例を第3図に示す。An embodiment of the second oxidation method according to the present invention is shown in FIG.
これは、第2図で説明した方法において挿入酸化炉温度
をTaからTcに高くした実施例である(Ta<Tc)
。例えば、挿入酸化炉温度を600℃から900℃に高
めることによって、初期的な酸化が進むことになる。This is an example in which the temperature of the insertion oxidation furnace was increased from Ta to Tc in the method explained in Fig. 2 (Ta<Tc).
. For example, by increasing the insertion oxidation furnace temperature from 600°C to 900°C, initial oxidation will proceed.
本発明による第3の酸化方法の実施例を第4図に示す。An example of the third oxidation method according to the present invention is shown in FIG.
これは第3図で説明した方法において酸化炉の昇温速度
を小さくした実施例である。昇温速度を20℃/分から
2℃/分にすることにより昇温に要する時間は10倍に
坩加する。従って、比較的低温での処理時間が長くなる
ので同相成長の効果が現われシリコンの結晶粒径が大き
くなる。This is an example in which the temperature increase rate of the oxidation furnace is reduced in the method explained in FIG. 3. By increasing the heating rate from 20° C./min to 2° C./min, the time required for heating increases tenfold. Therefore, since the processing time at a relatively low temperature becomes longer, the effect of in-phase growth appears and the silicon crystal grain size becomes larger.
従来の酸化方法を第5図に示す0M化炉温度は常に所定
の酸化温度Tbに設定されていた。そしてこの酸化炉の
中にシリコン薄膜を一気に挿入していた、従って、基板
表面の温度は基板の挿入速度でしか制御できなかった。A conventional oxidation method is shown in FIG. 5. The OM furnace temperature was always set at a predetermined oxidation temperature Tb. The silicon thin film was inserted into this oxidation furnace all at once, so the temperature of the substrate surface could only be controlled by the speed at which the substrate was inserted.
この時のシリコン薄膜表面の昇温速度を測定したところ
、約36℃/分であった。この従来の酸化方法によって
形成されたゲート酸化膜を有する薄膜トランジスタの電
界効果易動度は10cm2/V−s以下とし1う小さな
値であった。またオフ電流はドレイン電圧5ボルトで約
50pAと大きかった。つまり、36’C/分の昇温速
度による酸化方法では充分な特性カ5得られない。The rate of temperature increase on the surface of the silicon thin film at this time was measured and was approximately 36° C./min. The field effect mobility of a thin film transistor having a gate oxide film formed by this conventional oxidation method was the smallest value of 10 cm<2>/V-s or less. Further, the off-state current was as large as about 50 pA at a drain voltage of 5 volts. In other words, the oxidation method using a heating rate of 36'C/min does not provide sufficient characteristics.
この様にして酸化工程が終了する。薄膜トランジスタの
作製工程を説明するために再び第1図【こ戻って説明す
る。第1図(e)に示されるように、ゲート電極1−5
を形成する。該ゲート電極材料としては多結晶シリコン
薄膜、あるいはモリブデンシリサイド、あるいはアルミ
ニュウムやクロムなどのような金属膜、あるいはITO
や5no2などのような透明性導電膜などを用いること
ができる。成膜方法としては、CVD法、スバ・ツタ法
、真空蒸着法、プラズマCVD法等の方法がある。In this way, the oxidation step is completed. In order to explain the manufacturing process of a thin film transistor, we will return to FIG. 1 again for explanation. As shown in FIG. 1(e), the gate electrode 1-5
form. The gate electrode material may be polycrystalline silicon thin film, molybdenum silicide, metal film such as aluminum or chromium, or ITO.
A transparent conductive film such as or 5no2 can be used. As the film forming method, there are methods such as CVD method, Suba-Ivy method, vacuum evaporation method, and plasma CVD method.
ドープトa−3i:Hの固相成長による低抵抗シリコン
薄膜も利用できる。ここでの詳しい説明は省略する。Doped a-3i:H solid-phase grown low resistance silicon thin films can also be used. A detailed explanation will be omitted here.
続いて第1図(f)に示すように、前記ゲート電極1−
5をマスクとして不純物をイオン注入し、自己整合的に
ソース領域1−6およびドレイン領域1−7を形成する
。前記不純物としては、Nchトランジスタを作製する
場合はP+あるいはAs2を用い、Pch)ランジスタ
を作製する場合はB1等を用いる。不純物添加方法とし
ては、イオン注入法の他に、レーザードーピング法ある
しAはプラズマドーピング法あるいはイオンシャワー法
などの方法がある。1−8で示される矢印は不純物のイ
オンビームを表している。前記絶縁性非晶質材料1−1
として石英基板を用いた場合には熱拡散法を使うことが
できる。不純物温度は、lX1015から1×102°
Cm−3程度とする。前記ゲート酸化膜1−4の膜厚が
例えば1200人の場合、リンイオンは80〜120k
eV程度、ボロンイオンは30〜80keV程度の加
速電圧でイオン注入する。Subsequently, as shown in FIG. 1(f), the gate electrode 1-
5 as a mask, impurity ions are implanted to form a source region 1-6 and a drain region 1-7 in a self-aligned manner. As the impurity, P+ or As2 is used when manufacturing an Nch transistor, and B1 or the like is used when manufacturing a Pch transistor. In addition to the ion implantation method, impurity addition methods include a laser doping method, a plasma doping method, and an ion shower method. The arrows 1-8 represent impurity ion beams. Said insulating amorphous material 1-1
When a quartz substrate is used as the substrate, a thermal diffusion method can be used. Impurity temperature is from 1×1015 to 1×102°
It should be about Cm-3. If the thickness of the gate oxide film 1-4 is, for example, 1200, the phosphorus ions are 80 to 120K.
Boron ions are implanted at an accelerating voltage of about 30 to 80 keV.
続いて第1図(g)に示されるように、眉間絶縁膜1−
9を積層する。該層間絶縁膜材料としては、酸化膜ある
いは窒化膜などを用いる。絶縁性が良好ならば膜厚はい
くらでもよいが、数千人から数μm程度が普通である。Next, as shown in FIG. 1(g), the glabellar insulating film 1-
Layer 9. As the interlayer insulating film material, an oxide film, a nitride film, or the like is used. The film thickness may be any thickness as long as the insulation is good, but it is usually from several thousand to several micrometers.
窒化膜の形成方法としては、LPCVD法あるいはプラ
ズマCVD法などが簡単である0反応には、アンモニア
ガス(NH3)とシランガスと窒素ガスとの混合ガス、
あるいはシランガスと窒素ガスとの混合ガスなどを用い
る。A simple method for forming a nitride film is LPCVD or plasma CVD.
Alternatively, a mixed gas of silane gas and nitrogen gas is used.
ここで、水素プラズマ法、あるいは水素イオン注入法、
あるいはプラズマ窒化膜からの水素の拡散法などの方法
で水素イオンを導入すると、ゲート酸化膜界面あるいは
シリコン膜中の結晶粒界に存在するダングリングボンド
などの欠陥が不活性化され、電気的特性が飛躍的に改善
される。この様な水素化工程は、層間絶縁膜1−9を積
層する前におこなってもよい。Here, hydrogen plasma method or hydrogen ion implantation method,
Alternatively, if hydrogen ions are introduced by a method such as hydrogen diffusion from a plasma nitride film, defects such as dangling bonds existing at the gate oxide film interface or crystal grain boundaries in the silicon film are inactivated, and the electrical properties is dramatically improved. Such a hydrogenation step may be performed before laminating the interlayer insulating film 1-9.
次に第1図(h)に示すように、前記層間絶縁膜及びゲ
ート絶縁膜にコンタクトホールを形成し、コンタクト電
極を形成しソース電極1−10およびドレイン電極1−
11とする。該ソース電極及びドレイン電極は、アルミ
ニュウムなどの金属材料で形成する。この様にして薄膜
トランジスタが形成される。Next, as shown in FIG. 1(h), contact holes are formed in the interlayer insulating film and the gate insulating film, contact electrodes are formed, and a source electrode 1-10 and a drain electrode 1-1 are formed.
11. The source electrode and drain electrode are formed of a metal material such as aluminum. In this way, a thin film transistor is formed.
本発明の酸化方法によって作製された薄膜トランジスタ
の電界効果易動度は20〜300m2/v・Sとなり従
来方法に比べて2〜3倍に改善された。さらに、ドレイ
ン電圧5ボルトの時のオフ電流は約5pAと1桁小さく
なった。The field effect mobility of the thin film transistor manufactured by the oxidation method of the present invention was 20 to 300 m2/v·S, which is two to three times improved compared to the conventional method. Furthermore, the off-state current when the drain voltage was 5 volts was about 5 pA, which was one order of magnitude smaller.
[発明の効果]
従来、固相成長法により、2μm以上という大きな結晶
粒径を有するシリコン薄膜を用いていたが、酸化工程に
おいて、1000℃以上の酸化炉に一気に挿入していた
ので形成されたゲート酸化膜は非常に大きな歪を有し、
S i / S i O2界面の界面準位は非常に大き
かった。そのため、従来方法で作製された薄膜トランジ
スタは大粒径のシリコン薄膜を用いているにもかかわら
ず、そのオフ電流は大きく、オン電流は小さかった。さ
らに、Vthも大きかった。界面特性も悪いので信頼性
が低かった。電界効果易動度は大きくても10cm”/
V−s程度と小さかった。さらにオフ電流はドレイン電
圧5ボルトの時に約50pAと太きかつた。[Effect of the invention] Conventionally, a silicon thin film having a large crystal grain size of 2 μm or more was used using the solid phase growth method, but in the oxidation process, it was inserted all at once into an oxidation furnace at a temperature of 1000°C or more, so the silicon thin film was formed. The gate oxide film has a very large strain,
The interface state at the S i /S i O2 interface was very large. Therefore, although thin film transistors manufactured by conventional methods use silicon thin films with large grain sizes, their off-state currents are large and their on-state currents are small. Furthermore, Vth was also large. Reliability was low due to poor interfacial properties. The field effect mobility is at most 10cm”/
It was as small as V-s. Furthermore, the off-state current was as large as about 50 pA when the drain voltage was 5 volts.
本発明においては、所定の酸化温度よりも低い温度に設
定しておいた酸化炉に基板をある挿入速度で挿入する。In the present invention, a substrate is inserted at a certain insertion speed into an oxidation furnace set at a temperature lower than a predetermined oxidation temperature.
そして、炉内に基板がセットされたところから所定の酸
化温度に、ある昇温速度で昇温させる。さらに、基板表
面の昇温速度が20’C/分以下になるように前記挿入
速度及び昇温速度を制御する。従って、酸化反応はゆっ
くり進み、歪が非常に少なく、S i / S i O
2界面特性の優れたゲート酸化膜が形成される。 酸化
膜及び界面特性を制御するパラメーターとして、従来の
条件に加えて、酸化炉の昇温速度というパラメーターが
新たに加わったので、従来に比べてより緻密にゲート酸
化膜の特性を制御することが可能になった。Then, from the point where the substrate is set in the furnace, the temperature is raised to a predetermined oxidation temperature at a certain heating rate. Further, the insertion speed and the temperature increase rate are controlled so that the temperature increase rate of the substrate surface is 20'C/min or less. Therefore, the oxidation reaction proceeds slowly, with very little strain, and the S i / S i O
A gate oxide film with excellent two-interface characteristics is formed. In addition to the conventional conditions, a new parameter, the temperature increase rate of the oxidation furnace, has been added as a parameter for controlling the oxide film and interface properties, making it possible to control gate oxide film properties more precisely than before. It's now possible.
さらに、60cm程度の低温からの処理ができるので、
シリコン薄膜は酸化されると同時に固相成長の効果によ
り、欠陥が少なく結晶粒径の大きなシリコン薄膜となる
。はじめから多結晶薄膜として堆積させられたシリコン
膜の場合には固相成長の効果はあまり期待できないが、
実施例で述べたようにはじめは非晶質薄膜として堆積さ
せられたシリコン膜を用いれば固相成長の大きな効果が
期待される。もちろん多結晶シリコン薄膜を本発明に応
用してもなんら問題はない。Furthermore, it is possible to process from a low temperature of about 60 cm.
At the same time as the silicon thin film is oxidized, due to the effect of solid phase growth, the silicon thin film becomes a silicon thin film with few defects and a large crystal grain size. In the case of silicon films deposited as polycrystalline thin films from the beginning, solid-phase growth cannot be expected to have much effect;
As described in the examples, if a silicon film initially deposited as an amorphous thin film is used, great effects of solid phase growth can be expected. Of course, there is no problem in applying a polycrystalline silicon thin film to the present invention.
非晶質絶縁基板上に結晶性の優れたシリコン薄膜を作製
することが可能になり、さらに優れたゲート酸化膜の形
成が可能になった。従って、薄膜トランジスタやSOI
技術の発展に大きく寄与するものである。フォト工程数
はまったく増えない。It has become possible to create a silicon thin film with excellent crystallinity on an amorphous insulating substrate, and it has also become possible to form an even better gate oxide film. Therefore, thin film transistors and SOI
This will greatly contribute to the development of technology. The number of photo processes does not increase at all.
優れたシリコン薄膜が得られるのにかかわらずコストア
ップとはならない。Even though an excellent silicon thin film can be obtained, the cost does not increase.
本発明によって得られたゲート酸化膜と大粒径多結晶シ
リコン薄膜を用いて薄膜トランジスタを作成すると、優
れた特性が得られる。従来に比べて、薄膜トランジスタ
の○N電流は増大しOFF電流は小さくなる。またスレ
ッシュホルド電圧も小さくなりトランジスタ特性が大き
く改善される。When a thin film transistor is made using the gate oxide film obtained according to the present invention and a large-grain polycrystalline silicon thin film, excellent characteristics can be obtained. Compared to the conventional art, the N current of the thin film transistor increases and the OFF current decreases. In addition, the threshold voltage is also reduced, and transistor characteristics are greatly improved.
NチャネルとPチャネルとの特性の不釣合いさも改善さ
れる。電界効果易動度は、従来の10cm2 / y
、 sから約20〜30Cm2/V−5に改善される。The imbalance in characteristics between the N channel and the P channel is also improved. Field effect mobility is 10cm2/y
, s to about 20-30 Cm2/V-5.
さらに、ドレイン電圧5ボルトの時なオフ電流は、従来
の50pAから5pAに低減された。Furthermore, the off-state current when the drain voltage is 5 volts has been reduced from the conventional 50 pA to 5 pA.
非晶質絶縁基板上に優れた特性の薄膜トランジスタを作
製することが可能となるので、ドライバー回路を同一基
板上に集積したアクティブマトリクス基板に応用した場
合にも十分な高速動作が実現される。さらに、電源電圧
の低減、消費電流の低減、信頼性の向上に対して大きな
効果がある。Since it is possible to fabricate thin film transistors with excellent characteristics on an amorphous insulating substrate, sufficient high-speed operation can be achieved even when applied to an active matrix substrate in which a driver circuit is integrated on the same substrate. Furthermore, it has great effects on reducing power supply voltage, reducing current consumption, and improving reliability.
本発明を、光電変換素子とその走査回路を同一チップ内
に集積した密着型イメージセンサ−に応用した場合には
、読み取り速度の高速化、高解像度化、さらに階調をと
る場合に非常に大きな効果をうみだす、高解像度化が達
成されるとカラー読み取り用密着型イメージセンサ−へ
の応用も容易となる。もちろん電源電圧の低減、消費電
流の低減、信頼性の向上に対してもその効果は大きい。When the present invention is applied to a contact image sensor in which a photoelectric conversion element and its scanning circuit are integrated on the same chip, it is possible to increase the reading speed, increase the resolution, and increase the gradation. Once high resolution is achieved, which produces this effect, it will be easier to apply it to contact type image sensors for color reading. Of course, this has great effects in reducing power supply voltage, reducing current consumption, and improving reliability.
また低温プロセスによって作製することができるので、
密着型イメージセンサ−チップの長尺化が可能となり、
−本のチップでA4サイズあるいはA3サイズの様な大
型ファクシミリ用の読み取り装置を実現できる。従って
、センサーチップの二本継ぎのような手数がかかり信頼
性の悪い技術を回避することができ、実装歩留りも向上
される。Also, since it can be produced by a low-temperature process,
Close-contact image sensor chip can be made longer,
- A reading device for large facsimile machines such as A4 size or A3 size can be realized using a book chip. Therefore, it is possible to avoid the troublesome and unreliable technique of joining two sensor chips, and the mounting yield is also improved.
石英基板やガラス基板だけではなく、サファイア基板(
A 1203)あるいはMgO・A l 2031BP
、CaF2等の結晶性絶縁基板も用いることができる。In addition to quartz and glass substrates, sapphire substrates (
A 1203) or MgO・A l 2031BP
, a crystalline insulating substrate such as CaF2 can also be used.
以上薄膜トランジスタを例として説明したが、バイポー
ラトランジスタあるいはへテロ接合バイポーラトランジ
スタなど薄膜を利用した素子に対しても、本発明を応用
することができる。また、三次元デバイスのようなSO
I技術を利用した素子に対しても、本発明を応用するこ
とができる。Although the description has been given above using a thin film transistor as an example, the present invention can also be applied to elements using thin films such as bipolar transistors or heterojunction bipolar transistors. In addition, SO such as a three-dimensional device
The present invention can also be applied to elements using I technology.
第1図(a)から(h)は、本発明の実施例を示す薄膜
トランジスタの工程断面図である。
第2図は、本発明の第1の酸化方法における酸化炉の昇
温曲線を示す図である。縦軸は酸化炉温度、横軸はプロ
セス温度を示している。
第3図は、本発明の第2の酸化方法における酸化炉の昇
温曲線を示す図である。
縦軸は酸化炉温度、横軸はプロセス温度を示している。
第4図は、本発明の第3の酸化方法における酸化炉の昇
温曲線を示す図である。
縦軸は酸化炉温度、横軸はプロセス温度を示している。
第5図は、従来の酸化方法における酸化炉の昇温曲線を
示す図である。
縦軸は酸化炉温度、横軸はプロセス温度を示している。FIGS. 1(a) to 1(h) are process cross-sectional views of a thin film transistor showing an embodiment of the present invention. FIG. 2 is a diagram showing a temperature rise curve of the oxidation furnace in the first oxidation method of the present invention. The vertical axis shows the oxidation furnace temperature, and the horizontal axis shows the process temperature. FIG. 3 is a diagram showing a temperature rise curve of the oxidation furnace in the second oxidation method of the present invention. The vertical axis shows the oxidation furnace temperature, and the horizontal axis shows the process temperature. FIG. 4 is a diagram showing a temperature rise curve of the oxidation furnace in the third oxidation method of the present invention. The vertical axis shows the oxidation furnace temperature, and the horizontal axis shows the process temperature. FIG. 5 is a diagram showing a temperature rise curve of an oxidation furnace in a conventional oxidation method. The vertical axis shows the oxidation furnace temperature, and the horizontal axis shows the process temperature.
Claims (1)
薄膜半導体装置の製造方法に於て、[a]絶縁性非晶質
材料上にシリコン薄膜を形成する工程、 [b]該シリコン薄膜を酸化炉の中に挿入し、20℃/
分以下の昇温速度によって該シリコン薄膜を所定の酸化
温度まで昇温させてゲート酸化膜を形成する工程を少な
くとも有することを特徴とする薄膜半導体装置の製造方
法。 2)シリコン薄膜挿入時の前記酸化炉の温度は、前記シ
リコン薄膜の表面温度が前記所定の酸化温度よりも低く
なるように設定されることを特徴とする特許請求項第1
記載の薄膜半導体装置の製造方法。[Claims] 1) A method for manufacturing a thin film semiconductor device having a gate oxide film formed by a thermal oxidation process, comprising: [a] forming a silicon thin film on an insulating amorphous material; [b] ] The silicon thin film was inserted into an oxidation furnace and heated at 20°C/
1. A method of manufacturing a thin film semiconductor device, comprising at least the step of forming a gate oxide film by heating the silicon thin film to a predetermined oxidation temperature at a heating rate of 1 minute or less. 2) The temperature of the oxidation furnace at the time of inserting the silicon thin film is set so that the surface temperature of the silicon thin film is lower than the predetermined oxidation temperature.
A method of manufacturing the thin film semiconductor device described above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2257653A JP2995833B2 (en) | 1990-09-27 | 1990-09-27 | Method for manufacturing thin film semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2257653A JP2995833B2 (en) | 1990-09-27 | 1990-09-27 | Method for manufacturing thin film semiconductor device |
Related Child Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18664199A Division JP3185790B2 (en) | 1999-06-30 | 1999-06-30 | Method for manufacturing thin film semiconductor device |
JP18664099A Division JP3185789B2 (en) | 1999-06-30 | 1999-06-30 | Method for manufacturing thin film semiconductor device |
JP18663999A Division JP2988483B1 (en) | 1999-06-30 | 1999-06-30 | Method for manufacturing thin film semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04134869A true JPH04134869A (en) | 1992-05-08 |
JP2995833B2 JP2995833B2 (en) | 1999-12-27 |
Family
ID=17309240
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2257653A Expired - Lifetime JP2995833B2 (en) | 1990-09-27 | 1990-09-27 | Method for manufacturing thin film semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2995833B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6541313B2 (en) | 1993-03-12 | 2003-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and process for fabricating the same |
US8528202B2 (en) | 2004-03-04 | 2013-09-10 | Sankyo Kasei Co., Ltd. | Method for manufacturing a three dimensional circuit board |
-
1990
- 1990-09-27 JP JP2257653A patent/JP2995833B2/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6541313B2 (en) | 1993-03-12 | 2003-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and process for fabricating the same |
US6939749B2 (en) | 1993-03-12 | 2005-09-06 | Semiconductor Energy Laboratory Co., Ltd | Method of manufacturing a semiconductor device that includes heating the gate insulating film |
US8528202B2 (en) | 2004-03-04 | 2013-09-10 | Sankyo Kasei Co., Ltd. | Method for manufacturing a three dimensional circuit board |
Also Published As
Publication number | Publication date |
---|---|
JP2995833B2 (en) | 1999-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2917392B2 (en) | Method for manufacturing semiconductor device | |
CN101855703A (en) | Semiconductor device, substrate with single-crystal semiconductor thin film and methods for manufacturing same | |
JP3178715B2 (en) | Method for manufacturing thin film semiconductor device | |
JP2917388B2 (en) | Method for manufacturing semiconductor device | |
JPH04134869A (en) | Manufacture of thin film semiconductor device | |
JPH04152624A (en) | Manufacture of thin film semiconductor device | |
JP3185790B2 (en) | Method for manufacturing thin film semiconductor device | |
JPH06112222A (en) | Film semiconductor device and its manufacture | |
JP2874271B2 (en) | Method for manufacturing semiconductor device | |
JP3203652B2 (en) | Semiconductor thin film manufacturing method | |
JP2988483B1 (en) | Method for manufacturing thin film semiconductor device | |
JP2707654B2 (en) | Method for manufacturing thin film transistor | |
JP3185789B2 (en) | Method for manufacturing thin film semiconductor device | |
JPH0393273A (en) | Manufacture of thin film semiconductor device | |
JPH034564A (en) | Manufacture of semiconductor device | |
JP2794833B2 (en) | Method for manufacturing thin film transistor | |
JP3387510B2 (en) | Method for manufacturing thin film transistor | |
JP2867402B2 (en) | Method for manufacturing semiconductor device | |
JPH04100211A (en) | Manufacture of thin film semiconductor device | |
JP3049806B2 (en) | Method for manufacturing thin film semiconductor device | |
JPH0319340A (en) | Manufacture of semiconductor device | |
JPH036865A (en) | Thin film semiconductor device and its manufacture | |
JPH03185874A (en) | Manufacture of thin film semiconductor device | |
JPH02238617A (en) | Crystal growth of semiconductor thin film | |
JPH03241874A (en) | Manufacture of thin film semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |