JPH04134547A - 回線アダプタ - Google Patents
回線アダプタInfo
- Publication number
- JPH04134547A JPH04134547A JP2257810A JP25781090A JPH04134547A JP H04134547 A JPH04134547 A JP H04134547A JP 2257810 A JP2257810 A JP 2257810A JP 25781090 A JP25781090 A JP 25781090A JP H04134547 A JPH04134547 A JP H04134547A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- data
- transmission
- reception
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 45
- 238000012360 testing method Methods 0.000 claims abstract description 15
- 238000013524 data verification Methods 0.000 claims description 19
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000012795 verification Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
Landscapes
- Computer And Data Communications (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は回線アダプタ、特に、その折返し試験時におけ
るシリアル送信データとシリアル受信データの照合に用
いられる回線アダプタに関する。
るシリアル送信データとシリアル受信データの照合に用
いられる回線アダプタに関する。
従来、回線アダプタの折返し試験時におけるシリアル送
信データとシリアル受信データの照合は、ホストコンピ
ュータ側でのみ行なわれる場合と、ホストコンピュータ
側ＳＩＯからのシリアル送信データを読み出し書き込み
可能な記憶装置内の送信バッファへ入力したものと、折
返して来たシリアル受信データを回線側ＳＩＯから読み
出し書き込み可能な記憶装置内の受信バッファに入力し
たものを、中央処理装置による処理による方法で２つの
内容を比較し照合を行ってきた。
信データとシリアル受信データの照合は、ホストコンピ
ュータ側でのみ行なわれる場合と、ホストコンピュータ
側ＳＩＯからのシリアル送信データを読み出し書き込み
可能な記憶装置内の送信バッファへ入力したものと、折
返して来たシリアル受信データを回線側ＳＩＯから読み
出し書き込み可能な記憶装置内の受信バッファに入力し
たものを、中央処理装置による処理による方法で２つの
内容を比較し照合を行ってきた。
上述した従来の回線アダプタの折返し試験時におけるシ
リアル送信データとシリアル受信データの照合は、中央
処理装置による処理を行うため、中央処理装置による読
み出し書き込み可能な記憶装置内の送信バッファ、受信
バッファのデータ照合のための読み出し書き込みが多く
なる分、ホストコンピュータと回線の間における、シリ
アル送受信データのための読み出し書き込みに使用する
中央処理装置の実行時間が制限され、装置全体の性能が
データ照合のため低下してしまうという欠点があった。
リアル送信データとシリアル受信データの照合は、中央
処理装置による処理を行うため、中央処理装置による読
み出し書き込み可能な記憶装置内の送信バッファ、受信
バッファのデータ照合のための読み出し書き込みが多く
なる分、ホストコンピュータと回線の間における、シリ
アル送受信データのための読み出し書き込みに使用する
中央処理装置の実行時間が制限され、装置全体の性能が
データ照合のため低下してしまうという欠点があった。
そこで本発明の目的は、以上の欠点を解決し、中央処理
装置を使用しないで、ハードウェアのみで、読み出し書
き込み可能な記憶装置内の送信バッファ、受信バッファ
のデータの、データ照合をおこない、ホストコンピュー
タと回線の間における、シリアル送受信データ転送の性
能を低下させることなく、試験効率を向上させることに
ある。
装置を使用しないで、ハードウェアのみで、読み出し書
き込み可能な記憶装置内の送信バッファ、受信バッファ
のデータの、データ照合をおこない、ホストコンピュー
タと回線の間における、シリアル送受信データ転送の性
能を低下させることなく、試験効率を向上させることに
ある。
本発明の回線アダプタは、中央処理装置、？Ｊｌ数の読
み出し書き込み可能な記憶装置、及び回線側とホストコ
ンピュータ側にそれぞれ送受信データのシリアル−パラ
レル変換入出力装置（以後ＳＩＯという）′とを有し試
験用の折返し機能として前記回線側ＳＩＯのシリアル受
信データで折り返す機能を持つ回線アダプタにおいて、
１つの読み出し書き込み可能な記憶装置内の領域に送信
バッファと受信バッファを設け他の読み出し書き込み可
能な記憶装置内にデータ照合用バッファを設け、ここで
各記憶装置のアドレス域を送信バッファとデータ照合用
バッファを同じアドレスに受信バッファと送信バッファ
をアドレスの最上位ビットのみ異なる様に設定し、その
折返し試験時にホストコンピュータ側ＳＩＯからのシリ
アル送信データを送信バッファへ入力すると同時にデー
タ照合用バッファに入力し、送信バッファ内の送信デー
タを回線側ＳＩＯへ転送後折返して来たシリアル受信デ
ータを受信バッファに書き込むと同時にデータ照合用バ
ッファのアドレスの最上位ビットを切り替え内容を読み
出し、このデータ照合用バッファの内容を前記受信デー
タとを照合する手段を含んで構成される。
み出し書き込み可能な記憶装置、及び回線側とホストコ
ンピュータ側にそれぞれ送受信データのシリアル−パラ
レル変換入出力装置（以後ＳＩＯという）′とを有し試
験用の折返し機能として前記回線側ＳＩＯのシリアル受
信データで折り返す機能を持つ回線アダプタにおいて、
１つの読み出し書き込み可能な記憶装置内の領域に送信
バッファと受信バッファを設け他の読み出し書き込み可
能な記憶装置内にデータ照合用バッファを設け、ここで
各記憶装置のアドレス域を送信バッファとデータ照合用
バッファを同じアドレスに受信バッファと送信バッファ
をアドレスの最上位ビットのみ異なる様に設定し、その
折返し試験時にホストコンピュータ側ＳＩＯからのシリ
アル送信データを送信バッファへ入力すると同時にデー
タ照合用バッファに入力し、送信バッファ内の送信デー
タを回線側ＳＩＯへ転送後折返して来たシリアル受信デ
ータを受信バッファに書き込むと同時にデータ照合用バ
ッファのアドレスの最上位ビットを切り替え内容を読み
出し、このデータ照合用バッファの内容を前記受信デー
タとを照合する手段を含んで構成される。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
装置の折返し試験時、ホストコンビエータ側送受信５Ｉ
Ｏ２より、入力されたシリアル送信データはパラレルデ
ータに変換されＣＰＵＩにより、ＲＡＭ（１）ｅ内の送
信バッファへ入力、保持されると同時にＲＡＭ （２）
７内のデータ照合用バッファにも入力、保持される。
Ｏ２より、入力されたシリアル送信データはパラレルデ
ータに変換されＣＰＵＩにより、ＲＡＭ（１）ｅ内の送
信バッファへ入力、保持されると同時にＲＡＭ （２）
７内のデータ照合用バッファにも入力、保持される。
ここで、データが保持された送信バッファとデータ照合
用バッファのアドレスは、アドレスバス１２にヨリ、同
じアドレスで示される。各バッファに保持されたデータ
は回線側送受信５ＩＯ３によりシリアル−パラレル変換
され回線側へ出力される。
用バッファのアドレスは、アドレスバス１２にヨリ、同
じアドレスで示される。各バッファに保持されたデータ
は回線側送受信５ＩＯ３によりシリアル−パラレル変換
され回線側へ出力される。
回線側より折返し戻ってきたシリアル受信データは回線
側送受信５ＩＯ３に入力、パラレル変換され、ＣＰＵＩ
によりＲＡＭ（１）Ｂ内の受信バッファへ入力、保持さ
れる。
側送受信５ＩＯ３に入力、パラレル変換され、ＣＰＵＩ
によりＲＡＭ（１）Ｂ内の受信バッファへ入力、保持さ
れる。
ここで、データが保持された受信バッファとデータ照合
用バッファ（送信バッフ１）のアドレスは、アドレスバ
ス１２の最上位ビットのみ異なる様に設定しておくと受
信バッファ書き込み信号デコーダ４でデコードされた受
信バッファ書き込み信号１３により、データ照合用バッ
ファアドレスセレクタ５を切り替え、受信バッファとデ
ータ照合用バッファを同じアドレスでアクセス出来るよ
うに設定し、受信バッファ書き込み信号１３によりＲＡ
Ｍ （２）７内のデータ照合用バッファ内の受信データ
を読み出し、データ照合用バッファデ−タ用レジスタ９
にデータを入力する。
用バッファ（送信バッフ１）のアドレスは、アドレスバ
ス１２の最上位ビットのみ異なる様に設定しておくと受
信バッファ書き込み信号デコーダ４でデコードされた受
信バッファ書き込み信号１３により、データ照合用バッ
ファアドレスセレクタ５を切り替え、受信バッファとデ
ータ照合用バッファを同じアドレスでアクセス出来るよ
うに設定し、受信バッファ書き込み信号１３によりＲＡ
Ｍ （２）７内のデータ照合用バッファ内の受信データ
を読み出し、データ照合用バッファデ−タ用レジスタ９
にデータを入力する。
また、ＲＡＭ （１）ｅ内の受信バッファへ受信データ
を書き込み時、同時にその受信データを折返し受信デー
タ用レジスタ８に書き込む。
を書き込み時、同時にその受信データを折返し受信デー
タ用レジスタ８に書き込む。
以上の動作により、折返し受信データ用レジスタ８とデ
ータ照合用バッファデータ用レジスタ９のデータの内容
は等しくなるので、この２種類のレジスタの内容を送受
信データ照合制御部１０にて照合することで、回線アダ
プタの折返し試験時における、ＣＰＵ１を介さないシリ
アル送信データとシリアル受信データの照合が行われる
。
ータ照合用バッファデータ用レジスタ９のデータの内容
は等しくなるので、この２種類のレジスタの内容を送受
信データ照合制御部１０にて照合することで、回線アダ
プタの折返し試験時における、ＣＰＵ１を介さないシリ
アル送信データとシリアル受信データの照合が行われる
。
以上説明したように本発明は、１つの読み出し書き込み
可能な記憶装置内の領域に送信バッファと受信バッファ
を設け他の読み出し書き込み可能な記憶装置内にデータ
照合用バッファを設け、ここで、各記憶装置のアドレス
域を送信バッファとデータ照合用バッファを同じアドレ
スに、受信バッファと送信バッファをアドレスの最上位
ビットのみ異なる様に設定し、その折返し試験時にホス
トコンピュータ側ＳＩＯからのシリアル送信データを送
信バッファへ入力すると同時にデータ照合用バッファに
入力し、送信バッファ内の送信データを回線側ＳＩＯへ
転送後、折返して来たシリアル受信データを受信バッフ
ァに書き込むと同時にデータ照合用バッファのアドレス
の最上位ビットを切り替え、内容を読み出し、このデー
タ照合用バッファの内容を前記受信データとを照合する
ことにより、中央処理装置を使用しないで、ノへ−ドウ
ェアのみで、読み出し書き込み可能な記憶装置内の送信
バッファと受信バッファのデータの照合ヲ行ナイ、ホス
トコンピュータと回線の間における、送受信データ転送
の性能を低下させることなく、試験効率を向上させるこ
とができるという効果がある。
可能な記憶装置内の領域に送信バッファと受信バッファ
を設け他の読み出し書き込み可能な記憶装置内にデータ
照合用バッファを設け、ここで、各記憶装置のアドレス
域を送信バッファとデータ照合用バッファを同じアドレ
スに、受信バッファと送信バッファをアドレスの最上位
ビットのみ異なる様に設定し、その折返し試験時にホス
トコンピュータ側ＳＩＯからのシリアル送信データを送
信バッファへ入力すると同時にデータ照合用バッファに
入力し、送信バッファ内の送信データを回線側ＳＩＯへ
転送後、折返して来たシリアル受信データを受信バッフ
ァに書き込むと同時にデータ照合用バッファのアドレス
の最上位ビットを切り替え、内容を読み出し、このデー
タ照合用バッファの内容を前記受信データとを照合する
ことにより、中央処理装置を使用しないで、ノへ−ドウ
ェアのみで、読み出し書き込み可能な記憶装置内の送信
バッファと受信バッファのデータの照合ヲ行ナイ、ホス
トコンピュータと回線の間における、送受信データ転送
の性能を低下させることなく、試験効率を向上させるこ
とができるという効果がある。
第１図は本発明の一実施例のブロック図である。
１・・・ＣＰＵ１２・・・ホストコンピュータ側送受信
５ＩＯ１３・・・回線側受信ＳＩ０，４・・・受信バッ
ファ書き込み信号デコーダ、５・・・データ照合用バッ
ファアドレスセレクタ、６・・・ＲＡＭ（１）、７・・
・ＲＡＭ （２） 、８・・・折返し受信データ用レジ
スタ、９・・・データ照合用バッファデータ用レジスタ
、１０・・・送受信データ照合制御部、１１・・・デー
タバス、１２・・・アドレスバス、１３・・・デコード
された受信バ・ツファ書き込み信号。
５ＩＯ１３・・・回線側受信ＳＩ０，４・・・受信バッ
ファ書き込み信号デコーダ、５・・・データ照合用バッ
ファアドレスセレクタ、６・・・ＲＡＭ（１）、７・・
・ＲＡＭ （２） 、８・・・折返し受信データ用レジ
スタ、９・・・データ照合用バッファデータ用レジスタ
、１０・・・送受信データ照合制御部、１１・・・デー
タバス、１２・・・アドレスバス、１３・・・デコード
された受信バ・ツファ書き込み信号。
Claims (1)
- 中央処理装置、複数の読み出し書き込み可能な記憶装置
、及び回線側とホストコンピュータ側にそれぞれ送受信
データのシリアル−パラレル変換入出力装置（以後ＳＩ
Ｏという）とを有し試験用の折返し機能として前記回線
側ＳＩＯのシリアル受信データで折り返す機能を持つ回
線アダプタにおいて、１つの読み出し書き込み可能な記
憶装置内の領域に送信バッファと受信バッファを設け他
の読み出し書き込み可能な記憶装置内にデータ照合用バ
ッファを設け、ここで各記憶装置のアドレス域を送信バ
ッファとデータ照合用バッファを同じアドレスに受信バ
ッファと送信バッファをアドレスの最上位ビットのみ異
なる様に設定し、その折返し試験時にホストコンピュー
タ側ＳＩＯからのシリアル送信データを送信バッファへ
入力すると同時にデータ照合用バッファに入力し、送信
バッファ内の送信データを回線側ＳＩＯへ転送後折返し
て来たシリアル受信データを受信バッファに書き込むと
同時にデータ照合用バッファのアドレスの最上位ビット
を切り替え内容を読み出し、このデータ照合用バッファ
の内容を前記受信データとを照合する手段を含むことを
特徴とする回線アダプタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2257810A JPH04134547A (ja) | 1990-09-27 | 1990-09-27 | 回線アダプタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2257810A JPH04134547A (ja) | 1990-09-27 | 1990-09-27 | 回線アダプタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04134547A true JPH04134547A (ja) | 1992-05-08 |
Family
ID=17311436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2257810A Pending JPH04134547A (ja) | 1990-09-27 | 1990-09-27 | 回線アダプタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04134547A (ja) |
-
1990
- 1990-09-27 JP JP2257810A patent/JPH04134547A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4041472A (en) | Data processing internal communications system having plural time-shared intercommunication buses and inter-bus communication means | |
| US4412286A (en) | Tightly coupled multiple instruction multiple data computer system | |
| JP2846837B2 (ja) | 障害を早期検出するためのソフトウェア制御方式のデータ処理方法 | |
| EP0486167A2 (en) | Multiple computer system with combiner/memory interconnection system | |
| US7054983B2 (en) | USB-HUB device and its control method | |
| US5845322A (en) | Modular scalable multi-processor architecture | |
| US6742142B2 (en) | Emulator, a data processing system including an emulator, and method of emulation for testing a system | |
| JPH04134547A (ja) | 回線アダプタ | |
| US6795874B2 (en) | Direct memory accessing | |
| US4788642A (en) | Data control system allowing simultaneous communication between a host and a plurality of peripherals over predetermined bit lines | |
| US5822766A (en) | Main memory interface for high speed data transfer | |
| US6510480B1 (en) | Data transfer circuit and data processing method using data transfer circuit for handling interruption processing | |
| US6345332B1 (en) | Bus interchange apparatus and dual system for accessing a fault information register without regard to buffer conditions | |
| KR100308662B1 (ko) | 음성사서함시스템에서공통메모리억세스장치 | |
| JPH08340348A (ja) | 情報処理システム | |
| JPH0285950A (ja) | バス間転送方式 | |
| KR100261080B1 (ko) | Pci버스와isa버스사이의통신제어회로및알고리듬 | |
| SU1399750A1 (ru) | Устройство дл сопр жени двух ЦВМ с общей пам тью | |
| JPH01234962A (ja) | バス制御方式 | |
| JPH01161463A (ja) | バス・インタフェース | |
| JPS6349815B2 (ja) | ||
| JPH01161464A (ja) | バス・インタフェース | |
| JPH0457130A (ja) | 情報処理装置 | |
| JPH08166932A (ja) | マルチプロセッサシステム | |
| JPS6041387B2 (ja) | ダイレクトメモリアクセス制御回路 |