JPH04133686A - Power control circuit - Google Patents
Power control circuitInfo
- Publication number
- JPH04133686A JPH04133686A JP2255845A JP25584590A JPH04133686A JP H04133686 A JPH04133686 A JP H04133686A JP 2255845 A JP2255845 A JP 2255845A JP 25584590 A JP25584590 A JP 25584590A JP H04133686 A JPH04133686 A JP H04133686A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- counter
- power supply
- pulse
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003111 delayed effect Effects 0.000 claims abstract description 14
- 230000001934 delay Effects 0.000 claims description 4
- 230000010355 oscillation Effects 0.000 abstract description 16
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 235000008331 Pinus X rigitaeda Nutrition 0.000 description 5
- 235000011613 Pinus brutia Nutrition 0.000 description 5
- 241000018646 Pinus brutia Species 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 4
- 235000014676 Phragmites communis Nutrition 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 101100135116 Oryza sativa subsp. japonica RR12 gene Proteins 0.000 description 1
- 244000145845 chattering Species 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Landscapes
- Motor And Converter Starters (AREA)
- Control Of Direct Current Motors (AREA)
Abstract
Description
本発明は、スイッチ等により発生する入力パルスが入力
されるたびに負荷への供給電力を段階的に変化させるよ
うにした電力制御回路に間するものである。The present invention provides a power control circuit that changes power supplied to a load in stages every time an input pulse generated by a switch or the like is input.
従来より、電力制御回路として、第6図に示すようなも
のが提供されている。この回路構成では、スイッチSW
がオンになるたびに、負荷であるモータMに直列接続し
た電力制御用のスイッチング素子Qをオン、オフするこ
とによりモータMを回転、停止させるようにしである。
すなわち、スイッチSWがオンになると、トリガパルス
発生回路1より一定幅のトリガパルスが出力され、トラ
ンジスタT 3. T 2をオンにして電源回路6から
各回路への給電を開始させるとともに、タイマ回路2の
限時動作を開始させるようになっているのであって2タ
イマ回路2の限時動作中にはトランジスタT、がオンに
なるようにしである。また、電源回路6からの給電が開
始されるとスイッチング素子Qはオンになる。タイマ回
路2は、限時動作中に入力端子(トランジスタT4のベ
ース)への入力レベルが“LTから“H”になると限時
動作を停止するように構成されており、スイッチSWが
2度目にオンになってトリガパルスが発生すると、限時
動作を停止してスイッチング素子Qをオフにするように
なっているのである。
したがって、スイッチSWを1度オンにすると、第7図
(a)のようなツェナーダイオードZDの両端電圧がト
リガパルス発生回路1に入力されて、トリガパルス発生
回路1からは、第7図<b)のようなトリガパルスが得
られる。このトリガパルスによって、第7図(d)のよ
うにタイマ回路2が限時動作を開始し、第7図(c)の
ように電源回路6は給電を開始する。すなわち、モータ
Mがタイマ回路2の限時動作中に回転し、タイマ回路2
で設定された一定時間後に停止するのである。また、モ
ータMの回転中にスイッチSWをもう1度オンにすれば
、第7図(d)のようにタイマ回路2の出力レベルが一
旦“L”になるから、モータMの回転は停止する。また
、モータMが停止すれば、トランジスタT、がオフにな
って電源回路6が電源から切り離されるからむだな電力
消費が防止されるのである。
上記従来構成は、モータMの回転と停止とを指示するの
みであって、モータMへの供給電力を調節してモータM
の回転速度を変化させることはできないものである。
これに対して、モータMへの供給電力を制御するものと
して、第8図に示すような回路構成が考えられている。
この回路において第6図と同じ番号を付した構成は第6
図の構成と同等のものである。ここでは、マイクロコン
ピュータ10を用いることにより、スイッチSWをオン
にするたびに、モータMへの供給電力が段階的に変化す
るように構成しているのである。すなわち、第9図(a
)に示すように、スイッチSWを1度オンにすると、第
9図(b)のように供給電力が小になり、スイッチSW
を2度目にオンにすると供給電力が大になり、スイッチ
SWを3度目にオンにするとモータMへの電力供給が停
止するようになっているのであって、スイッチSWをオ
ンにするたびに状態がサイクリックに変化するようにし
である。
しかしながら、マイクロコンピュータ10を用いると、
プログラムの開発に時間とコストとがかかり、また、設
計変更の際にプログラムの全体を見直す必要があるから
、変更が困難であるという問題が生じる。
そこで、マイクロコンピュータ10の代わりにカウンタ
を用いることが考えられる。すなわち、スイッチSWを
オンにするたびにカウンタの出力が変化するようにし、
カウンタの出力値に対応させてモータMへの供給電力を
制御することが考えられる。Conventionally, a power control circuit as shown in FIG. 6 has been provided. In this circuit configuration, switch SW
Each time the motor M is turned on, a power control switching element Q connected in series to the motor M, which is a load, is turned on and off, thereby causing the motor M to rotate and stop. That is, when the switch SW is turned on, a trigger pulse with a constant width is output from the trigger pulse generation circuit 1, and the transistor T3. T2 is turned on to start supplying power from the power supply circuit 6 to each circuit, and also to start the time-limiting operation of the timer circuit 2. During the time-limiting operation of the timer circuit 2, the transistors T, is turned on. Further, when power supply from the power supply circuit 6 starts, the switching element Q is turned on. The timer circuit 2 is configured to stop the time-limiting operation when the input level to the input terminal (base of the transistor T4) changes from "LT" to "H" during the time-limiting operation, and when the switch SW is turned on for the second time. When the trigger pulse is generated, the time-limited operation is stopped and the switching element Q is turned off.Therefore, when the switch SW is turned on once, the zener as shown in Figure 7(a) is activated. The voltage across the diode ZD is input to the trigger pulse generating circuit 1, and the trigger pulse as shown in FIG. 7(d) is obtained from the trigger pulse generating circuit 1. The timer circuit 2 starts the time-limiting operation as shown in FIG. 7(c), and the power supply circuit 6 starts supplying power as shown in FIG.
It will stop after a set time. Furthermore, if the switch SW is turned on again while the motor M is rotating, the output level of the timer circuit 2 becomes "L" once as shown in FIG. 7(d), and the rotation of the motor M is stopped. . Further, when the motor M stops, the transistor T is turned off and the power supply circuit 6 is disconnected from the power supply, thereby preventing wasteful power consumption. The above conventional configuration only instructs the motor M to rotate and stop, and adjusts the power supplied to the motor M to control the motor M.
It is not possible to change the rotation speed of the In contrast, a circuit configuration as shown in FIG. 8 has been considered to control the power supplied to the motor M. In this circuit, the configurations with the same numbers as in FIG.
This is equivalent to the configuration shown in the figure. Here, by using the microcomputer 10, the power supplied to the motor M is configured to change stepwise each time the switch SW is turned on. That is, Fig. 9 (a
), when the switch SW is turned on once, the supplied power decreases as shown in FIG. 9(b), and the switch SW
When the switch SW is turned on for the second time, the supplied power increases, and when the switch SW is turned on for the third time, the power supply to the motor M is stopped.The state changes every time the switch SW is turned on. This is done so that it changes cyclically. However, when using the microcomputer 10,
The problem arises that it takes time and cost to develop a program, and it is difficult to make changes because it is necessary to review the entire program when changing the design. Therefore, it is conceivable to use a counter instead of the microcomputer 10. That is, the output of the counter changes every time the switch SW is turned on,
It is conceivable to control the power supplied to the motor M in accordance with the output value of the counter.
しかしながら、上述したように、むだな電力消費を防止
するためには、スイッチが1度オンになってから給電さ
れるようにしなければならないから、スイッチが初めて
オンになったときには、このオン動作によって給電を阿
始させるとともに、このオン動作をカウンタで計数しな
ければならない、すなわち、カウンタへの給電が開始さ
れた直後の動作が不安定な状態で計数を行うことになり
、誤動作が生−しることがある、また、カウンタは電源
投入時にリセットを行わなければ正常な動作が保証され
ないものであるが、スイッチのオンによって給電と計数
とを行う必要があるから、リセットが行えないという問
題が生じる。
本発明は上記問題点の解決を目的とするものであり、ス
イッチ等により発生する人力パルスの発生回数をカウン
タで計数し、カウンタの計数値に応じて負荷への供給電
力を段階的に変化させるようにしている場合に、最初の
人力パルスによってカウンタのリセットを行うとともに
、カウンタの動作が安定した後にその人力パルスを計数
できるようにして、誤動作が生じないようにした電力制
御回路を提供しようとするものである。However, as mentioned above, in order to prevent wasteful power consumption, it is necessary to supply power after the switch is turned on once, so when the switch is turned on for the first time, this on operation causes At the same time as the power supply starts, this ON operation must be counted by a counter.In other words, the operation immediately after the power supply to the counter starts is unstable and counting is performed, which may cause malfunction. In addition, normal operation of the counter is not guaranteed unless it is reset when the power is turned on, but since it is necessary to supply power and count when the switch is turned on, there is a problem that the counter cannot be reset. arise. The present invention aims to solve the above problem, and uses a counter to count the number of human pulses generated by a switch, etc., and changes the power supplied to the load in stages according to the count value of the counter. The present invention aims to provide a power control circuit that resets a counter with the first human pulse and allows counting of the human pulse after the operation of the counter stabilizes, thereby preventing malfunctions. It is something to do.
本発明では、上記目的を達成するために、スイッチ等に
より発生する入力パルスの発生回数をカウンタで計数し
、カウンタの計数値に応じて負荷への供給電力を段階的
に変化させるようにした電力制御回路において、1つ目
の人力パルスによりカウンタへの給電を開始する電源回
路と、電源回路からの給電開始によりカウンタへのリセ
ットパルスを発生するリセットパルス発生回路と、入力
パルスを遅延させた遅延パルスを発生させてリセットパ
ルス発生後に遅延パルスをカウンタにより計数させる遅
延回路とを設けているのである。In order to achieve the above object, the present invention uses a counter to count the number of input pulses generated by a switch, etc., and changes the power supplied to the load in stages according to the counted value of the counter. In the control circuit, there is a power supply circuit that starts power supply to the counter with the first human pulse, a reset pulse generation circuit that generates a reset pulse to the counter when power supply starts from the power supply circuit, and a delay that delays the input pulse. A delay circuit that generates a pulse and causes a counter to count the delayed pulse after the reset pulse is generated is provided.
上記構成によれば、1つ目の入力パルスによりカウンタ
への給電を開始する電源回路と、電源回路からの給電開
始によりカウンタへのリセットパルスを発生するリセッ
トパルス発生回路と、入力パルスを遅延させた遅延パル
スを発生させてリセットパルス発生後に遅延パルスをカ
ウンタにより計数させる遅延回路とを設けているので、
最初の入力パルスによってカウンタへの給電が開始され
るとともにカウンタがリセットされてカウンタの動作が
安定した後に、最初の入力パルスを遅延させた遅延パル
スをカウンタで計数することになり、カウンタの誤動作
が防止されるのである。According to the above configuration, there is a power supply circuit that starts power supply to the counter in response to the first input pulse, a reset pulse generation circuit that generates a reset pulse to the counter when power supply starts from the power supply circuit, and a reset pulse generation circuit that delays the input pulse. A delay circuit that generates a delayed pulse and counts the delayed pulse with a counter after the reset pulse is generated is provided.
After the first input pulse starts supplying power to the counter, resets the counter, and stabilizes the operation of the counter, the counter counts a delayed pulse that delays the first input pulse, which prevents malfunction of the counter. It is prevented.
本実施例では、鉛蓄電池(図示せず)を電源とし、モー
タを負荷として負荷への供給電力を2段階に制御する例
を示すが、電源や負荷の種類、供給電力の調節段数など
は、必ずしもこれに限定されるものではない。
第1図に示すように、負荷としてのモータMには、供給
電力制御用の電界効果トランジスタがスイッチング素子
Qとして直列接続されている。スイッチング素子Qは、
スイッチSWがオンになるたびに、断続的にオンになる
状態と、連続的にオンになる状態と、オフになる状態と
にサイクリックに切り換えられるようになっている。す
なわち、モータMへの供給電力は大小2段階に設定でき
るのであり、スイッチング素子Qが断続的にオンになる
状態は供給電力が小の状態に対応し、スイッチング素子
Qが連続的にオンになる状態は供給電力が大の状態に対
応する。
スイッチSWは、抵抗R3およびツェナーダイオードZ
Dと直列接続され、この直列回路が電源の両端間に接続
される。抵抗R4とツェナーダイオードZDとの接続点
は、スイッチSWがオンになると一定幅のトリガパルス
を発生するトリガパルス発生回路1に接続される。すな
わち、スイッチSWがオンになる時間は一定しないが、
トリガパルス発生回路1ては、スイッチがオンになると
、抵抗R2〜R1およびコンデンサC1よりなる一定幅
のトリガパルスを出力するのである。トリガパルス発生
回路1には、スイッチSWがオンである期間にツェナー
ダイオードZDの両端より給電される。こ・のようにし
て、トリガパルス発生回路1は、スイッチSWのチャタ
リングを除去したトリガパルスを発生させるのであって
、このトリガパルスが入力パルスとなるのである。
トリガパルス発生回路1がらトリガパルスが出力される
と、トランジスタT、〜T3がオンになる。
トランジスタT、がオンになると、タイマ回路2への入
力が“H”になってタイマ回路2が限時動作を開始する
。タイマ回路2は、集積回路IC,を主構成とするもの
であって、トランジスタT4のベースが“H”になると
限時動作を開始して出力レベルを一定時宜“H”にし、
限時動作中にトランジスタT4のベースが再度“H”に
なると限時動作を停止するようになっている。また、タ
イマ回路2の限時時間は抵抗R,,R,およびコンデン
サC2により決定される。タイマ回路2の出力端子はト
ランジスタT1のベースに接続されており、タイマ回路
2の限時動作中にはトランジスタT、はオン状態に保た
れるようになっている。すなわち、トリガパルスが発生
してトランジスタT、、T2がオンになった後、トリガ
パルスが立ち下がるとトランジスタT2はオフになるが
、タイマ回路2が限時動作を継続している間はトランジ
スタT1はオン状態に保たれるのである。トランジスタ
T1は電源と電源回路6との間に挿入されているのであ
って、トランジスタT、がオンである期間には電源回路
6から各部への給電がなされる。
トリガパルス発生回路1より出力されるトリガパルスは
、抵抗RアおよびコンデンサC1により遅延されて単安
定マルチバイブレータ3をトリガする。単安定マルチバ
イブレータ3は、抵抗R,およびコンデンサC1により
決定される一定時間だけ反転出力を“L”にする。単安
定マルチバイブレータ3の反転出力は、入力パルスを遅
延させた遅延パルスとして、入力の立ち上がりを計数す
るジョンソンカウンタよりなるカウンタ4に入力される
。すなわち、抵抗R7とコンデンサC3と単安定マルチ
バイブレータ3とにより遅延回路が構成される。カウン
タ4は3つの出力端子01〜03を有し、入力が立ち上
がるたびに各出力端子01〜O0の出力レベルを順次選
択的に“H”にする。第1出力端子0.と第2出力端子
o2とはオア回路ORを介してトランジスタT3のベー
スに接続されており、いずれか一方が“H”である間は
トランジスタT、がオンに保たれるようにしである。し
たがって、スイッチSWを1度オンにすると、トランジ
スタT、がオンになってタイマ回路2が限時動作を開始
し、このとき、カウンタ4の出力によってトランジスタ
T3がオン状態に保たれるのであって、次にスイッチS
WをオンにしたときにもトランジスタT、がオン状態に
保たれてタイマ回路2の限時動作が継続するのである。
ところで、単安定マルチバイブレータ3は、集積回路I
C2を主構成要素とするものであって、この集積回路I
C2は単安定マルチバイブレータ3のほかに、抵抗R5
およびコンデンサC5によってパルス幅が決定される単
安定マルチバイブレータ3aも備えており、この単安定
マルチバイブレータ3aは電源の投入によってトリガさ
れて、カウンタ4をリセットするようになっている。す
なわち、単安定マルチバイブレータ3aは、電源回路6
からの給電開始によってカウンタ4へのリセットパルス
を発生するリセット回路として動作するのである。電源
を投入した後、カウンタ4から出力が得られるまでの動
作は第3図のようなものであって、第3図(a)のよう
に電源回路6の出力が立ち上がると、第3図(b)のよ
うに単安定マルチバイブレータ3aがカウンタ4をリセ
ットするようにパルスを出力する。また、単安定マルチ
バイブレータ3には第3図(c)のような入力がなされ
ており、単安定マルチバイブレータ3の反転出力端子か
らは電源の立ち上がりに遅延して第3図<d)のような
出力が得られる。こうして、単安定マルチバイブレータ
3の反転出力端子からの出力の立ち上がりを計数してカ
ウンタ4の第1出力端子01から第3図(e>のような
出力が得られるのである。
カウンタ4の第2出力端子02は、発振回路5の動作を
制御するように接続されており、発振回路5は、カウン
タ4からの出力レベルが“H”になっているときには、
発振動作を停止して出力レベルを“H”にし、制御端子
がL”レベルになっているときには、抵抗R14,R+
5およびコンデンサC6により決定される周期で発振動
作を行う。すなわち、スイッチSWが1度オンになると
、カウンタ4の第1出力端子O4の出力レベルが“H”
になり、第2出力端子02の出力レベルは”°L”であ
るから、このときには発振回路5は一定周期で発振動作
を行い、スイッチSWがもう1度オンになると、カウン
タ4の第2出力端子02の出力レベルが“H”になって
発振動作を停止するのである。
発振回路5の出力は、補償回路9を介してスイッチング
素子Qの制御端子〈ゲート)に入力される。
補償回路9は、ターンオフ時に蓄Wt電荷を抜いてター
ンオフ波形を改善するものである。
カウンタ4の第3出力端子0.には、一対の抵抗R11
,R,2の直列回路が接続され、両抵抗RR12の接続
点は比較回路7の一方の入力端子に接続される。比較回
路7の他方の入力端子には基準電圧発生回路8により設
定された基準電圧が入力されており、カウンタ4の第3
出力端子03の出力レベルが“H゛になると、比較回路
7の出力レベルが“Lパになるようにしである。比較回
路7の出力端子は、タイマ回路2のリセット端子に接続
されている。このリセット端子が“H”レベルであると
きには、タイマ回路2は通常の限時動作を行い、リセッ
ト端子が“L”レベルになると、限時動作を停止するよ
うになっている。リセット端子は、抵抗R1)およびコ
ンデンサC7によってプルアップされており、カウンタ
4の第3出力端子0.の出力レベルが“H”になる才で
は限時動作を行うようにしである。
上記構成によれば、第2図(a)のように、スイッチS
Wが1度オンになると、第2図(b)のように、タイマ
回路2が限時動作を開始して夕・イマ回路2の限時動作
中には電源回路6から各回路に給電されることになる。
また、電源回路6からの給電開始と同時に第2図(d)
のようにカウンタ4がリセットされる。カウンタ4はリ
セットされた後、第2図(e)のように第1出力端子Q
Iの出力レベルを°゛H”にしてトランジスタT、をオ
ンに保つ。このとき第2図(f)のように、カウンタ4
の第2出力端子02の出力レベルは“L”であるから、
発振回路5が発振動作をすることになる。その結果、第
2図(c)のように、スイッチング素子Qは発振回路5
の出力によって断続的にオンになるのであって、モータ
Mへの供給電力は小の状態になるのである。
第2図(a)のように、スイッチSWを2度目にオンに
したときには、タイマ回路2はその才ま限時動作を継続
し、第2図(f)のように、カウンタ4の第2出力端子
02の出力レベルが“H”になる。
したがって、発振回路5は発振動作を停止し、出力レベ
ルを°゛H”にする。その結果、第2図(c)のように
、スイッチング素子Qは連続的にオンになり、モータM
への供給電力は大の状態になる。
第2図(a)のように、スイッチSWを3度目にオンに
すると、第2図(g)のように、カウンタ4の第3出力
端子0.の出力レベルが“H”になり、比較回路8の出
力レベルが“L”になってタイマ回路2の限時動作が停
止し、電源回路6から各回路への給電が停止するから、
発振回路5の出力レベルが°“L′°になり、第2図(
c)のように、モータMは停止する。
以上のようにして、スイッチSWをオンにするたびに、
モータMへの供給電力が小の状態→モータMへの供給電
力が大の状態−モータMが停止する状態をサイクリック
に繰り返すことになるのである。
上述のように構成された電力制御回路は、たとえば、浴
槽内等で水流とともに気泡を発生させるマツサージ器の
モータを制御するのに用いることができる。マツサージ
器は、第4図に示すように、水に浮くように形成された
フロート11の上面に設けた給気口12から空気を取り
込み、水中に配設されたポンプ装置13の中央部に設け
た吐出口14から水流とともに気泡を吐出させるように
しているものである。ポンプ装置13は、第5図(a)
のように、直流モータよりなるモータMの回転軸15に
結合されたスクリュー16を備え、スクリュー16の回
転により、給気口12から空気を取り込んだ空気とポン
プ装置13に流入する水とを混合し加圧して吐出口14
から吐出させるのである。ポンプ装置13には、第5図
(b)のように、防水ケース17に納装された回路基板
18および鉛蓄電池(図示せず)が収納されており、回
路基板18の要所に設けたリードスイッチ19を上記ス
イッチSWとして用いることにより回路基板18に実装
された回路部を制御するようになっている。
リードスイッチ1つの近傍には、第5図(c)のように
、ポンプ装置13の要所に配設された押釦20に連動す
る永久磁石21が配設され、押釦20を押したときに永
久磁石21が移動してリードスイッチSWがオンになる
ようにしである。
したがって、上記回路構成をこのマツサージ器に採用す
ることによって、押釦20を押すたびに、水流は弱−強
一停止を繰り返すのである。This example shows an example in which a lead-acid battery (not shown) is used as a power source and a motor is used as a load to control the power supplied to the load in two stages. It is not necessarily limited to this. As shown in FIG. 1, a field effect transistor for controlling supply power is connected in series as a switching element Q to a motor M as a load. The switching element Q is
Each time the switch SW is turned on, it is cyclically switched between an intermittently on state, a continuous on state, and an off state. In other words, the power supplied to the motor M can be set in two levels, large and small, and a state in which the switching element Q is intermittently turned on corresponds to a state in which the supplied power is low, and a state in which the switching element Q is turned on continuously. The state corresponds to a state where the supplied power is high. Switch SW includes resistor R3 and Zener diode Z
D and this series circuit is connected across the power supply. A connection point between the resistor R4 and the Zener diode ZD is connected to a trigger pulse generation circuit 1 that generates a trigger pulse of a constant width when the switch SW is turned on. In other words, although the time the switch SW is turned on is not constant,
When the switch is turned on, the trigger pulse generating circuit 1 outputs a trigger pulse of a constant width formed by the resistors R2 to R1 and the capacitor C1. The trigger pulse generating circuit 1 is supplied with power from both ends of the Zener diode ZD while the switch SW is on. In this manner, the trigger pulse generating circuit 1 generates a trigger pulse from which chattering of the switch SW has been removed, and this trigger pulse becomes an input pulse. When a trigger pulse is output from the trigger pulse generating circuit 1, the transistors T, -T3 are turned on. When the transistor T is turned on, the input to the timer circuit 2 becomes "H" and the timer circuit 2 starts a time-limiting operation. The timer circuit 2 is mainly composed of an integrated circuit IC, and when the base of the transistor T4 becomes "H", it starts a time-limiting operation and sets the output level to "H" at a certain time.
When the base of the transistor T4 becomes "H" again during the time-limiting operation, the time-limiting operation is stopped. Further, the time limit of the timer circuit 2 is determined by resistors R, , R and capacitor C2. The output terminal of the timer circuit 2 is connected to the base of the transistor T1, and the transistor T is kept in an on state while the timer circuit 2 is in a time-limiting operation. That is, after the trigger pulse is generated and the transistors T, T2 are turned on, when the trigger pulse falls, the transistor T2 is turned off, but while the timer circuit 2 continues its time-limited operation, the transistor T1 is turned on. It remains on. The transistor T1 is inserted between the power supply and the power supply circuit 6, and during the period when the transistor T is on, power is supplied from the power supply circuit 6 to each part. The trigger pulse output from the trigger pulse generating circuit 1 is delayed by the resistor R and the capacitor C1, and triggers the monostable multivibrator 3. The monostable multivibrator 3 makes the inverted output "L" for a certain period of time determined by the resistor R and the capacitor C1. The inverted output of the monostable multivibrator 3 is input as a delayed pulse obtained by delaying the input pulse to a counter 4 consisting of a Johnson counter that counts the rising edge of the input. That is, the resistor R7, the capacitor C3, and the monostable multivibrator 3 constitute a delay circuit. The counter 4 has three output terminals 01 to 03, and each time the input rises, the output level of each output terminal 01 to O0 is sequentially and selectively set to "H". First output terminal 0. and the second output terminal o2 are connected to the base of the transistor T3 via an OR circuit OR, so that while either one is at "H", the transistor T is kept on. Therefore, when the switch SW is turned on once, the transistor T is turned on and the timer circuit 2 starts time-limiting operation, and at this time, the output of the counter 4 keeps the transistor T3 in the on state. Next, switch S
Even when transistor W is turned on, transistor T is kept on, and the timer circuit 2 continues to perform a time-limiting operation. By the way, the monostable multivibrator 3 is an integrated circuit I
The main component is C2, and this integrated circuit I
In addition to monostable multivibrator 3, C2 is a resistor R5.
A monostable multivibrator 3a whose pulse width is determined by a capacitor C5 is also provided, and this monostable multivibrator 3a is triggered by turning on the power to reset the counter 4. That is, the monostable multivibrator 3a is connected to the power supply circuit 6
It operates as a reset circuit that generates a reset pulse to the counter 4 when the power supply starts. The operation after the power is turned on until the output is obtained from the counter 4 is as shown in FIG. 3. When the output of the power supply circuit 6 rises as shown in FIG. As shown in b), the monostable multivibrator 3a outputs a pulse to reset the counter 4. In addition, the monostable multivibrator 3 is inputted as shown in Figure 3(c), and the inverted output terminal of the monostable multivibrator 3 is delayed with the rise of the power supply as shown in Figure 3<d). output. In this way, by counting the rising edge of the output from the inverting output terminal of the monostable multivibrator 3, an output as shown in FIG. 3 (e>) is obtained from the first output terminal 01 of the counter 4. The output terminal 02 is connected to control the operation of the oscillation circuit 5, and when the output level from the counter 4 is "H", the oscillation circuit 5
When the oscillation operation is stopped and the output level is set to "H", and the control terminal is at the "L" level, resistors R14 and R+
The oscillation operation is performed at a period determined by the capacitor C6 and the capacitor C6. That is, once the switch SW is turned on, the output level of the first output terminal O4 of the counter 4 becomes "H".
Since the output level of the second output terminal 02 is "°L", the oscillation circuit 5 performs oscillation operation at a constant cycle at this time, and when the switch SW is turned on again, the second output of the counter 4 The output level of terminal 02 becomes "H" and the oscillation operation is stopped. The output of the oscillation circuit 5 is input to the control terminal (gate) of the switching element Q via the compensation circuit 9. The compensation circuit 9 removes the accumulated Wt charge at turn-off to improve the turn-off waveform. Third output terminal 0 of counter 4. , a pair of resistors R11
, R, 2 are connected in series, and the connection point between both resistors RR12 is connected to one input terminal of the comparator circuit 7. The reference voltage set by the reference voltage generation circuit 8 is input to the other input terminal of the comparator circuit 7, and the third input terminal of the counter 4
When the output level of the output terminal 03 becomes "H", the output level of the comparator circuit 7 becomes "L". The output terminal of the comparison circuit 7 is connected to the reset terminal of the timer circuit 2. When this reset terminal is at the "H" level, the timer circuit 2 performs a normal time-limiting operation, and when the reset terminal becomes "L" level, the timer circuit 2 stops the time-limiting operation. The reset terminal is pulled up by a resistor R1) and a capacitor C7, and is connected to the third output terminal 0. When the output level of the circuit becomes "H", a time-determined operation is performed. According to the above configuration, as shown in FIG. 2(a), the switch S
When W is turned on once, the timer circuit 2 starts time-limited operation as shown in FIG. become. Also, at the same time as the power supply from the power supply circuit 6 starts, as shown in FIG.
Counter 4 is reset as follows. After the counter 4 is reset, the first output terminal Q is output as shown in FIG. 2(e).
The output level of I is set to °H and the transistor T is kept on.At this time, as shown in Fig. 2(f), the counter 4
Since the output level of the second output terminal 02 of is "L",
The oscillation circuit 5 will perform an oscillation operation. As a result, as shown in FIG. 2(c), the switching element Q is connected to the oscillation circuit 5.
It is intermittently turned on by the output of the motor M, and the power supplied to the motor M is in a low state. As shown in FIG. 2(a), when the switch SW is turned on for the second time, the timer circuit 2 continues its time-limiting operation, and as shown in FIG. 2(f), the second output of the counter 4 The output level of terminal 02 becomes "H". Therefore, the oscillation circuit 5 stops the oscillation operation and sets the output level to °H.As a result, as shown in FIG. 2(c), the switching element Q is continuously turned on, and the motor M
The power supplied to is in a large state. As shown in FIG. 2(a), when the switch SW is turned on for the third time, the third output terminal 0 of the counter 4 is turned on as shown in FIG. 2(g). The output level of the comparator circuit 8 becomes "H", the output level of the comparator circuit 8 becomes "L", the time limit operation of the timer circuit 2 is stopped, and the power supply from the power supply circuit 6 to each circuit is stopped.
The output level of the oscillator circuit 5 becomes °"L'°, and as shown in Fig. 2 (
As in c), the motor M stops. As described above, every time you turn on the switch SW,
The state in which the power supplied to the motor M is small -> the state in which the power supplied to the motor M is large - the state in which the motor M stops is cyclically repeated. The power control circuit configured as described above can be used, for example, to control the motor of a pine surge device that generates air bubbles along with water flow in a bathtub or the like. As shown in Fig. 4, the pine surge device takes in air from an air supply port 12 provided on the top surface of a float 11 formed to float on water, and is provided in the center of a pump device 13 placed underwater. Air bubbles are discharged from the discharge port 14 along with the water flow. The pump device 13 is shown in FIG. 5(a).
As shown in FIG. 2, a screw 16 is connected to a rotating shaft 15 of a motor M made of a DC motor, and the rotation of the screw 16 mixes the air taken in from the air supply port 12 with the water flowing into the pump device 13. Pressure is applied to discharge port 14.
It is discharged from As shown in FIG. 5(b), the pump device 13 houses a circuit board 18 and a lead-acid battery (not shown) housed in a waterproof case 17. By using the reed switch 19 as the switch SW, the circuit section mounted on the circuit board 18 is controlled. As shown in FIG. 5(c), a permanent magnet 21 is disposed near one reed switch and is linked to a push button 20 disposed at a key point of the pump device 13. When the push button 20 is pressed, a permanent magnet 21 is provided. The magnet 21 is moved so that the reed switch SW is turned on. Therefore, by employing the above circuit configuration in this pine surge device, each time the push button 20 is pressed, the water flow repeats from weak to strong and stops.
本発明は上述のように、1つ目の入力パルスによりカウ
ンタへの給電を開始する電源回路と、電源回路からの給
電開始によりカウンタへのリセットパルスを発生するリ
セットパルス発生回路と、入力パルスを遅延させた遅延
パルスを発生させてリセットパルス発生後に遅延パルス
をカウンタにより計数させる遅延回路とを設けているの
で、最初の入力パルスによってカウンタへの給電が開始
されるとともにカウンタがリセットされてカウンタの動
作が安定した後に、最初の入力パルスを遅延させた遅延
パルスをカウンタで計数することになり、カウンタの誤
動作が防止されるという利点を有するのである。As described above, the present invention includes a power supply circuit that starts supplying power to the counter in response to the first input pulse, a reset pulse generation circuit that generates a reset pulse to the counter when power supply from the power supply circuit starts, and A delay circuit is provided which generates a delayed pulse and counts the delayed pulse by a counter after the reset pulse is generated, so that the first input pulse starts supplying power to the counter and resets the counter. After the operation has stabilized, the counter counts the delayed pulses that are delayed from the first input pulse, which has the advantage of preventing malfunctions of the counter.
第1図は本発明の実施例を示す回路図、第2図および第
3図は同上の動作説明図、第4図は同上を用いたマツサ
ージ器を示す斜視図、第5図は同上を用いたマツサージ
器の細部の斜視図、第6図は従来例を示す回路図、第7
図は同上の動作説明図、第8図は他の従来例を示すブロ
ック図、第9図は同上の動作説明図である。
1・・・トリガパルス発生回路、2・・・タイマ回路、
333a・・単安定マルチバイブレータ、4・・・カウ
ンタ、5・・・発振回路、6・・・電源回路、7・・・
比較回路、8・・・基準電圧発生回路、9・・・補償回
路、M・・モータ、Q・・スイッチング素子、SW・・
・スイッチ。
代理人 弁理士 石 1)長 七
第2図
第3図
第7Ij!J
手続補正書く自発)
平成3年 1月19日Fig. 1 is a circuit diagram showing an embodiment of the present invention, Figs. 2 and 3 are explanatory diagrams of the operation of the above, Fig. 4 is a perspective view showing a pine surge device using the above, and Fig. 5 is a circuit diagram showing the same as the above. Fig. 6 is a circuit diagram showing a conventional example, Fig. 7 is a detailed perspective view of the pine surge device.
FIG. 8 is a block diagram showing another conventional example, and FIG. 9 is an explanatory diagram of the same operation. 1...Trigger pulse generation circuit, 2...Timer circuit,
333a... Monostable multivibrator, 4... Counter, 5... Oscillation circuit, 6... Power supply circuit, 7...
Comparison circuit, 8... Reference voltage generation circuit, 9... Compensation circuit, M... Motor, Q... Switching element, SW...
·switch. Agent Patent Attorney Ishi 1) Chief 7 Figure 2 Figure 3 Figure 7 Ij! J Voluntary proposal to write procedural amendments) January 19, 1991
Claims (1)
をカウンタで計数し、カウンタの計数値に応じて負荷へ
の供給電力を段階的に変化させるようにした電力制御回
路において、1つ目の入力パルスによりカウンタへの給
電を開始する電源回路と、電源回路からの給電開始によ
りカウンタへのリセットパルスを発生するリセットパル
ス発生回路と、入力パルスを遅延させた遅延パルスを発
生させてリセットパルス発生後に遅延パルスをカウンタ
により計数させる遅延回路とを設けて成ることを特徴と
する電力制御回路。(1) In a power control circuit that uses a counter to count the number of input pulses generated by a switch, etc., and changes the power supplied to the load in stages according to the count value of the counter, the first input A power supply circuit that starts power supply to the counter with a pulse, a reset pulse generation circuit that generates a reset pulse to the counter when power supply from the power supply circuit starts, and a reset pulse generation circuit that generates a delayed pulse that delays the input pulse and generates a reset pulse after the reset pulse is generated. A power control circuit comprising: a delay circuit for counting delayed pulses by a counter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2255845A JP2703656B2 (en) | 1990-09-25 | 1990-09-25 | Power control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2255845A JP2703656B2 (en) | 1990-09-25 | 1990-09-25 | Power control circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04133686A true JPH04133686A (en) | 1992-05-07 |
JP2703656B2 JP2703656B2 (en) | 1998-01-26 |
Family
ID=17284393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2255845A Expired - Lifetime JP2703656B2 (en) | 1990-09-25 | 1990-09-25 | Power control circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2703656B2 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS573591A (en) * | 1980-06-06 | 1982-01-09 | Ricoh Co Ltd | Controlling method for drive of motor of wire-driven scanning apparatus |
JPH02206085A (en) * | 1989-02-02 | 1990-08-15 | Mitsubishi Electric Corp | Data setting circuit |
-
1990
- 1990-09-25 JP JP2255845A patent/JP2703656B2/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS573591A (en) * | 1980-06-06 | 1982-01-09 | Ricoh Co Ltd | Controlling method for drive of motor of wire-driven scanning apparatus |
JPH02206085A (en) * | 1989-02-02 | 1990-08-15 | Mitsubishi Electric Corp | Data setting circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2703656B2 (en) | 1998-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5827525B2 (en) | Microprocessor with reset circuit | |
US5243637A (en) | Apparatus and method for assuring stable clock generator during oscillator start-up | |
US6178516B1 (en) | Electronic apparatus having a low voltage auto-reset circuit | |
JPS6242418B2 (en) | ||
US7443260B2 (en) | Low-power oscillator | |
JP2004260648A (en) | Power-on reset circuit | |
JPH04133686A (en) | Power control circuit | |
JP2664801B2 (en) | Power control circuit | |
JPH04255494A (en) | Power control circuit | |
JPH08147064A (en) | Intermittent operating circuit | |
JPH04261390A (en) | Power control circuit | |
JP2995804B2 (en) | Switching regulator soft start circuit | |
KR930006695Y1 (en) | Power on reset circuit | |
JPH0537552Y2 (en) | ||
JPS5725022A (en) | Semiconductor integrated circuit | |
KR910000212Y1 (en) | Timer circuitry using hand gate | |
KR960000826Y1 (en) | Reset timing automatic controlled circuit | |
KR900007268Y1 (en) | Fade control device for audio-equipment | |
JPH0224287Y2 (en) | ||
JPH0574292B2 (en) | ||
JP3774038B2 (en) | Power-on reset signal generation circuit | |
JP3774038B6 (en) | Power-on reset signal generation circuit | |
JPH04250715A (en) | Long time timer | |
JPH019269Y2 (en) | ||
KR960005023Y1 (en) | Fluorescent lamp control device |