JPH04132538U - 浮動小数点演算回路 - Google Patents

Abstract

(57)【要約】 【目的】 数値を指数部と仮数部とで表現して取り扱う
浮動小数点演算回路において演算を行う場合、指数部丸
め用加算記での指数部の丸め処理が、仮数部丸め用加算
器での仮数部の丸め処理の終了を待たずに開始できる高
速な丸め処理が可能な浮動小数点演算回路を提供するも
のである。 【構成】 数値を指数部と仮数部とで表現して演算を行
う浮動小数点演算回路において、演算回路７で演算し正
規化回路９で正規化した仮数部に対する仮数部丸め用加
算器１６での丸め処理で、桁上げが発生するか否かをす
ばやく検出しキャリー信号として出力する桁上げ検出回
路１５を設け、指数部丸め用加算器１７での指数部丸め
処理を仮数部丸め処理と独立して並行に実行し、浮動小
数点演算の高速化を図る。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、数値を仮数部と指数部に分けて表わす浮動小数点数値の演算を行う 浮動小数点演算回路に関するものである。

【０００２】

【従来の技術】

浮動小数点は、数値を仮数部と指数部とで表現するもので、例えば数値ｎは、 仮数部をａ、指数部をｂとすると、ｎ＝ａ・ｒ^b（ｒは基数）で表される。ここ で、指数部は符号を付して表現され、また仮数部は絶対値で表現される。

【０００３】 浮動小数点で表現された数値を用いて演算を行う場合、固定小数点で表現され た数値を用いて演算を行う場合に比べ、広い範囲（広いダイナミックレンジ）で の数値の演算が可能である。

【０００４】 このため、扱う数値範囲を広く要求される（広いダイナミックレンジが要求さ れる）用途に於ては、浮動小数点で表現された数値の演算を行う浮動小数点演算 回路が用いられる。

【０００５】 ここで、浮動小数点で表現された２つの数値、ｍ＝ａ・ｒ^c，ｎ＝ｂ・ｒ^d （ 但し、ｃ＞ｄ）の加算を考えてみる。

【０００６】 この場合、加算結果（和）は、ｍ＋ｎ＝（ａ＋ｂ^c-d）・ｒ^c （但し、ｂ^c-dはｂをｃ−ｄビット右シフトすることを示す） となる。

【０００７】 このように浮動小数点での加算結果は、仮数部では第１オペランドの指数部か ら第２オペランドの指数部を減算して、それに応じた仮数部の桁合わせがされた 後加算が行われ、また指数部では第１オペランドの指数部と第２オペランドの指 数部が比較されて大きい方の指数部が選択されて得られる。

【０００８】 この時、仮数部の加算で桁落ちまたは桁溢れが発生した場合には、仮数部に対 して正規化処理が行われ、また、四捨五入、切り上げ、切り捨てなどの丸め処理 が指示された場合には、仮数部に対しての丸め処理が行われる。更に、仮数部に 対する正規化や丸め処理の過程で桁溢れや桁落ちが発生した場合には、指数部に 対しても丸め処理が行われる。

【０００９】 図２は、従来の浮動小数点演算回路の概略構成図の一例である。 １は、浮動小数点数値である第１オペランドをクロックＣＫに同期して入力する 第１入力レジスタで、オペランドは指数部と絶対値表現された仮数部から構成さ れる。

【００１０】 ２は、第１入力レジスタ１と同様に浮動小数点数値である第２オペランドをク ロックＣＫに同期して入力する第２入力レジスタである。

【００１１】 ３は、第１入力レジスタ１に入力された第１オペランドの指数部と第２入力レ ジスタ２に入力された第２オペランドの指数部の加減算を行い、第１オペランド もしくは第２オペランドのうち、桁合わせを施すオペランド及びシフト数の決定 を行う加算器である。

【００１２】 ４は、加算器３における減算結果を、仮数部の桁合わせを行うためのシフト数 とするために絶対値化する絶対値化回路である。

【００１３】 ５は、第１入力レジスタ１から入力される第１オペランドの仮数部に対して、 加算器３における指数部の演算結果の符号及び絶対値化回路４でのシフト数によ り桁合わせを行う第１シフタで、６は第２入力レジスタ２から入力される第２オ ペランドの仮数部に対して、加算器３における指数部の演算結果の符号及び絶対 値化回路４でのシフト数により桁合わせを行う第２シフタである。

【００１４】 第１シフタ５及び第２シフタ６における桁合わせは、第１オペランドの桁数が 第２オペランドの桁数よりも大きい場合には、第２オペランドに対してシフトが 施され、また第２オペランドの桁数が第１オペランドより大きい場合には、第１ オペランドに対してシフトが施される。

【００１５】 ７は、第１入力レジスタ１及び第２入力レジスタ２から入力され、桁合わせさ れた２つの入力オペランドに対して加減算、論理和、論理積などの算術論理演算 を行う演算回路（ＡＬＵ）である。

【００１６】 ８は、第１入力レジスタ１及び第２入力レジスタ２から入力された、２つの入 力オペランド（仮数部）に対して乗算を行う乗算器である。

【００１７】 尚、入力された二つの数値の指数部と仮数部をそれぞれ演算して指数部演算結 果と仮数部演算結果とを出力する演算手段は、加算器３、絶対値化回路４、第１ シフタ５、第２シフタ６、演算回路７、乗算器８と後述するマルチプレクサ１２ から構成される。

【００１８】 ９は、演算回路（ＡＬＵ）７、乗算器８において演算された演算結果に桁落ち または桁溢れが発生した場合に演算結果の正規化を行う正規化回路である。正規 化回路９は、正規化で発生する桁の変更情報を後述する指数部丸め用加算器１３ へ出力する。

【００１９】 １０は、正規化回路９にて正規化され出力された浮動小数点値や、乗算器８に おいて演算された演算結果に対して、切り捨て、切り上げ、あるいは四捨五入等 の丸め処理を、後述する仮数部丸め用加算器１１へ指示する丸め制御回路である 。

【００２０】 １１は、正規化回路９において正規化された出力に対して、丸め制御回路１０ の指示により、切り捨て、切り上げ、四捨五入などの丸め処理を行う仮数部丸め 用加算器である。仮数部丸め用加算器１１は、その処理過程において桁上げ等の 桁変更が発生した場合、それをキャリー信号として後述する指数部丸め用加算器 １３へ出力する。

【００２１】 １２は、第１入力レジスタ１からの第１オペランドの指数部、第２入力レジス タ２からの第２オペランドの指数部、絶対値化回路４からの第１オペランドの指 数部と第２オペランドの指数部の差等から、実行される算術論理演算に応じた指 数部を選択する指数部マルチプレクサである。指数部マルチプレクサ１２では、 例えば演算が第１オペランドと第２オペランドの加算を行う場合であれば、第１ オペランドの指数部＞第２オペランド指数部の時は第１オペランドの指数部が、 第１オペランドの指数部＜第２オペランド指数部の時は第２オペランドの指数部 が、夫々選択される。

【００２２】 １３は、指数部マルチプレクサ１２から出力された指数部に対して、正規化回 路９で仮数部正規化時に発生した桁の変更情報と仮数部丸め用加算器１１で仮数 部丸め処理時に発生したキャリー信号を基にして、指数部の丸め処理を行う指数 部丸め用加算器である。

【００２３】 １４は、仮数部丸め用加算器１１で丸め処理を行った仮数部のデータと、指数 部丸め用加算器１３で丸め処理を行った指数のデータを浮動小数点演算結果とし て外部に出力するための出力用マルチプレクサである。

【００２４】 斯様な回路において、浮動小数点値で表現された２値の加算を行う場合につい て説明する。

【００２５】 浮動小数点値で表現された第１及び第２オペランドは、夫々第１入力レジスタ １及び第２入力レジスタ２へ入力される。

【００２６】 第１及び第２入力レジスタ１，２では、オペランドを指数部と仮数部で構成し 、指数部を加算器３と指数部マルチプレクサ１２へ、仮数部を第１シフタ５と第 ２シフタ６へ夫々出力する。

【００２７】 加算器３では、第１オペランドの指数部から第２オペランドの指数部が減算さ れる。この演算結果からは、第１オペランドの指数部、もしくは第２オペランド の指数部の大小を示す符号が取り出され、第１シフタ５及び第２シフタ６へ出力 される。また、演算結果は絶対値化回路４で絶対値化され、第１シフタ５及び第 ２シフタ６へ出力される。

【００２８】 第１シフタ５及び第２シフタ６では、第１入力レジスタ１の仮数部と第２入力 レジスタ２の仮数部に対して、加算器３からの減算結果の符号と、絶対値化回路 ４からの絶対値をもとした仮数部の桁合わせが行われる。第１シフタ５及び第２ シフタ６における桁合わせは、第１オペランドの指数部桁数が第２オペランドの 指数部桁数よりも大きい場合には、第２オペランドに対してシフトが施され、ま た第２オペランドの桁数が第１オペランドより大きい場合には、第１オペランド に対してシフトが施される。

【００２９】 第１，第２シフタ５，６で桁合わせされた仮数部は、乗算器７で加算され正規 化回路９へ出力される。正規化回路９では、乗算器７からの演算結果に桁溢れや 桁落ちが発生した場合、その演算結果を正規化する。正規化回路９で正規化され た演算結果は、丸め制御回路１０、仮数部丸め用加算器１１、指数部丸め用加算 器１３へ夫々出力される。

【００３０】 丸め制御回路１０は、丸め制御入力に応じて、正規化回路９からの仮数部が丸 め処理の必要があるか否かを判断し、丸め処理が必要な場合に仮数部丸め用加算 器１１へ丸め処理を指示する。

【００３１】 仮数部丸め用加算器１１は、正規化回路９からの仮数部に対して、丸め制御回 路１０から丸め処理の指示があった場合に仮数部を丸め処理を実行する。仮数部 丸め用加算器１１の丸め処理では、丸め処理の過程で桁溢れや桁落ちが発生する 場合がある。この仮数部丸め用加算器１１での丸め処理過程で発生した桁溢れや 桁落ちは、仮数部丸め用加算器１１から指数部丸め用加算器１３への桁の変更指 示を示すキャリー信号として出力される。

【００３２】 指数部丸め用加算器１３では、指数部マルチプレクサ１２で選択された指数部 に対して、正規化回路４からの桁の変更情報と、仮数部丸め用加算器１１からの キャリー信号を基に丸め処理が行われる。

【００３３】 指数部丸め用加算器１３で丸め処理された指数部は、先に仮数部丸め用加算器 １１で丸め処理された仮数部とともに、出力用マルチプレクサ１２より演算結果 として出力される。

【００３４】

【考案が解決しようとする課題】

前述したように、従来の浮動小数点演算回路では、演算を実行する過程におい て、指数部丸め用加算器１３での指数部の丸め処理が、仮数部丸め用加算器１１ での仮数部の丸め処理の結果に応じて行われるため、仮数部の丸め処理が終了す るまで指数部丸め処理を開始することができなかった。

【００３５】 つまり、仮数部と指数部の全体の丸め処理に必要な時間は、仮数部のキャリー 伝搬時間＋指数部のキャリー伝搬時間で表わされ、浮動小数点数の桁数が多くな ればなるほど丸め処理に要する処理時間が増大して演算処理の高速化を妨げてし まうという問題点があった。ここで、キャリー伝搬時間とは、例えば１６ビット のデータに対する丸め処理（切り上げ）で最下位ビットへ１を加える場合では、 最下位ビットから最上位ビットまで順に演算が終了するまでの時間であり、浮動 小数点演算回路では仮数部と指数部の夫々について行われる。

【００３６】 本考案は、斯様な点に鑑みて為されたもので、指数部丸め用加算器での指数部 の丸め処理が、仮数部丸め用加算器での仮数部の丸め処理の終了を待たずに開始 できる高速な丸め処理が可能な浮動小数点演算回路を提供するものである。

【００３７】

【課題を解決するための手段】

本考案は、指数部と仮数部からなる数値を二つ入力する入力手段と、該入力手 段から入力された二つの数値の指数部と仮数部をそれぞれ演算して指数部演算結 果と仮数部演算結果を出力する演算手段とを備え、入力された二つの数値間で浮 動小数点演算を行う浮動小数点演算回路であって、前記演算手段での仮数部演算 結果を正規化する正規化手段と、該正規化手段から出力される仮数部演算結果に 対し丸め処理を施すか否かを判断し丸め制御信号を出力する丸め制御手段と、該 丸め制御手段から出力される丸め制御信号に応じて前記正規化手段で正規化した 仮数部演算結果に丸め処理を施す仮数部丸め手段と、前記丸め制御手段から出力 される丸め制御信号と前記正規化手段で正規化した仮数部演算結果から仮数部の 丸め処理で桁上げが発生するか否かを検出してキャリー信号を出力する桁上げ検 出手段と、前記演算手段での指数部演算結果に対して該桁上げ検出手段からのキ ャリー信号に基づいた丸め処理を施す指数部丸め手段とを備えるものである。

【００３８】

【作用】

入力手段は指数部と仮数部からなる数値を二つ入力し、演算手段は指数部と仮 数部で夫々演算して指数部演算結果および仮数部演算結果として出力し、正規化 手段は演算手段で演算された仮数部演算結果を正規化し、丸め制御手段は正規化 手段で正規化された仮数部演算結果に丸め処理を施すか否かを判断して丸め制御 信号を出力し、仮数部丸め手段は丸め制御手段から出力される丸め制御信号に応 じて正規化手段で正規化した仮数部演算結果に丸め処理を施し、桁上げ検出手段 は丸め制御手段から出力される丸め制御信号と正規化手段で正規化した仮数部演 算結果より仮数部の丸め処理において桁上げが発生するか否かを検出してキャリ ー信号を出力し、指数部丸め手段は演算手段からの指数部演算結果に桁上げ検出 手段からのキャリー信号に基づいた指数部丸め処理を、仮数部丸め手段での仮数 部の丸め処理と並行して行う。

【００３９】

【実施例】

図１に本考案浮動小数点演算回路の一実施例を示す。尚、図２と同じ部分には 同一の符号を付して説明を省略する。

【００４０】 本実施例が図２と異なるところは、正規化回路９からの仮数部演算結果と、丸 め制御回路１０からの丸め指示をもとに、指数部丸め用加算器１７へのキャリー 信号を出力する桁上げ検出手段としての桁上げ検出回路１５を備え、仮数部丸め 用加算器１６は仮数部丸め処理で発生するキャリー信号を出力せず、また指数部 丸め用加算器１７は仮数部丸め処理からのキャリー信号の代わりに、前述の桁上 げ検出回路１５からのキャリー信号を受信して丸め処理を開始するところにある 。

【００４１】 桁上げ検出回路１５は、正規化回路１５から出力される仮数部と丸め制御回路 １０から出力される仮数部丸め指示により、仮数部に丸め処理を施した時に桁上 げが起こるか否かを、仮数部の丸め処理を行わずに検出し出力する。具体的には 、仮数部での桁上げの発生は、正規化回路から出力される仮数部が全て１（例え ば仮数部が１６ビットで構成され全て１であれば、それは１６ビットで表現でき る最大値を示す）で、且つ丸め処理回路１０から丸め処理の指示がある場合に限 られる。従って、この桁上げ検出回路１５は、例えば、丸め制御回路１０から出 力される丸め指示が１ビットの信号（丸めを行う時は”１”、行わない時は”０ ”）で表現されれば、仮数部を構成するビット数＋１の多入力ＡＮＤ回路で構成 することができる。

【００４２】 斯様な回路において、浮動小数点値の加算を行う場合について説明する。

【００４３】 第１入力レジスタ１と第２入力レジスタ２へ入力された第１及び第２オペラン ドは、指数部が加算器３および指数部マルチプレクサ１２へ、仮数部が第１もし くは第２シフタ５，６へ各々出力される。加算器３は、第１及び第２入力レジス タ１，２からの第１及び第２オペランドの指数部を減算し、その結果を絶対値化 回路１２へ出力する。絶対値化回路１２は、それを絶対値化する。

【００４４】 絶対値化された、第１オペランドの指数部と第２オペランドの指数部の差は、 第１入力レジスタ１より入力された第１オペランドの指数部、第２入力レジスタ ２より入力された第２オペランドの指数部とともに指数部マルチプレクサ１２へ 出力される。マルチプレクサ１２では、演算の種類に応じて、例えば加算の場合 には、第１オペランドの指数部もしくは第２オペランド指数部の大きい方を選択 して指数部丸め用加算器１７へ出力する。

【００４５】 加算器３からの減算結果の符号と、絶対値化回路４からの減算結果の絶対値は 、第１及び第２シフタ５，６へ出力される。第１及び第２シフタ５，６では、そ れをもとに第１オペランドの仮数部もしくは第２オペランドの仮数部どちらか対 応する側の仮数部への桁合わせが行われる。

【００４６】 第１及び第２シフタ５，６にて桁合わせが行われた第１，第２オペランドの仮 数部は、演算回路（ＡＬＵ）７で加算され、正規化回路９へ出力される。

【００４７】 正規化回路９では、演算回路（ＡＬＵ）での演算で、桁溢れや桁落ちが発生し た場合に演算結果の正規化が行われる。正規化回路９からは、正規化により桁溢 れや桁落ちとなった仮数部が丸め制御回路１０へ、正規化された仮数部が桁上げ 検出回路１５と仮数部丸め用加算器１６へ、また正規化により発生する桁の変更 情報が発生指数部丸め用加算器１７へ出力される。

【００４８】 丸め制御回路１０では、正規化回路９での正規化で桁溢れや桁落ちとなった仮 数部に対して丸め処理を行うか否かが決定され、それが仮数部に対する丸め指示 として桁上げ検出回路１５と仮数部丸め用加算器１６へ夫々出力される。

【００４９】 仮数部丸め用加算器１６では、正規化回路９からの仮数部と丸め制御回路から の丸め指示を受けると、仮数部に対する丸め処理が実行される。

【００５０】 正規化回路９からの仮数部と丸め制御回路１０からの丸め指示は、仮数部丸め 用加算器１６へ出力されるのと同時に、桁上げ検出回路１５へも出力される。

【００５１】 桁上げ検出回路１５では、正規化回路９からの仮数部の全ビットと丸め制御回 路１０からの丸め指示を示すビットを確認し、全て１であれば前述した仮数部で の丸め処理において桁上げが発生するものと判断して、指数部丸め用加算器１７ に対するキャリー信号が出力される。桁上げ検出回路１５での桁上げ検出処理は 、桁上げ検出回路１５が簡単な多入力ＡＮＤ回路で構成されることより、単純な 論理積で桁上げが検出されるので、仮数部丸め用加算器１６での丸め処理に較べ 、早期に終了することができる。

【００５２】 従って、指数部丸め用加算器１７における指数部の丸め処理は、桁上げ検出回 路１５からのキャリー信号によって開始され、仮数部丸め用加算器１６における 仮数部の丸め処理と並行して実行されるため、丸め処理の高速化を図ることがで きる。

【００５３】 仮数部丸め用加算器１６で丸め処理された仮数部と、指数部丸め用加算器１７ で丸め処理された指数部は、出力用マルチプレクサ１２へ出力され、浮動小数点 値の演算結果として出力される。

【００５４】

【考案の効果】

本考案は以上の説明から明らかな如く、数値を指数部と仮数部とで表現する浮 動小数点数値を取り扱う浮動小数点演算回路に於て、演算回路で演算し正規化回 路で正規化した仮数部への丸め処理実行時に、仮数部での丸め処理で桁上げが発 生するか否かをすばやく検出し出力する桁上げ検出回路を設けることで、仮数部 丸め処理の終了前に指数部の丸め処理が開始され、仮数部の丸め処理と指数部の 丸め処理の並行処理が可能となり、浮動小数点演算の高速化を図ることができる 。

【図面の簡単な説明】

【図１】本考案浮動小数点演算回路の一実施例の概略構
成図である。

【図２】従来の浮動小数点演算回路の一実施例の概略構
成図である。

【符号の説明】

１ 第１入力レジスタ（入力手段） ２ 第２入力レジスタ（入力手段） ３ 加算器 ４ 絶対値化回路 ５ 第１シフタ ６ 第２シフタ ７ 演算回路 ８ 乗算器 ９ 正規化回路（正規化手段） １０ 丸め制御回路（丸め制御手段） １２ 指数部マルチプレクサ １４ 出力用マルチプレクサ １５ 桁上げ検出回路（桁上げ検出手段） １６ 仮数部丸め用加算器（仮数部丸め手段） １７ 指数部丸め用加算器（指数部丸め手段）

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】指数部と仮数部からなる数値を二つ入力す
   る入力手段と、該入力手段から入力された二つの数値の
   指数部と仮数部をそれぞれ演算して指数部演算結果と仮
   数部演算結果を出力する演算手段とを備え、入力された
   二つの数値間で浮動小数点演算を行う浮動小数点演算回
   路において、前記演算手段での仮数部演算結果を正規化
   する正規化手段と、該正規化手段から出力される仮数部
   演算結果に対し丸め処理を施すか否かを判断し丸め制御
   信号を出力する丸め制御手段と、該丸め制御手段から出
   力される丸め制御信号に応じて前記正規化手段で正規化
   した仮数部演算結果に丸め処理を施す仮数部丸め手段
   と、前記丸め制御手段から出力される丸め制御信号と前
   記正規化手段で正規化した仮数部演算結果から仮数部の
   丸め処理で桁上げが発生するか否かを検出してキャリー
   信号を出力する桁上げ検出手段と、前記演算手段での指
   数部演算結果に対して該桁上げ検出手段からのキャリー
   信号に基づいた丸め処理を施す指数部丸め手段とを備え
   ることを特徴とする浮動小数点演算回路。