JPH04131941U - semiconductor equipment - Google Patents

semiconductor equipment

Info

Publication number
JPH04131941U
JPH04131941U JP3756191U JP3756191U JPH04131941U JP H04131941 U JPH04131941 U JP H04131941U JP 3756191 U JP3756191 U JP 3756191U JP 3756191 U JP3756191 U JP 3756191U JP H04131941 U JPH04131941 U JP H04131941U
Authority
JP
Japan
Prior art keywords
semiconductor element
ceramic substrate
protective film
semiconductor device
insulating protective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3756191U
Other languages
Japanese (ja)
Inventor
孝昭 藤岡
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to JP3756191U priority Critical patent/JPH04131941U/en
Publication of JPH04131941U publication Critical patent/JPH04131941U/en
Pending legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】半導体素子を常に正常、且つ安定に作動させる
ことができる半導体装置を提供することにある。 【構成】多数の金属配線層3bを有するセラミック基体1
の上部に半導体素子A を配するとともに該半導体素子A
の各電極を前記金属配線層3bにTABリード5 を介して
接続して成る半導体装置において、前記セラミック基体
1 の上面で、半導体素子A が対向する表面に厚さ3 乃至
100 μm の絶縁性保護膜6 を被着させた。絶縁性保護膜
6 がセラミック基体1 から放出されるα線を遮断すると
ともに半導体素子Aの各電極が接触した際の応力を吸収
し、これによって半導体素子A を常に正常に作動させる
ことが可能となる。
(57) [Summary] [Objective] It is an object of the present invention to provide a semiconductor device that can always operate a semiconductor element normally and stably. [Structure] Ceramic base 1 with many metal wiring layers 3b
A semiconductor element A is placed on top of the semiconductor element A.
In the semiconductor device, each electrode of the ceramic substrate is connected to the metal wiring layer 3b via a TAB lead 5.
1 and the surface facing the semiconductor element A has a thickness of 3 to 3.
A 100 μm insulating protective film 6 was deposited. Insulating protective film
6 blocks alpha rays emitted from the ceramic substrate 1 and absorbs stress when the electrodes of the semiconductor element A come into contact with each other, thereby making it possible to always operate the semiconductor element A normally.

Description

【考案の詳細な説明】[Detailed explanation of the idea]

【0001】0001

【産業上の利用分野】[Industrial application field]

本考案は半導体素子を半導体素子収納用パッケージ内に収容して成る半導体装 置の改良に関するものである。 The present invention is a semiconductor device in which a semiconductor element is housed in a package for housing the semiconductor element. This is related to improvements to the equipment.

【0002】0002

【従来の技術】[Conventional technology]

従来、コンピーター等の情報処理装置には半導体素子を半導体素子収納用パッ ケージ内に気密に収容した半導体装置が使用されている。 Conventionally, information processing equipment such as computers has been equipped with semiconductor devices in packages for storing semiconductor devices. A semiconductor device is used that is hermetically housed in a cage.

【0003】 かかる情報処理装置に使用される半導体装置は通常、まずアルミナセラミック ス等の電気絶縁材料から成り、その上面の略中央部に半導体素子を収容するため の凹部及び該凹部周辺から底面にかけて導出されたタングステン(W) 、モリブデ ン(Mo)、マンガン(Mn)等の高融点金属粉末から成る金属配線層を有する絶縁基体 と、半導体素子を外部電気回路に電気的に接続するために前記金属配線層に銀ロ ウ等のロウ材を介し取着された外部リード端子と、蓋体とで構成される半導体素 子収納用パッケージを準備し、次に前記半導体素子収納用パッケージの絶縁基体 凹部底面に半導体素子を金 シリコン共晶半田等のロウ材を介して取着固定する とともに該半導体素子の各電極をボンディングワイヤにより金属配線層に電気的 に接続させ、しかる後、前記絶縁基体の上面に蓋体をガラス、樹脂等の封止材を 介して接合させ絶縁基体と蓋体とから成る容器内部に半導体素子を気密に封入す ることによって製作される。0003 Semiconductor devices used in such information processing devices are usually made of alumina ceramics. It is made of an electrically insulating material such as a base, and the semiconductor element is housed approximately in the center of its upper surface. Tungsten (W) and molybdenum derived from the recess and the bottom surface from the periphery of the recess An insulating substrate with a metal wiring layer made of high melting point metal powder such as manganese (Mo) or manganese (Mn). Then, a silver plate is applied to the metal wiring layer to electrically connect the semiconductor element to an external electric circuit. A semiconductor element consisting of an external lead terminal attached via brazing material such as C and a lid body. A semiconductor device storage package is prepared, and then the insulating base of the semiconductor device storage package is prepared. Attach and fix the semiconductor element to the bottom of the recess using a soldering material such as gold-silicon eutectic solder. At the same time, each electrode of the semiconductor element is electrically connected to the metal wiring layer using a bonding wire. After that, the lid body is covered with a sealing material such as glass or resin on the top surface of the insulating base. A semiconductor element is hermetically sealed inside a container consisting of an insulating base and a lid. It is manufactured by

【0004】 しかしながら、近時、半導体素子は高密度化、高集積化が急激に進み半導体素 子の電極数が極めて多く、隣接する電極間の間隔が極めて狭いものとなってきて おり、半導体素子の各電極と絶縁基体に設けた金属配線層とをボンディングワイ ヤを介して接続した場合、隣接するボンディングワイヤが該ボンディングワイヤ の曲がりにより容易に接触短絡し、その結果、半導体素子を正常に作動させるこ とが不可となる欠点を招来した。0004 However, in recent years, semiconductor devices have rapidly become denser and more highly integrated. The number of child electrodes is extremely large, and the spacing between adjacent electrodes is becoming extremely narrow. Bonding wires are used to connect each electrode of the semiconductor element and the metal wiring layer provided on the insulating substrate. When connected through a bonding wire, adjacent bonding wires Bending can easily cause a contact short circuit, resulting in the semiconductor device not being able to operate normally. This resulted in a drawback that made it impossible to do so.

【0005】 そこで上記欠点を解消するために図2 に示す如く、多数の金属配線層21を有す るセラミック基体22の上部に半導体素子23を配するとともに該半導体素子23の各 電極を前記金属配線層21にTAB(Tape Automated Bonding) リード24を介して 接続した半導体装置が提案されている。[0005] Therefore, in order to eliminate the above-mentioned drawbacks, as shown in Fig. A semiconductor element 23 is placed on top of a ceramic base 22, and each of the semiconductor elements 23 is An electrode is connected to the metal wiring layer 21 via a TAB (Tape Automated Bonding) lead 24. Connected semiconductor devices have been proposed.

【0006】 かかる半導体装置はTABリード24がポリイミドフィルムに所定幅の銅箔を多 数被着させたもであり、各銅箔はポリイミドフィルムによりその位置が抑制され ているため隣接する銅箔が接触して短絡することは一切なく、半導体素子23の各 電極をセラミック基体22に設けた金属配線層21に正確、且つ確実に接続させるこ とが可能となる。[0006] In such a semiconductor device, the TAB lead 24 is made of copper foil of a predetermined width on a polyimide film. The position of each copper foil is suppressed by a polyimide film. Therefore, there is no possibility of short circuits due to contact between adjacent copper foils, and each of the semiconductor elements 23 To accurately and reliably connect the electrode to the metal wiring layer 21 provided on the ceramic base 22. becomes possible.

【0007】[0007]

【考案が解決しようとする課題】[Problem that the idea aims to solve]

しかしながら、この半導体装置は半導体素子の各電極とセラミック基体の上面 に設けた金属配線層とをTABリードを介して電気的接続しているため半導体素 子はその各電極の形成されている面がセラミック基体と対面することとなり、そ の結果、以下に述べる欠点が誘発される。 However, in this semiconductor device, each electrode of the semiconductor element and the top surface of the ceramic substrate are The semiconductor element is electrically connected to the metal wiring layer provided on the The surface on which each electrode is formed will face the ceramic substrate, and the As a result, the following disadvantages are induced.

【0008】 即ち、 (1) セラミック基体はその表面より多量のα線を放出しており、該α線がセラミ ック基体と対面している半導体素子の電極部に照射されると半導体素子の特性が 変化し、半導体素子に誤動作を生じさせる (2) セラミック基体はその硬度が極めて高いことからセラミック基体の上部に半 導体素子を配する際、半導体素子がセラミック基体に接すると半導体素子の各電 極が傷付き半導体素子の特性に変化をきたしたり、半導体素子としての機能を喪 失したりしてしまう 等の欠点が誘発される。[0008] That is, (1) Ceramic substrates emit large amounts of α-rays from their surfaces, and these α-rays are When the electrode part of the semiconductor element facing the block substrate is irradiated, the characteristics of the semiconductor element change. changes, causing malfunctions in semiconductor devices. (2) Because the ceramic substrate has extremely high hardness, a half-layer is placed on the top of the ceramic substrate. When placing a conductor element, if the semiconductor element comes into contact with the ceramic substrate, each electric current of the semiconductor element The poles may be damaged, causing changes in the characteristics of the semiconductor device or loss of its function as a semiconductor device. I end up losing it. Such disadvantages are induced.

【0009】[0009]

【課題を解決するための手段】 本考案は多数の金属配線層を有するセラミック基体の上部に半導体素子を配す るとともに該半導体素子の各電極を前記金属配線層にTABリードを介して接続 して成る半導体装置において、前記セラミック基体の上面で、半導体素子が対向 する表面に厚さ3 乃至100 μm の絶縁性保護膜を被着させたことを特徴とするも のである。[Means to solve the problem] This invention places a semiconductor element on top of a ceramic substrate that has multiple metal wiring layers. At the same time, each electrode of the semiconductor element is connected to the metal wiring layer via a TAB lead. In the semiconductor device formed by It is characterized by having an insulating protective film with a thickness of 3 to 100 μm applied to the surface. It is.

【0010】0010

【実施例】【Example】

次に本考案を添付図面に基づき詳細に説明する。 Next, the present invention will be explained in detail based on the accompanying drawings.

【0011】 図1 は本考案の半導体装置の一実施例を示す断面図であり、1 はセラミック基 体、2 は蓋体、A は半導体素子であり、セラミック基体1 と蓋体2 とで半導体素 子A を収容するための半導体素子収納用パッケージの容器が構成される。[0011] Figure 1 is a cross-sectional view showing one embodiment of the semiconductor device of the present invention. 2 is a lid, A is a semiconductor element, and the ceramic base 1 and lid 2 form a semiconductor element. A container for a semiconductor device storage package is constructed to accommodate the child A.

【0012】 前記半導体素子収納用パッケージを構成するセラミック基体1 はアルミナ質焼 結体、ムライト質焼結体、窒化アルミニウム質焼結体等から成り、例えばアルミ ナ質焼結体から成る場合はアルミナ(Al 2 0 3 ) 、シリカ(SiO2 ) 、カルシア(C aO) 、マグネシア(MgO) 等の原料粉末に適当な有機溶剤、溶媒を添加混合して泥 漿状となすとともにこれを従来周知のドクターブレード法を採用することによっ てセラミックグリーンシート( セラミック生シート) を形成し、しかる後、前記 セラミックグリーンシートに適当な打ち抜き加工を施すとともに複数枚積層し、 高温( 約1600℃) で焼成することによって得られる。The ceramic substrate 1 constituting the package for housing semiconductor elements is made of an alumina sintered body, a mullite sintered body, an aluminum nitride sintered body, etc. For example, when it is made of an alumina sintered body, it is made of alumina ( A suitable organic solvent or solvent is added and mixed to raw material powders such as Al 2 0 3 ), silica (SiO 2 ), calcia (C aO), and magnesia (MgO) to form a slurry, which is then processed using a well-known doctor blade. A ceramic green sheet (ceramic raw sheet) is formed by adopting the method, and then a suitable punching process is performed on the ceramic green sheet, multiple sheets are laminated, and the obtained ceramic green sheet is fired at a high temperature (approximately 1600℃). It will be done.

【0013】 また前記セラミック基体1 には一端が上面に、他端が下面に導出する複数個の メタライズ配線層3aが埋設されており、該メタライズ配線層3aは半導体素子A の 各電極を後述する外部電気回路と電気的に接続される外部リードピン4 に接続す る作用を為す。[0013] Furthermore, the ceramic base 1 has a plurality of pieces, one end of which extends to the top surface and the other end of which leads to the bottom surface. A metallized wiring layer 3a is buried, and the metallized wiring layer 3a is connected to the semiconductor element A. Connect each electrode to external lead pin 4, which is electrically connected to the external electric circuit described later. It has the effect of

【0014】 尚、前記メタライズ配線層3aはタングステン、モリブデン、マンガン等の高融 点金属粉末から成り、該高融点金属粉末に適当な有機溶剤、溶媒を添加混合して 得た金属ペーストを従来周知のスクリーン印刷法等の厚膜手法を採用しセラミッ ク基体1 と成るセラミックグリーンシートに予め被着させておくことによってセ ラミック基体1 の内部に埋設される。[0014] The metallized wiring layer 3a is made of high melting material such as tungsten, molybdenum, manganese, etc. It consists of point metal powder, and is made by adding and mixing an appropriate organic solvent or solvent to the high melting point metal powder. The obtained metal paste is applied to ceramics using a well-known thick film method such as screen printing. By pre-adhering it to the ceramic green sheet that serves as the block substrate 1, It is buried inside the ramic base 1.

【0015】 また前記セラミック基体1 はその下面でメタライズ配線層3aの一端に接続され るようにして外部リードピン4 が銀ロウ等のロウ材を介して取着されており、該 外部リードピン4 は半導体素子A の各電極を外部電気回路に電気的に接続する作 用を為す。[0015] Further, the ceramic substrate 1 is connected to one end of the metallized wiring layer 3a on its lower surface. The external lead pin 4 is attached through a soldering material such as silver solder, and the corresponding External lead pin 4 is used to electrically connect each electrode of semiconductor element A to an external electric circuit. Do something.

【0016】 尚、前記外部リードピン4 は、例えばコバール金属(Fe-Ni-Co 合金) や42アロ イ(Fe-Ni合金) 等の金属から成り、コバール金属等のインゴット( 塊) を従来周 知の圧延加工法及び打ち抜き加工法を採用すことによって所定のピン状に形成さ れる。[0016] The external lead pin 4 is made of, for example, Kovar metal (Fe-Ni-Co alloy) or 42 alloy. It is made of metals such as Fe-Ni alloy (Fe-Ni alloy), and is made of metals such as Kovar metal (Fe-Ni alloy). It is formed into a predetermined pin shape by using a known rolling method and punching method. It will be done.

【0017】 また前記外部リードピン4 はその露出する外表面にニッケル(Ni)、金(Au)等の 耐蝕性に優れ、且つ良導電性である金属をメッキにより1.0 乃至20.0μm の厚み に層着させておくと外部リードピン4 と外部電気回路との電気的接続が確実とな る。従って、外部リードピン4 はその露出する外表面にニッケル(Ni)、金(Au)等 を1.0 乃至20.0μm の厚みに層着させておくことが好ましい。[0017] In addition, the external lead pin 4 is coated with nickel (Ni), gold (Au), etc. on its exposed outer surface. A thickness of 1.0 to 20.0μm is achieved by plating a metal with excellent corrosion resistance and good conductivity. By placing a layer on the external lead pin 4, the electrical connection between the external lead pin 4 and the external electric circuit will be ensured. Ru. Therefore, the external lead pin 4 has nickel (Ni), gold (Au, etc.) on its exposed outer surface. It is preferable to form a layer with a thickness of 1.0 to 20.0 μm.

【0018】 前記セラミック基体1 はまたその上面に薄膜形成技術によって形成された金属 配線層3bがその一端を前記メタライズ配線層3aと接触するようにして被着形成さ れており、該金属配線層3bには後述する半導体素子A の電極に接続されたTAB リード5 が接合される。[0018] The ceramic substrate 1 also has a metal layer formed on its upper surface by a thin film forming technique. A wiring layer 3b is deposited with one end thereof in contact with the metallized wiring layer 3a. The metal wiring layer 3b has a TAB connected to an electrode of a semiconductor element A, which will be described later. Lead 5 is joined.

【0019】 前記金属配線層3bは例えば、チタン(Ti)から成る接着層と、チタンタングステ ン合金(Ti-W)から成るバリア層と、銅(Cu)から成る主導体層の3 層構造を有して おり、セラミック基体1 の上面に蒸着法やスパッタリング法等の薄膜形成技術に より接着層としてのチタン、バリア層としてのチタン タングステン合金及び主 導体層としての銅を所定厚みに被着させるとともに該接着層、バリア層及び主導 体層の各層をフォトリソグラフィ技術を採用し所定パターンに食刻することによ って所定形状に形成される。[0019] The metal wiring layer 3b includes, for example, an adhesive layer made of titanium (Ti) and a titanium tungsten steel layer. It has a three-layer structure: a barrier layer made of copper alloy (Ti-W) and a main conductor layer made of copper (Cu). Therefore, thin film formation techniques such as vapor deposition and sputtering are applied to the top surface of the ceramic substrate 1. Titanium as an adhesive layer, titanium as a barrier layer, tungsten alloy and Copper as a conductive layer is deposited to a predetermined thickness, and the adhesive layer, barrier layer and conductive layer are Each layer of the body is etched into a predetermined pattern using photolithography technology. It is formed into a predetermined shape.

【0020】 尚、前記金属配線層3bを構成する接着層はセラミック基体1 と金属配線層3bと の接合強度を上げる作用を為し、その厚みが0.01μm 未満であると金属配線層3b をセラミック基体1 に強固に接合させるのが困難となり、また1.0 μm を越える と接着層を薄膜形成技術により被着させる際の内部応力によってセラミック基体 1 と接着層との接合強度が低下する傾向にある。そのため接着層はその厚みを0. 01乃至1.0 μm の範囲、好適には0.03乃至0.5 μm の範囲としておくのが良い。[0020] Note that the adhesive layer constituting the metal wiring layer 3b connects the ceramic substrate 1 and the metal wiring layer 3b. If the thickness is less than 0.01 μm, the metal wiring layer 3b It becomes difficult to firmly bond the Ceramic substrate 1 and the adhesive layer tends to decrease. Therefore, the thickness of the adhesive layer is 0. It is preferably in the range of 0.01 to 1.0 μm, preferably in the range of 0.03 to 0.5 μm.

【0021】 また前記接着層の上面に被着されるバリア層は接着層と主導体層との相互拡散 を防止するとともに接着層と主導体層とを強固に接合させる作用を為し、その厚 みが0.1 μm 未満であると接着層と主導体層との相互拡散を有効に防止すること ができない傾向にあり、また5.0 μm を越えるとバリア層を薄膜形成技術により 層着させる際の内部応力によって接着層とバリア層との接合強度が低下する傾向 にある。そのためバリア層はその厚みを0.1 乃至5.0 μm の範囲、好適には0.
5 乃至3.0 μm の範囲としておくのが良い。
[0021] Furthermore, the barrier layer deposited on the upper surface of the adhesive layer has the function of preventing mutual diffusion between the adhesive layer and the main conductor layer, as well as firmly bonding the adhesive layer and the main conductor layer, and has the function of If the thickness is less than 0.1 μm, mutual diffusion between the adhesive layer and the main conductor layer cannot be effectively prevented, and if it exceeds 5.0 μm, internal stress may occur when the barrier layer is deposited using thin film formation technology. The bonding strength between the adhesive layer and the barrier layer tends to decrease. Therefore, the thickness of the barrier layer is in the range of 0.1 to 5.0 μm, preferably 0.1 to 5.0 μm.
It is preferable to keep it in the range of 5 to 3.0 μm.

【0022】 また前記バリア層を構成するチタン タングステン合金の組成はチタン含有量 が0.2 重量%であると接着層とバリア層との接合強度が低下し、また30.0重量% を越えるとバリア層の層硬度が増加し、その上に形成される主導体層の内部応力 を緩和しにくくなってバリア層と主導体層との接合強度が低下する傾向にある。[0022] Furthermore, the composition of the titanium tungsten alloy constituting the barrier layer is based on the titanium content. When it is 0.2% by weight, the bonding strength between the adhesive layer and the barrier layer decreases, and when it is 30.0% by weight, When the hardness of the barrier layer is exceeded, the internal stress of the main conductor layer formed on it increases. The bonding strength between the barrier layer and the main conductor layer tends to decrease as it becomes difficult to relax.

【0023】 そのためバリア層におけるチタンの含有量は0.2 乃至30.0重量%、特に3.0 乃至 20.0重量%としておくことが好ましい。[0023] Therefore, the titanium content in the barrier layer is 0.2 to 30.0% by weight, especially 3.0 to 30.0% by weight. It is preferable to set it at 20.0% by weight.

【0024】 更に前記バリア層の上面に被着される主導体層は主として電気を通す通路とし て作用を為し、例えば導通抵抗が極めて低い銅(Cu)が使用され、その厚みが0.1 μm 未満であると金属配線層3bの導通抵抗が高くなって半導体素子A の各電極を メタライズ配線層3aに電気的に良好に接続することができなくなる傾向にあるこ とから0.1 μm 以上とするこが好ましく、コストの点も考慮すると0.1 乃至15.0 μm 、好適には0.5 乃至10.0μm の範囲が良い。[0024] Further, the main conductor layer deposited on the upper surface of the barrier layer mainly serves as a path for conducting electricity. For example, copper (Cu), which has extremely low conduction resistance, is used, and its thickness is 0.1 If it is less than μm, the conduction resistance of the metal wiring layer 3b becomes high and each electrode of the semiconductor element A is This tends to make it impossible to make a good electrical connection to the metallized wiring layer 3a. Therefore, it is preferable to set it to 0.1 μm or more, and considering the cost, it is 0.1 to 15.0 μm, preferably in the range of 0.5 to 10.0 μm.

【0025】 前記セラミック基体1 の上面にはまた半導体素子A が一定の間隔をもって配さ れており、該半導体素子A の各電極はセラミック基体1 の上面に被着させた金属 配線層3bにTABリード5 を介して接合され、これによって半導体素子A の各電 極はTABリード5 、金属配線層3b及びメタライズ配線層3aを介して外部リード ピン4 に電気的に接続されることとなる。[0025] Semiconductor elements A are also arranged at regular intervals on the upper surface of the ceramic substrate 1. Each electrode of the semiconductor element A is made of metal deposited on the top surface of the ceramic substrate 1. It is connected to the wiring layer 3b via the TAB lead 5, thereby connecting each voltage of the semiconductor element A. The poles are TAB leads 5, external leads via metal wiring layer 3b and metallized wiring layer 3a. It will be electrically connected to pin 4.

【0026】 前記半導体素子A の各電極を金属配線層3bに接続するTABリード5 は、例え ばポリイミドフィルムに所定幅の銅箔を多数被着させて成り、各銅箔はポリイミ ドフィルムによりその位置が抑制されているため隣接する銅箔の間隔が極めて狭 いものであっても曲がって接触短絡することは一切なく、その結果、半導体素子 A の各電極を金属配線層3bに正確、且つ確実に電気的接続することが可能となる 。[0026] The TAB leads 5 connecting each electrode of the semiconductor element A to the metal wiring layer 3b are, for example, For example, a polyimide film is coated with a large number of copper foils of a predetermined width, and each copper foil is coated with a polyimide film. The distance between adjacent copper foils is extremely narrow because their position is suppressed by the foil film. Even if the material is It becomes possible to accurately and reliably electrically connect each electrode of A to the metal wiring layer 3b. .

【0027】 尚、前記TABリード5 はポリイミドフィルムの全面に銅箔をエポキシ樹脂等 により接着し、しかる後、銅箔をエッチングにより所定パターンに食刻すること によって製作され、TABリード5 と半導体素子A の各電極及び金属配線層3bと の接合は半田等のロウ材によって行われる。[0027] In addition, the TAB lead 5 is made of copper foil and epoxy resin etc. on the entire surface of the polyimide film. After that, the copper foil is etched into a predetermined pattern. The TAB lead 5, each electrode of the semiconductor element A, and the metal wiring layer 3b were manufactured by The joining is performed using a brazing material such as solder.

【0028】 また前記セラミック基体1 の上面で、半導体素子A が対向する表面には厚さ3 乃至100 μm の絶縁性保護膜6 が被着されており、該絶縁性保護膜6 はテフロン やポリイミド等から成り、従来周知のスクリーン印刷法等の厚膜手法、フォトエ ッチング加工法及び熱処理法を採用することによってセラミック基体1 の上面に 被着される。[0028] Further, on the upper surface of the ceramic substrate 1, the surface facing the semiconductor element A has a thickness of 3 An insulating protective film 6 with a thickness of 100 μm to 100 μm is deposited, and the insulating protective film 6 is made of Teflon. or polyimide, etc., and can be applied using thick film techniques such as screen printing, photo etching, etc. By adopting the etching process method and heat treatment method, the top surface of the ceramic substrate 1 is be coated.

【0029】 前記絶縁性保護膜6 はセラミック基体1 から放出されるα線を遮断し、α線が 半導体素子A の電極部に照射されるのを有効に防止する作用を為し、これによっ て半導体素子A はその特性が常に一定で長期間にわたり正常、且つ安定に作動す ることが可能となる。[0029] The insulating protective film 6 blocks the α rays emitted from the ceramic substrate 1 and prevents the α rays from being emitted. It has the effect of effectively preventing irradiation from being applied to the electrode part of semiconductor element A. Therefore, semiconductor device A has constant characteristics and operates normally and stably over a long period of time. It becomes possible to

【0030】 また前記テフロンやポリイミド等から成る絶縁性保護膜6 はセラミック基体1 に比べ軟質であることからセラミック基体1 の上部に半導体素子A を配する際、 セラミック基体1 の上面に被着させた絶縁性保護膜6 に半導体素子A の各電極が 接触してもその応力は絶縁性保護膜6 が吸収し半導体素子A の各電極に傷が付く ことは殆どなく、これによっても半導体素子A を常に正常に作動させることが可 能となる。[0030] Further, the insulating protective film 6 made of Teflon, polyimide, etc. is formed on the ceramic substrate 1. When placing semiconductor element A on top of ceramic substrate 1, it is softer than ceramic substrate 1. Each electrode of the semiconductor element A is attached to an insulating protective film 6 deposited on the top surface of the ceramic substrate 1. Even if they make contact, the stress will be absorbed by the insulating protective film 6 and each electrode of the semiconductor element A will be damaged. This rarely happens, and this also allows semiconductor element A to always operate normally. Becomes Noh.

【0031】 尚、前記絶縁性保護膜6 はその厚みが3 μm 未満であると絶縁性保護膜6 がセ ラミック基体1 から放出されるα線を有効に遮断することができなくなるととも に半導体素子A が接触した際の応力を吸収することができなくなって半導体素子 A の特性に変化をきたしてしまい、また厚みが100 μm を越えると絶縁性保護膜 6 を被着させる際に発生する内部応力によって絶縁性保護膜6 がセラミック基体 1 上面り剥離し、絶縁性保護膜6 としての作用が喪失してしまうため絶縁性保護 膜6 はその厚みが3 乃至100 μm の範囲に特定される。[0031] Note that if the thickness of the insulating protective film 6 is less than 3 μm, the insulating protective film 6 is When it becomes impossible to effectively block alpha rays emitted from the lamic substrate 1, The semiconductor element A is unable to absorb the stress when it comes into contact with the semiconductor element A. If the thickness exceeds 100 μm, the insulating protective film may change. Due to the internal stress generated when depositing the insulating protective film 6 on the ceramic substrate, 1 The top surface peels off and the insulating protective film 6 loses its function. The thickness of the membrane 6 is specified to be in the range 3 to 100 μm.

【0032】 また前記絶縁性保護膜6 は軟質で、且つα線を遮断し得る電気絶縁性の材料で あれば如何なる材料で形成しても良いが、テフロンやポリイミドはセラミック基 体1 に比べ軟質で、α線を完全に遮断し、且つセラミック基体1 に強固に被着す ることから絶縁性保護膜6 としてはテフロンもしくはポリイミドを使用すること が好ましい。[0032] Further, the insulating protective film 6 is made of a soft and electrically insulating material that can block alpha rays. It may be made of any material, but Teflon and polyimide are ceramic-based. It is softer than body 1, completely blocks alpha rays, and adheres firmly to ceramic base 1. Therefore, Teflon or polyimide should be used as the insulating protective film6. is preferred.

【0033】 かくして上面に半導体素子A がTABリードを介して接続されたセラミック基 体1 は更にその上面外周部に蓋体2 の下端がガラス、樹脂、ロウ材等の封止材を 介して接合され、半導体素子A をセラミック基体1 と蓋体2 とから成る容器内部 に気密に封入することよって半導体装置が完成する。[0033] Thus, there is a ceramic substrate on the top surface of which the semiconductor element A is connected via the TAB lead. Body 1 further has a sealing material such as glass, resin, brazing material, etc. on the outer periphery of its upper surface and the lower end of lid body 2. The semiconductor element A is bonded to the inside of the container consisting of the ceramic substrate 1 and the lid 2. A semiconductor device is completed by airtightly encapsulating the semiconductor device.

【0034】[0034]

【考案の効果】[Effect of the idea]

本考案によれば多数の金属配線層を有するセラミック基体の上部に半導体素子 を配するとともに該半導体素子の各電極を前記金属配線層にTABリードを介し て接続して成る半導体装置において、前記セラミック基体の上面で、半導体素子 が対向する表面に厚さ3 乃至100 μm の絶縁性保護膜を被着させたことからセラ ミック基体から放出されるα線は絶縁性保護膜によって半導体素子の電極部に照 射されるのが有効に防止され、その結果、半導体素子をその特性に変化をきたす ことなく常に一定として半導体素子を長期間にわたり正常、且つ安定に作動させ ることが可能となる。 According to the present invention, a semiconductor element is placed on top of a ceramic substrate having a large number of metal wiring layers. and each electrode of the semiconductor element is connected to the metal wiring layer via a TAB lead. In the semiconductor device, the semiconductor element is connected to the top surface of the ceramic substrate. Since an insulating protective film with a thickness of 3 to 100 μm is deposited on the facing surface, The alpha rays emitted from the semiconductor substrate are directed to the electrodes of the semiconductor element by an insulating protective film. This effectively prevents radiation from irradiating the semiconductor device, resulting in changes in the characteristics of the semiconductor device. To keep semiconductor devices operating normally and stably for a long period of time without any changes. It becomes possible to

【0035】 また前記絶縁性保護膜はセラミック基体に比べ軟質であることからセラミック 基体の上部に半導体素子を配する際、セラミック基体の上面に被着させた絶縁性 保護膜に半導体素子の各電極が接触してもその応力は絶縁性保護膜が吸収して半 導体素子の各電極に傷が付くことは殆どなく、これによっても半導体素子を常に 正常に作動させることが可能となる。[0035] In addition, since the insulating protective film is softer than the ceramic substrate, it When placing a semiconductor element on the top of the substrate, insulation applied to the top surface of the ceramic substrate Even if each electrode of the semiconductor element comes into contact with the protective film, the stress is absorbed by the insulating protective film and reduced by half. There is almost no damage to the electrodes of the conductive element, and this also ensures that the semiconductor element is always It becomes possible to operate normally.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】本考案の半導体装置の一実施例を示す断面図で
ある。
FIG. 1 is a sectional view showing an embodiment of a semiconductor device of the present invention.

【図2】従来の半導体装置を示す断面図である。FIG. 2 is a cross-sectional view showing a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1・・・セラミック基体 2・・・蓋体 3a・・メタライズ配線層 3b・・金属配線層 4・・・外部リードピン 5・・・TABリード 6・・・絶縁性保護膜 1...Ceramic base 2... Lid body 3a...metalized wiring layer 3b...metal wiring layer 4...External lead pin 5...TAB read 6...Insulating protective film

Claims (3)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】多数の金属配線層を有するセラミック基体
の上部に半導体素子を配するとともに該半導体素子の各
電極を前記金属配線層にTABリードを介して接続して
成る半導体装置において、前記セラミック基体の上面
で、半導体素子が対向する表面に厚さ3 乃至100 μm の
絶縁性保護膜を被着させたことを特徴とする半導体装
置。
1. A semiconductor device comprising: a semiconductor element disposed on top of a ceramic substrate having a large number of metal wiring layers; and each electrode of the semiconductor element connected to the metal wiring layer via a TAB lead; 1. A semiconductor device characterized in that an insulating protective film with a thickness of 3 to 100 μm is deposited on the upper surface of a base body, which faces a semiconductor element.
【請求項2】前記絶縁性保護膜がセラミック基体から照
射されるα線を遮断し得る電気絶縁材料から成ることを
特徴とする請求項1記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the insulating protective film is made of an electrically insulating material capable of blocking alpha rays irradiated from the ceramic substrate.
【請求項3】前記絶縁性保護膜がポリイミドもしくはテ
フロンから成ることを特徴とする請求項1記載の半導体
装置。
3. The semiconductor device according to claim 1, wherein the insulating protective film is made of polyimide or Teflon.
JP3756191U 1991-05-27 1991-05-27 semiconductor equipment Pending JPH04131941U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3756191U JPH04131941U (en) 1991-05-27 1991-05-27 semiconductor equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3756191U JPH04131941U (en) 1991-05-27 1991-05-27 semiconductor equipment

Publications (1)

Publication Number Publication Date
JPH04131941U true JPH04131941U (en) 1992-12-04

Family

ID=33524237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3756191U Pending JPH04131941U (en) 1991-05-27 1991-05-27 semiconductor equipment

Country Status (1)

Country Link
JP (1) JPH04131941U (en)

Similar Documents

Publication Publication Date Title
EP0500690A1 (en) Multi-layer lead frames for integrated circuit packages.
JP2000340687A (en) Package for storing semiconductor element
US10985098B2 (en) Electronic component mounting substrate, electronic device, and electronic module
JP2000022071A (en) Electronic component with bump
JPH04131941U (en) semiconductor equipment
JPH03196664A (en) Package for semiconductor device
JPS6016749B2 (en) Packages for integrated circuits
JPS61134060A (en) Semiconductor device with built-in capacitor and manufacture thereof
JP2750232B2 (en) Electronic component storage package
JP2514094Y2 (en) Package for storing semiconductor devices
JPH0610695Y2 (en) Package for storing semiconductor devices
JP2801449B2 (en) Package for storing semiconductor elements
JP2784129B2 (en) Package for storing semiconductor elements
JP2746813B2 (en) Package for storing semiconductor elements
JP2000277872A (en) Wiring board
JP3181011B2 (en) Package for storing semiconductor elements
JP3847220B2 (en) Wiring board
JPS635238Y2 (en)
JP2510585Y2 (en) Package for storing semiconductor devices
JPH0745962Y2 (en) Package for storing semiconductor devices
JP2670208B2 (en) Package for storing semiconductor elements
JPH05343476A (en) Semiconductor device
JP2813073B2 (en) Package for storing semiconductor elements
JP2813074B2 (en) Package for storing semiconductor elements
JPH075642Y2 (en) Integrated circuit package with fixing member