JPH04127217A - Ｓｃｓｉバスドライバ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、小型コンピュータシステム用インクフェース
としてのＳＣ５Ｉ　（Ｓｍａ　１１　　Ｃｏｍｐｕｔｅ
ｒ　　　Ｓｙｓｔｅｍ　　　Ｉｎｔｅｒｆａｃｅ）、さ
らにはそれに従ったシステムにおける５Ｃ８Ｉバスドラ
イバに関し、例えばＡＮＳＩ　（Ａｍｅｒｉｃａｎ　　
Ｎａｔｉｏｎａｌ　　５ｔａｎｄａｒｄ　　Ｉｎ５ｔｉ
ｔｕｔｅ）により制定さ九た「ＡＮＳＩ　　Ｘ３．１３
１−１９８６Ｊ　に準拠する５Ｃ５Ｉシステムに含まれ
るＳＣＳＩ制御用ＬＳＩに適用して有効な技術に関する
。

〔従来の技術〕

ＳＣＳＩは、基本的にはデータのやり取りをするための
ハードウェア（ケーブル）と、そのやり取りの約束ごと
（プロトコル）で成り立っているため、将来どの様な周
辺装置が出現してもこの５Ｃ８Ｉを利用すれば互いに結
合可能とされる。また転送速度も４Ｍバイト／秒まで上
げることができるので、汎用パーソナルコンピュータ、
ワークステーションなどに十分応用可能とされる。

ＳＣＳＩパスに接続可能な装置（ＳＣＳＩ装置という）
は全部で８台であり、それぞれの装置にＩＤ　（Ｉｄｅ
ｎｔｉｆｉｅｒ）番号が付され、それによって個々のＳ
ＣＳＩ装置が識別可能とされる。具体的には、ホストア
ダプタを含むホストコンピュータやＳＣＳ　Ｉ用のディ
スクドライブコントローラ、テープドライブコントロー
ラなどが５Ｃ８Ｉ装置とされる。

５ＣＳＩ装置とＳＣＳＩバスとの結合部には当該装置の
インタフェースとしてのＳＣ５Ｉデバイスが配置される
。５Ｃ８Ｉデバイスは、ドライバ及びレシーバを含み、
通常ＳＣＳＩ装置に内蔵される。５Ｃ３Ｉバスにつなが
るすべてのＳＣＳＩデバイスは互いにディジチェーン接
続され、そのインタフェースケーブルの両端に終端抵抗
が接続される。伝送系の電気的条件として不平衡型と平
衡型の２種類が規定されており、システムの環境条件な
どにより選択的に適用される。

尚、ＳＣＳ　Ｉについて記載された文献の例としては、
１９８９年２月１日にＣＱ出版社より発行された別冊イ
ンタフェース「最新５Ｃ５Ｉマニユアル」がある。

〔発明が解決しようとする課題〕

ＳＣＳ　Ｉ装置における従来のドライバについて本発明
者が検討したところによれば、以下に述べるような問題
点のあることが見いだされた。

不平衡型のＳＣ５Ｉシステムにおいてドライバの出力部
は第８図に示されるようにＭＯＳＦＥＴのオープンドレ
インとされ、複数のドライバの出力端子がＳＣＳ　Ｉバ
ス３においてワイヤードオアされる。このような結合方
式では、電源ＶｃｌｄとＳＣＳＩバスとの間にプルアッ
プ抵抗Ｒを設けなければならない、ＳＣＳＩバスを含む
伝送系のＣＲ時定数のためにドライバの駆動能力が低下
され５Ｃ５Ｉバスの高速駆動が困難になる、などの問題
がある。

そこで本発明者は第７図に示されるように、Ｐチャンネ
ル型ＭＯＳＦＥＴＱＩとＮチャンネル型ＭＯＳＦＥＴＱ
２とを直列接続して成るＣＭＯＳインバータによりｓｃ
ｓ　ｒバスドライバを形成し、このようなドライバの出
力をＳＣ５Ｉバス３（その構成１ラインを３１で示す）
でワイヤードオアすることについて検討した。ＣＭＯＳ
インバータは、ＭＯＳＦＥＴのオープンドレインと異な
り、２値出力が可能であるため、これをＳＣＳ　Ｉバス
ドライバとすることにより上記プルアンプ抵抗を省略す
ることができる。ところが、Ｐチャンネル型ＭＯ３ＦＥ
ＴＱ１及びＮチャンネル型ＭＯＳＦＥＴＱ２には、それ
ぞれ寄生ダイオードＤｌ及びＤ２が存在し、特に、ＳＣ
５Ｉ装置の電源オフ時にＰチャンネル型ＭＯ３ＦＥＴＱ
Ｉの寄生ダイオードＤＩによって電流の引き込み現象を
生ずる。

そしてこのとき、当該ダイオードＤ１を介して５Ｃ８Ｉ
バス３から基板へ電流が流れ込むことによってグランド
ＧＮＤに貫通電流が流れる。この貫通電流は素子の破損
を招来する。

本発明の目的は、プルアップ抵抗を省略することができ
、しかもＭＯＳＦＥＴの寄生ダイオードによる電流引き
込み現象を生じないＳＣＳＩパストライバを提供するこ
とにある。

本発明の前記並びにその他の目的と新規な特徴は本明細
書の記述並びに添付図面から明らかになるであろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。

すなわち、二つのＮチャンネル型ＭＯＳＦＥＴが直列接
続され、且つ、その直列接続点より信号出力可能に構成
されたＭＯＳＦＥＴ直列回路を含み、この直列回路を形
成する二つのＮチャンネル型ＭＯＳＦＥＴが、入力信号
に呼応して相補的に動作されるようにＳＣ５Ｉバスドラ
イバを構成するものである。このとき、上記ＭＯＳＦＥ
Ｔ直列回路を形成する二つのＮチャンネル型ＭＯＳＦＥ
Ｔのゲートに対して相補的な信号を与えるための信号反
転回路をＳＣＳＩパスドライバ内に設けることができる
。

〔作　用〕

上記した手段によれば、ＭＯＳＦＥＴ直列回路を形成す
る二つのＭＯＳＦＥＴが相補的に動作されることによっ
て、バスに対して２値出力が可能とされ、このことが、
電源とバスとの間にプルアツブ抵抗を不要とする。また
、上記ＭＯＳＦＥＴ直列回路を形成するのはいずれもＮ
チャンネル型ＭＯＳＦＥＴとされ、このＮチャンネル型
ＭＯ３ＦＥＴの寄生ダイオードの極性はＰチャンネル型
ＭＯＳＦＥＴのそれと逆であり、このことが、電流引き
込み現象の発生を排除する。

〔実　施　例１〕 第２図には本発明に係るバスドライバの一実施例である
ＳＣＳＩ制御用ＬＳＩを含むシステムが示される。

第２図に示されるシステムは、特↓こ制限されないが、
ＡＮＳＩ　（Ａｍｅｒｉｃａｎ　　Ｎａｔｉ。

ｎａｌ　　５ｔａｎｄａｒｄ　　Ｉｎ５ｔｉｔｕｔｅ）
により制定されたｒＡＮＳＩ　　Ｘ３．１３１−１９８
６ノに準拠する５Ｃ８Ｉシステムとされ、それに含まれ
る５ｃｓｒバス３は、８本のデータラインと、１本のデ
ータ用パリティライン、及び９本の制御用ラインから成
る。この９本の制御用ラインの信号は次のように大別さ
れる。

すなわち、データ転送用のタイミングを制御する信号と
してＲＥＱ　（Ｒｅｑｕｅｓｔ）、及びＡＣＫ　（Ａ　
ｃ　ｋ　ｎ　ｏ　ｗ　１　ｅ　ｄ　ｇ　ｅ　）が挙げら
れ、データバスの使い方を決める信号としてＭＳＧ　（
Ｍｅｓｓａｇｅ）、ＳＥＬ　（Ｓｅｌｅｃｔ）ｐ　Ｃ／
Ｄ　（Ｃｏｎｔｒｏｌ／Ｄａｔａ）、Ｉｌｏ　（Ｉｎｐ
ｕｔｌｏｕｔｐｕｔ）が挙げられ、その他の信号として
ＢＳＹ　　（Ｂｕｓｙ）、ＡＴＮ　（Ａｔｔｅｎｔｉｏ
ｎ）、Ｒ８Ｔ　（Ｒｅｓｅｔ）が挙げられる。

このようなＳＣＳ　Ｉバス３には、合計８台までの５ｃ
ｓｒ装置が結合可能とされ、第２図においては５Ｃ８Ｉ
パス３に結合された複数のＳＣ５Ｉ装置のうちの一つが
示される。すなわち、同図に示される５Ｃ８Ｉ装置１０
は、特に制限されないが、ディスク装置又はホストコン
ピュータ１２と、これと５Ｃ８Ｉパス３との間に配置さ
れた５Ｃ８Ｉ制御用ＬＳＩＩＩとを含んで形成され、こ
の５ｃｓｒ制御用ＬＳ　Ｉ　１１によって、ＳＣＳＩ装
置１０からＳＣＳＩパス３へのデータ送出及び５ＣＳＩ
バス３からＳＣ５Ｉ装置１０へのデータ取り込みが制御
される。

第３図には、上記５Ｃ８Ｉ制御用ＬＳＩＩＩの具体的構
成例が示される。

同図に示されるように、ＳＣＳＩ制御用ＬＳ１１１は、
入出力部１４と、これの動作制御を行うＳＣＳＩ制御部
１５とを有する。入出力部１４は、上記５Ｃ８Ｉバス３
の構成ライン数に対応する複数組のＳＣＳ　Ｉバスドラ
イバ／入力バッファ９を有し、５Ｃ５Ｉバス３の構成１
ラインに対してそれに呼応する一組のＳＣＳＩバスドラ
イバ／入力バッファ９が結合される。５Ｃ８Ｉパス３の
駆動はＳＣＳＩバスドライバによって行われ、５ＣＳＩ
バス３からの信号取り込みは入力バッファを介して行わ
れる。さらにＳＣＳＩ制御用ＬＳＩＩＩは、当該ＬＳＩ
ＩＩ全体の動作制御を司るＣＰＵ（中央処理装置）１６
や、チップ内機能モジュールの活性化制御を行うチップ
制御部１７、時間計測のためのタイマ、上記ＣＰＵで実
行されるプログラムが格納されたＲＯＭ　（リード・オ
ンリ・メモリ）、上記ＣＰＵ１６の制御下で通信データ
などの所要データが書き込まれるＲＡＭ　（ランダム・
アクセス・メモリ）２１が含まれる。

第１図には、上記−組のＳＣＳＩバスドライバ／入力バ
ッファ９におけるドライバ部の具体的構成例が示される
。

同図に示されるように、ＳＣＳＩバスドライバ２５は、
Ｎチャンネル型ＭＯＳＦＥＴＱ３とＱ４との直列回路２
６を含み、このＭＯＳＦＥＴ直列回路２６を形成する二
つのＭＯＳＦＥＴＱ３．Ｑ４が、ＳＣＳ　Ｉ制御部１５
からの入力制御信号２４に呼応して相補的に動作される
ように、上記ＭＯＳＦＥＴＱ３の前段に論理回路例えば
インバータ２３が配置されて成る。すなわちＭＯＳＦＥ
ＴＱ４には制御信号２４が直接入力されるのに対してＭ
ＯＳＦＥＴＱ３には制御信号２４がインバータ２３を介
して入力されることにより、換言すれば、インバータ２
３の信号反転作用によりＭＯ３ＦＥＴＱ３．Ｑ４に相補
的な信号が入力されることによって、ＭＯＳＦＥＴＱ３
．Ｑ４の動作は相補的動作とされる。つまり当該ＳＣＳ
Ｉパスドライバ２５は、入力制御信号２４を反転して５
Ｃ８Ｉバス３の構成１ライン３１に出力するＮＭＯＳイ
ンバータとされ、その機能は結果的にＣＭＯＳインバー
タ（第７図参照）と同様とさ九る。

ここで、ＣＭＯＳインバータを適用した場合には、第７
図に示されるように、電源オフ時にＰチャンネル型ＭＯ
ＳＦＥＴＱＩの寄生ダイオードＤ１によって電流の引き
込み現象を生ずるという不都合があった。これに対して
本実施例ではＮＭＯＳインバータが適用されているため
、ＭＯＳＦＥＴＱ３の寄生ダイオードＤ３の極性が第７
図の場合と逆になり、電源オフ時に当該寄生ダイオード
Ｄ３によって電流の引き込み現象を生ずることはない。

上記実施例によれば以下の作用効果がある。

（１）ＭＯＳＦＥＴ直列回路を形成する二つのＮチャン
ネル型ＭＯＳＦＥＴＱ３．Ｑ４が入力制御信号２４に呼
応して相補的に動作されることによって、ＳＣＳＩパス
３に対して２値出力が可能となるので、電源端子Ｖｄｄ
とＳＣＳＩバス３との間に１例えば第８図に示されるよ
うなプルアップ抵抗Ｒを設ける必要がない。このことは
、第８図に示されるオープンドレインを採用する場合に
比べて、５Ｃ５Ｉパス３を含む伝送系のＣＲ時定数が小
さくなることを意味し、これによって５Ｃ８Ｉバス３の
高速駆動が可能とされる。

（２）上記プルアップ抵抗は通常ＳＣＳ　Ｉ制御用ＬＳ
Ｉの外付は部品とされるので、それを不要とすることは
、ＳＣＳＩシステムを形成する上で極めて有利とされる
。

（３）ＭＯＳＦＥＴ直列回路２６を形成すのはいずれも
Ｎチャンネル型ＭＯＳＦＥＴであり、特にＮチャンネル
型ＭＯＳＦＥＴＱ３の寄生ダイオードＤ３の極性がＰチ
ャンネル型ＭＯＳＦＥＴを用いた場合のそれと逆となる
ため、ＳＣＳＩ装置ｌｌＯの電源オフ時において当該寄
生ダイオードＤ３を介して電流の引き込み現象を生ずる
ことはない。

〔実　施　例２〕 第４図には、本発明の第２実施例である５Ｃ８Ｉバスド
ライバ／入カバツフア９０が示される。

同図に示されるＳＣＳＩバスドライバ／入力バッファ９
０は特に制限されないが、上記５Ｃ８Ｉ制御用ＬＳＩＩ
Ｉに内蔵されるものとして形成され、上記ＳＣＳＩバス
３の構成ライン数に対応して配置された複数個のＳＣ５
Ｉバスドライバ／入力バッファのうちの一つとされる。

５Ｃ５Ｉバスドライバ２５０の出力部と入力バッファ２
５１の入力部とは同一の入出力端子３７に共通接続され
、この入出力端子３７を介して５Ｃ８Ｉバス３に結合可
能とされる。他方、上記５Ｃ８Ｉバスドライバ２５０の
入力部、及び上記入力バッファ２５１の出力部は、ＳＣ
ＳＩバスドライバ用ＬＳ　Ｉ　１１内のＳＣ５Ｉ制御部
１５に結合されることによって（第３図参照）、当該５
Ｃ８Ｉ制御部１５との間で所要データのやりとりが可能
とされる。また、ＳＣ５Ｉバス３に結合可能な入出力端
子３７はＳＣＳＩバスドライバ２５０及び入力バッファ
２５１の双方に結合される。

ＳＣＳＩバスドライバ２５０は次のように構成される。

ＳＣＳＩドライバ２５０は、Ｎチャンネル型ＭＯＳＦＥ
ＴＱ５とＱ６との直列回路２６０を含み、このＭＯＳＦ
ＥＴ直列回路２６０を形成する二つ（７）ＭＯＳＦＥＴ
Ｑ５．Ｑ６が、入力データＤ　Ａ　Ｌ、ニー呼応して相
補的に動作されるように上記ＭＯＳＦＥＴＱ５．Ｑ６の
前段に論理回路が配置される。

ここにいう論理回路には、ＳＣＳＩ制御部１５からのデ
ータＤＡを反転してＭＯＳＦＥＴＱ６に伝えるインバー
タ３２．上記データＤＡとＳＣＳ　Ｉ制御部１５からの
イネーブル信号Ｅとのナンド論理を求めるナントゲート
３０、このナンド出力を反転してＭＯＳＦＥＴＱ５のゲ
ートに伝えるインバータ３１が含まれる。また、ＭＯＳ
ＦＥＴＱ５゜Ｑ６の接続点とグランド端子ＧＮＤとの間
にはＮチャンネル型ＭＯＳＦＥＴＱ７が設けられ、この
ＭＯＳＦＥＴＱ７（７）前段に、ノア３５とインバータ
３３．３４の直列回路が配置されている。ノアゲート３
５には、上記ＳＣＳＩ制御部１５からのデータＤＡやイ
ネーブル信号Ｅが入力され、それらのノア論理が求めら
れるようになっている。

さらに、上記入出力端子３７には、抵抗Ｒ１を介してノ
アゲート３６の入力端子が結合され、５Ｃ５Ｉバス３か
ら入出力端子３７を介して入力されたデータが抵抗Ｒ１
及びノアゲート３６を介して上記ＳＣＳＩ制御部１５に
伝達されるようになっている。ここで、抵抗Ｒ１及びノ
アゲート３６を含んで上記人力バッファ２５１が形成さ
れる。

上記の構成の作用について説明する。

第５図には上記構成の論理動作が示される。

イネーブル信号Ｅがロウレベルのとき、ナントゲート３
０の出力状態がハイレベルに固定され、これによって、
ＭＯＳＦＥＴＱ５のゲートはロウレベルに固定される。

このとき、ＭＯ３ＦＥＴＱ６、Ｑ７のゲートには、入力
データＤＡが同位相で伝達され、これによって当該ＭＯ
ＳＦＥＴＱ６゜Ｑ７の動作は、入力データＤＡに呼応す
る同相動作となる。そしてその場合の入出力端子３７の
状態は、入力データＤＡがローレベル（０）の場合にロ
ウレベル（０）となり、入力データＤＡがハイレベル（
１）の場合にハイインピーダンス状態となる。つまり回
路はＭＯＳＦＥＴのオープンドレインとしての動作とな
り、このような動作は、入出力端子３７が結合される５
Ｃ３Ｉバス３（第１図、第２図参照）に対する不平衡動
作とされる。

ここで、ＳＣＳＩ規格における不平衡型の出力特性は、
ロウレベル（Ｖｏｌ：真）＝Ｏ０Ｏ〜０゜４ＶＤＣ、ハ
イレベル（Ｖｏｈ：偽）＝２．５〜５．２５ＶＤＣ，出
力電流（Ｉ　ｏ　ｌ）＝４８ｍＡ（０，５Ｖ時）とされ
、本実施例における不平衡動作はオープンドレインとし
ての動作であり、この仕様を満足し得る。

次に、イネーブル信号Ｅがハイレベルのとき、ノアゲー
ト３５の出力がロウレベルに固定され、これによってＭ
ＯＳＦＥＴＱ７のゲートはロウレベルに固定される。こ
のとき、ナントゲート３０の存在によりＭＯＳＦＥＴＱ
５．Ｑ６のゲートには、入力データＤＡが逆相で伝達さ
れ、これによってＭＯ３ＦＥＴＱ５．Ｑ６の動作は、入
力データＤＡに呼応する相補的動作となる。そしてその
場合の入出力端子３７の状態は、入力データＤＡがロウ
レベルの場合にロウレベルとなり、入力データＤＡがハ
イレベルの場合にハイレベルとなる。

つまり回路は、ＮＭＯＳインバータとしての動作となり
、このような動作は、入出力端子３７が結合される５Ｃ
８Ｉバス３（第１図、第２図参照）に対する平衡動作と
される。ここで、ＳＣ５Ｉ規格における平衡型の出力特
性は、ロウレベル電位（Ｖｏ　ｌ）　＝２．ＯＶ最大、
ハイレベル電位（Ｖｏｈ）＝３．ＯＶ最小、ディファレ
ンシャル電位（Ｖｏｄ）＝１．ＯＶ最小、出力電流Ｉｏ
１＝５５ｍＡ、Ｉｏｈ＝−５５ｍＡとされ、本実施例に
おける平衡動作はこの仕様を満足し得る。

このように、本実施例においては、イネーブル信号Ｅの
状態に応じて不平衡動作と平衡動作とを容易に切り換え
ることができるので、同一の５Ｃ８Ｉ制御用ＬＳＩを、
不平衡型の５Ｃ５Ｉバスと平衡型のＳＣＳ　Ｉバスとに
適用可能とされる。

尚、平衡動作時の回路は、上記第１実施例と等価であり
、それと同様の作用効果を奏するのはいうまでもない。

以上、本発明者によってなされた発明を実施例に基づい
て具体的に説明したが、本発明はそれに限定されるもの
ではなく、その要旨を逸脱しない範囲において種々変更
することができる。

例えば第１図におけるＭＯＳＦＥＴＱ３．Ｑ４の後段、
又は第４図におけるＭＯＳＦＥＴＱ５゜Ｑ６の後段に差
動型ドライバを配置するようにしても良い。第６図には
この場合の回路構成例が示される。

ＭＯＳＦＥＴＱ５．Ｑ６の後段に差動型ドライバ３８が
配置され、この差動型ドライバ３８の反転出力端子が端
子３７Ａに結合され、非反転出力端子が端子３７Ｂに結
合される。端子３７Ａ、３７Ｂは、平衡専用の出力端子
とされる。そして、ＭＯ３ＦＥＴＱ７のドレインは端子
３７Ｃに結合されることにより、オープンドレインとさ
れる。

このとき、端子３７Ｃは非平衡専用の出力端子とされる
。

以上の説明では主として本発明者によってなされた発明
をその背景となったＳＣＳＩ制御用ＬＳ■に適用した場
合について説明したが、本発明１ツそれに限定されるも
のではなく、ＳＣＳＩバスドライバ単独素子として形成
されるものや、５ＣＳＩバスドライバ／入力バツフア混
合型素子として形成されるものにも適用することができ
る。本発明は、少なくとも５Ｃ８Ｉバスを駆動する条件
のものに適用できる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記の通りである。

すなわち、ＭＯＳＦＥＴ直列回路を形成する二つのＭＯ
ＳＦＥＴが相捕的に動作されることによって、ＳＣＳＩ
バスに対して２値出力が可能とされるので、電源とＳＣ
Ｓ　Ｉバスとの間のプルアップ抵抗が不要とされる。ま
た、上記ＭＯＳＦＥＴ直列回路を形成するのはいずれも
Ｎチャンネル型ＭＯＳＦＥＴであり、この場合の寄生ダ
イオードの極性がＰチャンネル型ＭＯＳＦＥＴのそれと
逆となるため、電流引き込み現象の発生が排除される。

【図面の簡単な説明】

第１図は本発明の一実施例であるＳＣＳＩバスドライバ
の回路図、 第２図はＳＣ５Ｉシステムの構成説明図。 第３図は上記ＳＣ５Ｉバスドライバが含まれるＳＣＳＩ
制御用ＬＳＩの概略構成ブロック図、第４図は本発明の
他の実施例であるＳＣＳＩバスドライバ／入力バッファ
の回路図、 第５図は第４図に示される回路の論理動作説明図、 第６図は上記ＳＣ５Ｉバスドライバの変形例を示す回路
図、 第７図はＣＭＯＳインバータにより形成されたＳＣＳＩ
バスドライバの回路図、 第８図は従来のＳＣ５Ｉバスドライバの回路図である。 ３・・・ＳＣ５Ｉバス、３１・・・ＳＣＳＩバスの構成
１ライン、１１・・・ＳＣＳＩ制御用ＬＳＩ、２５゜２
５０・・・ＳＣＳＩバスドライバ、２６，２６０・・・
ＭＯＳＦＥＴ直列回路、Ｄ３．Ｄ４・・・ＭＯＳＦＥＴ
の寄生ダイオード、Ｑｌ・・・Ｐチャンネル型ＭＯＳＦ
ＥＴ、Ｑ２乃至Ｑｌ・・・Ｎチャンネル型ＭＯＳＦＥＴ
。 第 図 一−］ ２５５Ｃ５Ｉハ゛マトライハゝ゛ 第 図 第 図 第 図 第 図 ２−ハイイ〉じ°−り・′ごズ ［！］　−０６０７＋、ｒｌ］ｍ！ｎ４￥−［１？’３
　　　　Ｑ５．Ｑ６＋ｊｉご［１づ１口）′初イ戸１三
第 図 第 図 第 図

Claims (1)

1. 【特許請求の範囲】 １、二つのＮチャンネル型ＭＯＳＦＥＴが直列接続され
   、且つ、その直列接続点より信号出力可能に構成された
   ＭＯＳＦＥＴ直列回路を含み、この直列回路を形成する
   二つのＮチャンネル型ＭＯＳＦＥＴが、入力信号に呼応
   して相補的に動作されるように構成されたＳＣＳＩバス
   ドライバ。 ２、上記ＭＯＳＦＥＴ直列回路を形成する二つのＮチャ
   ンネル型ＭＯＳＦＥＴのゲートに対して相補的な信号を
   与えるための論理回路を含む請求項１記載のＳＣＳＩバ
   スドライバ。 ３、上記論理回路をインバータとした請求項１又は２記
   載のＳＣＳＩバスドライバ。