JPH04122037A - Package method of semiconductor chip - Google Patents
Package method of semiconductor chipInfo
- Publication number
- JPH04122037A JPH04122037A JP24428490A JP24428490A JPH04122037A JP H04122037 A JPH04122037 A JP H04122037A JP 24428490 A JP24428490 A JP 24428490A JP 24428490 A JP24428490 A JP 24428490A JP H04122037 A JPH04122037 A JP H04122037A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- substrate
- solder flux
- solder
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- 238000000034 method Methods 0.000 title claims description 17
- 229910000679 solder Inorganic materials 0.000 claims abstract description 84
- 230000004907 flux Effects 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 229920005989 resin Polymers 0.000 claims description 16
- 239000011347 resin Substances 0.000 claims description 16
- 238000007789 sealing Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 238000005476 soldering Methods 0.000 abstract description 3
- 230000001681 protective effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
Description
【発明の詳細な説明】
ｌａ）産業上の利用分野
この発明は、基板表面に半導体チップをフリップチップ
ボンディングする、半導体チップの実装方法に関する。DETAILED DESCRIPTION OF THE INVENTION la) Industrial Application Field The present invention relates to a method for mounting a semiconductor chip by flip-chip bonding the semiconductor chip to the surface of a substrate.
（′ｂ）従来の技術
一般的なフリップチップボンディング方法を表す概略図
を第４図（Ａ）、（Ｂ）に示す。第４図（Ａ）において
６は半導体チップ、７は半導体チップ６に形成されてい
る半田バンプである。また、３は半導体チップ６を搭載
すべき基板であり、その表面に、半導体チップ側に設け
られている複数の半田バンプに対応する位置にそれぞれ
電極９が設けられている。このような基板上に半導体チ
ップをフリップチップボンディングする際、基板′表面
に予め半田フラックス２を塗布し、その後第４図（Ｂ）
に示すように基板表面の電極９と半田バンプ７との位置
合わせを行って半導体チンブ６を基板３上へ搭載する。('b) Prior Art Schematic diagrams showing a general flip-chip bonding method are shown in FIGS. 4(A) and 4(B). In FIG. 4(A), 6 is a semiconductor chip, and 7 is a solder bump formed on the semiconductor chip 6. In FIG. Reference numeral 3 denotes a substrate on which the semiconductor chip 6 is to be mounted, and electrodes 9 are provided on the surface of the substrate at positions corresponding to a plurality of solder bumps provided on the semiconductor chip side. When flip-chip bonding a semiconductor chip onto such a substrate, solder flux 2 is applied to the surface of the substrate in advance, and then the solder flux 2 is applied to the surface of the substrate as shown in FIG. 4(B).
As shown in FIG. 3, the electrodes 9 on the surface of the substrate and the solder bumps 7 are aligned, and the semiconductor chip 6 is mounted on the substrate 3.
これにより、半田バンプ７も半田フラフクス２に濡れ、
半導体チップ６はこの半田フラフクス２によって基板３
上に仮固定される。この第４図（Ｂ）の状態で半田リフ
ローを行って半田バンプ７を溶融し、基板３上の電極９
に接着する。As a result, the solder bump 7 also gets wet with the solder flux 2,
The semiconductor chip 6 is attached to the substrate 3 by this solder flux 2.
Temporarily fixed on top. In the state shown in FIG. 4(B), solder reflow is performed to melt the solder bumps 7 and the electrodes 9 on the substrate 3.
Glue to.
このように半田フラックスを用いて半田リフロ一方式に
よってフリップチップボンディングする場合、半田フラ
フクス２は基板３への半導体チップ６の仮固定と半田バ
ンプ７の電極９への確実な半田接着のために重要な役割
を果たす。When flip-chip bonding is performed by the solder reflow method using solder flux in this way, the solder flux 2 is important for temporarily fixing the semiconductor chip 6 to the substrate 3 and ensuring reliable solder adhesion of the solder bumps 7 to the electrodes 9. play a role.
半田バンプによるフリップチップボンディングにおいて
は、全ての半田バンプが基板表面の全ての電極に確実に
接着されることが必要不可欠なことである。この接着は
半田付けであるから確実に接着させるためには十分な半
田フラックスが必要となり、半田バンプと基板上の電極
が十分に半田フラックスに濡れることが重要である。In flip chip bonding using solder bumps, it is essential that all solder bumps are reliably bonded to all electrodes on the substrate surface. Since this bonding is done by soldering, sufficient solder flux is required for reliable bonding, and it is important that the solder bumps and the electrodes on the board are sufficiently wetted with the solder flux.
（Ｃ）発明が解決しようとする課題
基板ヒヘ半田フラ７クスを塗布する方法とじてはスタン
ピング（転写）による方法がよく用いられる。(C) Problems to be Solved by the Invention Stamping (transfer) is often used as a method for applying solder flux to a substrate.
第５図（Ａ）〜（Ｃ）にスタンピングによる半田フラッ
クスの塗布方法の例を示す、第５図（Ａ）において１は
スタンピングピンであり、その底面に半田フラフクス２
が半田フラックステーブル（不図示）から転写されてい
る。このスタンピングピンを第５図（Ｂ）に示すように
基板３上ヘスタンピングする。第５図（Ｃ）はスタンピ
ング後の基板を示している。この例ではスタンピングピ
ン１と基板３とは平面で接するため、転写された半田フ
ラックス２′の膜厚は薄く、スタンピングピンの周囲に
多くの半田フラックス２″がはみ出した状態となる。こ
のようになれば基板上の電極と半導体チップの半田バン
プとが半田フラックスに十分基れない状態となって、信
頼性の高いフリップチップボンディングができなくなる
。特に・半導体チップの素子形成面の周囲だけでなく、
内側にも半田バンプが形成されている半導体チップをボ
ンディングする際、全ての半田バンプが半田フラックス
に十分基れるためには、半田フラフクスが均一な膜厚で
塗布されていなければならないそこで、半導体チップ搭
載面の半田フラックスの膜厚を確保するため、第６図に
示すようにスタンピングピンの形状を工夫することも考
えられている。第６図（Ａ）に示すように、スタンピン
グピンｌの底面に突起１０を形成し、スタンピングピン
１を基板３上に押圧した際、第６図（Ｂ）に示すように
突起１０が基板３に当接することによってスタンピング
ピン１と基板３間に一定の距離を確保し、これにより第
６図（Ｃ）に示すように半田フラックス２の膜厚を均一
に形成する。FIGS. 5(A) to 5(C) show an example of a method of applying solder flux by stamping. In FIG. 5(A), 1 is a stamping pin, and solder flux 2
is transferred from a solder flux table (not shown). This stamping pin is stamped onto the substrate 3 as shown in FIG. 5(B). FIG. 5(C) shows the substrate after stamping. In this example, since the stamping pin 1 and the substrate 3 are in plane contact, the thickness of the transferred solder flux 2' is thin, and much of the solder flux 2'' protrudes around the stamping pin. If this happens, the electrodes on the substrate and the solder bumps on the semiconductor chip will not be sufficiently coated with solder flux, making it impossible to perform highly reliable flip chip bonding.Especially, not only around the element forming surface of the semiconductor chip. ,
When bonding a semiconductor chip that has solder bumps formed on the inside, the solder flux must be coated with a uniform thickness in order for all the solder bumps to be sufficiently coated with the solder flux. In order to ensure the thickness of the solder flux on the mounting surface, it has been considered to modify the shape of the stamping pin as shown in FIG. As shown in FIG. 6(A), when the protrusion 10 is formed on the bottom surface of the stamping pin 1 and the stamping pin 1 is pressed onto the substrate 3, the protrusion 10 is formed on the substrate 3 as shown in FIG. 6(B). By abutting against the stamping pin 1 and the substrate 3, a certain distance is secured between the stamping pin 1 and the substrate 3, thereby forming a uniform film thickness of the solder flux 2 as shown in FIG. 6(C).
このようにスタンピングピンに突起を形成することによ
って、基板上に転写した半田フラックスの膜厚を一応確
保することはできるが、ステンレススチール製のスタン
ピングピンを用いれば、突起により基板面が損傷すると
いう問題があり、樹脂製のスタンピングピンを用いれば
、転写を繰り返すことによって突起が摩耗し、所定膜厚
の半田フラックスが転写できなくなるという問題があっ
た。By forming protrusions on the stamping pins in this way, it is possible to maintain the thickness of the solder flux transferred onto the substrate, but if stainless steel stamping pins are used, the protrusions may damage the substrate surface. There is a problem in that if a stamping pin made of resin is used, the protrusions will wear out due to repeated transfers, making it impossible to transfer a solder flux of a predetermined thickness.
なお、スタンピングピンの底面に細かな溝を設けたもの
も試みたが、半田フラックスの塗布厚の安定性に欠ける
ものであった。An attempt was also made to provide a stamping pin with fine grooves on the bottom surface, but this resulted in a lack of stability in the thickness of the solder flux applied.
この発明の目的は、スタンピングピンに特別な加工を施
すことなく、基板上に所定膜厚の半田フラックスを形成
し、信頼性の高いフリップチップボンディングを可能と
した半導体チップの実装方法を提供することにある。An object of the present invention is to provide a semiconductor chip mounting method that enables highly reliable flip chip bonding by forming solder flux of a predetermined thickness on a substrate without special processing on stamping pins. It is in.
（ｄ）課題を解決するための手段
この発明の請求項１に係る半導体チップの実装方法は、
基板表面における半導体チップの搭載領域周囲の特定箇
所に一定膜厚の膜を形成し、この襖ヲストツバとして半
田フラックスのスタンピングピンを用いて上記半導体チ
ップ搭＠領域内に半田フラックスを転写し、半田バンプ
を形成した半導体チップを上記半導体チップ搭載面にフ
リップチップボンディングすることを特徴とする。(d) Means for Solving the Problems The semiconductor chip mounting method according to claim 1 of the present invention includes:
A film with a constant thickness is formed at a specific location around the semiconductor chip mounting area on the surface of the substrate, and a solder flux stamping pin is used as a bumper to transfer the solder flux into the semiconductor chip mounting area to form a solder bump. The semiconductor chip formed thereon is flip-chip bonded to the semiconductor chip mounting surface.
また、この発明の請求項２に係る半導体チップの実装方
法は、基板表面における半導体チップの搭ａ８１域周囲
の特定箇所に一定膜厚の膜を形成し、この膜をストッパ
として半田フラックスのスタンピングピンを用いて上記
半導体チップ搭載領域内に半田フラックスを転写し、半
田バンプを形成した半導体チップを上記半導体チップ搭
載面にフリップチップボンディングし、上記膜の端面を
ストッパとして上記半導体チップ周囲を樹脂封止するこ
とを特徴とする。Further, in the semiconductor chip mounting method according to claim 2 of the present invention, a film having a constant thickness is formed at a specific location around the mounting area a81 of the semiconductor chip on the surface of the substrate, and this film is used as a stopper for stamping pins for solder flux. Transfer the solder flux into the semiconductor chip mounting area using a wafer, flip-chip bond the semiconductor chip on which solder bumps have been formed to the semiconductor chip mounting surface, and seal the semiconductor chip around the semiconductor chip with a resin using the end face of the film as a stopper. It is characterized by
（ｅ）作用
この発明の請求項１に係る半導体チップの実装方法では
基板表面における半導体チップの搭ｉｔ！ ９Ｍ域周囲
の特定箇所に一定膜厚の膜が形成され、基板表面の半導
体チップ搭載領域内に半田フラックスが転写される際、
上記膜がスタンピングピンのストッパとして作用する。(e) Effect: In the semiconductor chip mounting method according to claim 1 of the present invention, the semiconductor chip is mounted on the surface of the substrate! A film with a constant thickness is formed at a specific location around the 9M area, and when the solder flux is transferred to the semiconductor chip mounting area on the substrate surface,
The membrane acts as a stop for the stamping pin.
すなわち、スタンピングピンは上記膜表面に当接し、ス
タンピングピンの底面と基板表面間に上記膜の膜厚分の
一定間隙が形成され、スタンピングピンに塗布されてい
た半田フラックスが一定膜厚の半田フラックスとして基
板表面に転写される。このように一定膜厚の半田フラッ
クスの塗布された基板表面に半導体チップをフリップチ
ップボンディングすることによって信転性の高い半導体
チップ実装基板が得られる。That is, the stamping pin comes into contact with the surface of the film, a constant gap corresponding to the thickness of the film is formed between the bottom surface of the stamping pin and the surface of the substrate, and the solder flux applied to the stamping pin becomes a solder flux of a constant thickness. It is transferred onto the substrate surface as . By flip-chip bonding a semiconductor chip onto the surface of a substrate coated with a constant thickness of solder flux in this manner, a semiconductor chip-mounted substrate with high reliability can be obtained.
また、請求項２に係る半導体チップの実装方法では、基
板表面に半導体チップをフリップチップボンディングし
た後、半導体チップ周囲で上記膜の形成されていない領
域が樹脂封止される。その際、半導体チップ搭載面と膜
形成部との間に段差が生じ、この膜による段差部が封止
樹脂の流れる範囲を制限するストッパとして作用し、樹
脂封止の範囲を膜非形成面に限定することができ、これ
により製造作業性が向トする。In the semiconductor chip mounting method according to the second aspect of the present invention, after the semiconductor chip is flip-chip bonded to the surface of the substrate, a region around the semiconductor chip where the film is not formed is sealed with a resin. At that time, a step is created between the semiconductor chip mounting surface and the film formation area, and this step part by the film acts as a stopper to restrict the flow range of the sealing resin, and the resin sealing area is shifted to the non-film formation surface. This improves manufacturing workability.
ｆｆ）実施例
第１図（Ａ）〜（Ｃ）は本発明による基板上への半田フ
ラックスの転写方法の例を示す。但し第１図においては
第４図に示した符号９に相当する電極を省略している。ff) Example FIGS. 1A to 1C show an example of a method of transferring solder flux onto a substrate according to the present invention. However, in FIG. 1, the electrode corresponding to the reference numeral 9 shown in FIG. 4 is omitted.
第１図（Ａ）において３は半導体チップの搭載すべき基
板であり、その表面の半導体チップ搭載面４の周囲の相
対向する二辺に保１１１５．５′を形成している。また
１はスタンピングピンであり、半導体チップ搭載面４よ
りも幅を大きく形成している。このスタンピングピン１
の底面に半田フラックステーブル（不図示）から半田フ
ラックス２を転写する。これを第１図（Ｂ）に示すよう
に基板３方向へ押圧させる。これにより、スタンピング
ピン１の底面の一部が保１１ＥＷｉ５．５”に当接し、
半田フラックス２は半導体チップ搭載面４上に保護膜５
，５′と略同じ厚みで塗布されることになる。In FIG. 1(A), reference numeral 3 denotes a substrate on which a semiconductor chip is to be mounted, and retainers 1115.5' are formed on two opposing sides around the semiconductor chip mounting surface 4 on its surface. Further, reference numeral 1 denotes a stamping pin, which is formed to be wider than the semiconductor chip mounting surface 4. This stamping pin 1
Solder flux 2 is transferred onto the bottom surface of the solder flux table (not shown). This is pressed in the direction of the substrate 3 as shown in FIG. 1(B). As a result, a part of the bottom of the stamping pin 1 comes into contact with the retainer 11EWi5.5",
The solder flux 2 forms a protective film 5 on the semiconductor chip mounting surface 4.
, 5'.
なお、保護膜５．５′としては、例えば半田レジストや
オーバーコートガラスなどを用いることができ、基板上
の配線を保護する膜として兼用できる。保護膜の厚みは
、搭載される半導体チップの半田バンプが半田フラック
スに十分基れるようにするため、半田バンプの高さの１
／８〜１／３が適当である。また、保護膜５．５′は相
対向して形成し、半導体チップ搭載面４の他の辺には形
成しない、これは半田フラックス２の転写前に半導体チ
ップ搭載面４上にある空気の排気路を確保するためであ
る。すなわち、保護膜５．５゛を半導体チップ搭載面４
の全周囲に設ければ、空気の逃げ場がなく、転写された
半田フラックス２に気泡が入り、半田フラックス２を安
定して塗布できなくなるが、上記構成はこのことを考慮
している第２図および第３図は本発明のサーマルヘッド
への通用例を示す。但し第２図および第３図においては
第４図に示した符号９に相当する電極を省略している。Note that as the protective film 5.5', for example, solder resist or overcoat glass can be used, and it can also be used as a film for protecting the wiring on the substrate. The thickness of the protective film is set to 1 of the height of the solder bump to ensure that the solder bump of the mounted semiconductor chip is sufficiently covered with solder flux.
/8 to 1/3 is appropriate. In addition, the protective films 5 and 5' are formed facing each other and are not formed on the other sides of the semiconductor chip mounting surface 4. This is because the air on the semiconductor chip mounting surface 4 is exhausted before the solder flux 2 is transferred. This is to secure a road. That is, the protective film 5.5゛ is placed on the semiconductor chip mounting surface 4.
If the solder flux 2 is provided all around the periphery, there will be no place for air to escape, and air bubbles will enter the transferred solder flux 2, making it impossible to stably apply the solder flux 2. However, the above configuration takes this into consideration. 3 shows an example of application of the present invention to a thermal head. However, in FIGS. 2 and 3, the electrode corresponding to the reference numeral 9 shown in FIG. 4 is omitted.
第２図および第３図においてそれぞれ（Ａ）は上面図、
（Ｂ）は垂直断面図である。In FIGS. 2 and 3, (A) is a top view,
(B) is a vertical sectional view.
第２図（Ｂ）において基板３はサーマルヘッド基板であ
り、保護膜５，５′はサーマルへラドの耐摩耗層を兼用
する例えばオーバーガラス膜または半田レジスト膜など
からなる膜である。このような基板に対してサーマルヘ
ッド駆動制御用の半導体チップ６を搭載する。半導体チ
ップ６のサイズは例えば７ｍｍＸ１ｍｍであり、半田バ
ンプ７は直径１１０μｍ、高さ８５μｍ、ピッチ２１０
μｍで形成されている。したがって、保ｇｌｌ１５．
５′の膜厚は１０〜３０ａｍが通している。第２図（Ａ
）においてＡで示す範囲は半導体チップ６の搭載範囲を
示している。In FIG. 2(B), the substrate 3 is a thermal head substrate, and the protective films 5, 5' are films made of, for example, an overglass film or a solder resist film, which also serve as wear-resistant layers of the thermal head. A semiconductor chip 6 for thermal head drive control is mounted on such a substrate. The size of the semiconductor chip 6 is, for example, 7 mm x 1 mm, and the solder bumps 7 have a diameter of 110 μm, a height of 85 μm, and a pitch of 210 μm.
It is formed in μm. Therefore, keep gll15.
The film thickness of 5' is 10 to 30 am. Figure 2 (A
), the range indicated by A indicates the mounting range of the semiconductor chip 6.
このように第２図に示した基板に対し保護膜５５′をス
タンピングピンのストッパとして、半導体チップ搭載面
４に半田フラックスを塗布する、その後、半導体チンプ
ロを搭載し、半田フラックスにより仮固定する。その後
、さらに半田リフローによって半田バンプ７を溶融し、
基板３上の電極に接着する。As described above, with respect to the substrate shown in FIG. 2, using the protective film 55' as a stopper for the stamping pin, solder flux is applied to the semiconductor chip mounting surface 4. Thereafter, a semiconductor chip is mounted and temporarily fixed with solder flux. After that, the solder bumps 7 are further melted by solder reflow,
Adhere to the electrode on the substrate 3.
サーマルへラド駆動制御用半導体チップをフリップチッ
プボンディングした後、第３図に示すように、半導体チ
ップ搭載面を樹脂８によって封止する。この封止樹脂８
は例えばフィラーを分散させた熱硬化型エポキシ系樹脂
を用いる。この封止樹脂８は熱硬化前に基板３上を流動
するが、保護膜５．５′が封止樹脂の流れを食い止め、
封止樹脂８の封止範囲を規定する。したがって、少量の
封止樹脂によって必要十分な範囲を樹脂封止することが
できる。After flip-chip bonding the thermal radar drive control semiconductor chip, the semiconductor chip mounting surface is sealed with resin 8, as shown in FIG. This sealing resin 8
For example, a thermosetting epoxy resin in which filler is dispersed is used. This sealing resin 8 flows on the substrate 3 before being thermally cured, but the protective film 5.5' stops the flow of the sealing resin,
The sealing range of the sealing resin 8 is defined. Therefore, a necessary and sufficient range can be sealed with a small amount of sealing resin.
（ｇ１発明の効果
この発明によれば、基板上に半導体チップをフリップチ
ップボンディングする際、半導体チ・ノブ搭載面に半田
フラックスを所定の均一な膜Ｉで塗布することができる
ため、半導体チップに形成されている多数の半田バンプ
が半田フラックスに十分濡れ、半田付けによるフリ７ブ
チツプボンデイングを確実に行うことができる。その結
果、製造歩留まりが向上し、製造コストが低減し、信頼
性が向上するという効果がある。(g1 Effects of the Invention According to this invention, when flip-chip bonding a semiconductor chip onto a substrate, it is possible to apply solder flux to the semiconductor chip/knob mounting surface in a predetermined uniform film I, so that the semiconductor chip The large number of solder bumps that are formed are sufficiently wetted by the solder flux, making it possible to reliably perform free seven-chip bonding by soldering.As a result, manufacturing yields are improved, manufacturing costs are reduced, and reliability is improved. It has the effect of
また、半田フラックスを転写するスタンピングピンのス
ト７パとして作用する膜はフリ７ブチツプボンデイング
後の樹脂封止の際の封止樹脂の流れを規制するストッパ
としても利用でき、樹脂封止が確実となるため、製造作
業性および信頼性が向上する。In addition, the film that acts as a stopper for the stamping pin that transfers the solder flux can also be used as a stopper to regulate the flow of sealing resin during resin sealing after free-chip bonding, ensuring resin sealing. Therefore, manufacturing workability and reliability are improved.
第１図はこの発明の実施例に係る基板上への半田フラッ
クスの塗布方法を示す図である。第２図および第３図は
本発明をサーマルヘッドに適用した場合の基板の構造お
よびボンディング後の構造を表す図である。第４図は一
般的なフリ７ブチツプボンデイング方法を説明するため
の図である。
第５図および第６図は従来技術による基板上への半田フ
ラックスの塗布方法の例を示す図である。
−スタンピングピン、
一半田フランクス、
一基板、
一半導体チツブ搭載面１
．５′−保！Ｉｌｌ！！。
一半導体チツブ、
一半田バンプ、
一封止樹脂、
一電極、
〇−突起。FIG. 1 is a diagram showing a method of applying solder flux onto a substrate according to an embodiment of the present invention. FIGS. 2 and 3 are diagrams showing the structure of a substrate and the structure after bonding when the present invention is applied to a thermal head. FIG. 4 is a diagram for explaining a general free seven-chip bonding method. FIGS. 5 and 6 are diagrams showing an example of a method of applying solder flux onto a substrate according to the prior art. - Stamping pin, one solder flank, one substrate, one semiconductor chip mounting surface 1. 5'-ho! Ill! ! . 1 semiconductor chip, 1 solder bump, 1 encapsulating resin, 1 electrode, 〇-protrusion.
Claims (2)
特定箇所に一定膜厚の膜を形成し、この膜をストッパと
して半田フラックスのスタンピングピンを用いて上記半
導体チップ搭載領域内に半田フラックスを転写し、半田
バンプを形成した半導体チップを上記半導体チップ搭載
面にフリップチップボンディングすることを特徴とする
半導体チップの実装方法。(1) A film with a constant thickness is formed at a specific location around the semiconductor chip mounting area on the substrate surface, and using this film as a stopper, a solder flux stamping pin is used to transfer the solder flux into the semiconductor chip mounting area. A method for mounting a semiconductor chip, comprising flip-chip bonding a semiconductor chip on which solder bumps are formed to the semiconductor chip mounting surface.
特定箇所に一定膜厚の膜を形成し、この膜をストッパと
して半田フラックスのスタンピングピンを用いて上記半
導体チップ搭載領域内に半田フラックスを転写し、半田
バンプを形成した半導体チップを上記半導体チップ搭載
面にフリップチップボンディングし、上記膜の端面をス
トッパとして上記半導体チップ周囲を樹脂封止すること
を特徴とする半導体チップの実装方法。(2) A film with a constant thickness is formed at a specific location around the semiconductor chip mounting area on the substrate surface, and using this film as a stopper, a solder flux stamping pin is used to transfer the solder flux into the semiconductor chip mounting area. A method for mounting a semiconductor chip, comprising flip-chip bonding a semiconductor chip on which solder bumps have been formed to the semiconductor chip mounting surface, and sealing the periphery of the semiconductor chip with a resin using an end surface of the film as a stopper.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24428490A JP2505636B2 (en) | 1990-09-13 | 1990-09-13 | Semiconductor chip mounting method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24428490A JP2505636B2 (en) | 1990-09-13 | 1990-09-13 | Semiconductor chip mounting method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04122037A true JPH04122037A (en) | 1992-04-22 |
| JP2505636B2 JP2505636B2 (en) | 1996-06-12 |
Family
ID=17116458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24428490A Expired - Fee Related JP2505636B2 (en) | 1990-09-13 | 1990-09-13 | Semiconductor chip mounting method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2505636B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11196774A (en) * | 1998-01-20 | 1999-07-27 | Shiraishi Calcium Kaisha Ltd | Granular formulated feed containing pelletized fatty acid and its production |
| US6609791B1 (en) * | 1999-06-17 | 2003-08-26 | Canon Finetech Inc. | Ink jet type image forming device |
-
1990
- 1990-09-13 JP JP24428490A patent/JP2505636B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11196774A (en) * | 1998-01-20 | 1999-07-27 | Shiraishi Calcium Kaisha Ltd | Granular formulated feed containing pelletized fatty acid and its production |
| US6609791B1 (en) * | 1999-06-17 | 2003-08-26 | Canon Finetech Inc. | Ink jet type image forming device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2505636B2 (en) | 1996-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2570628B2 (en) | Semiconductor package and manufacturing method thereof | |
| JP5096782B2 (en) | Semiconductor device | |
| JPH09237806A (en) | Semiconductor device and its manufacture, and packaging structure using the semiconductor device and its manufacture | |
| JPH10242208A (en) | Manufacture of semiconductor device | |
| JPH08236584A (en) | Semiconductor device | |
| WO2004064142A1 (en) | Semiconductor device and process for producing the same | |
| WO2024012033A1 (en) | Packaging method and package body | |
| JP2000260819A (en) | Manufacture of semiconductor device | |
| JP7189672B2 (en) | Semiconductor device and its manufacturing method | |
| JP2002373914A (en) | Electronic component connection structure | |
| JP4976673B2 (en) | Semiconductor device, substrate, and method for manufacturing semiconductor device | |
| JPH04122037A (en) | Package method of semiconductor chip | |
| JP2000357714A (en) | Semiconductor device and manufacture thereof | |
| JPH0547841A (en) | Mounting method and structure of semiconductor apparatus | |
| JP4688443B2 (en) | Manufacturing method of semiconductor device | |
| JP3431316B2 (en) | Method for manufacturing semiconductor device and method for mounting semiconductor chip | |
| JPH1098077A (en) | Production of semiconductor device | |
| JPH03283552A (en) | Hybrid integrated circuit substrate | |
| TWI239609B (en) | Method for manufacturing multi package module | |
| JPH06104311A (en) | Flip chip and its sealing method | |
| JPH0442922Y2 (en) | ||
| JP3759703B2 (en) | Semiconductor device using COF film and manufacturing method thereof | |
| JP4286640B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2002134557A (en) | Method for mounting semiconductor chip and structure for mounting semiconductor chip | |
| JPH04176137A (en) | Method of mounting semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |