JPH04121803A - 多トラック読み取り回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、磁気テープ装置の読取り回路に関し、特に、
多トラック再生に好適であり、適応等化器を用いた場合
の読取り回路に関する。

〔従来の技術〕

従来の装置では、特開昭６３−１９５８０９号公報（従
来の技術Ａと以後呼ぶ）に記載のように、磁気ヘッドか
らの読比し信号は、回路特性の固定された波形等化器や
、低域通過フィルタなどで構成された読取り回路を通っ
て、信号の等化を行い、記録データの再生を行っている
。

また、信号の等化という点で関連するものとして、特開
昭６４−６２０３１号公報（従来の技術Ｂと以後呼ぶ）
記載の自動等化器があげられる。

公衆回線を通じて受信したデータをディジタル信号処理
技術を用いた等化器を通じて。回線で受けた特性の歪を
等化しデータを再生する。この等化器では、回線状態に
よって変わる伝送特性の逆特性を自動的に演算して１等
化器に与えることで読取り精度の向上を図っている。

〔発明が解決しようとする課題〕

上記従来技術Ａでは、記録媒体である磁気テープの交換
による記録再生系の特性の変化や、磁気ヘッドの経年変
化による特性の変化に、固定された等化器では対応でき
ず、読取りデータの信頼性に問題があった。

一方、従来技＃ＩＢにおける適応等化器の技術を、従来
技術Ａの等化器に応用すれば、上記従来技術Ａについて
の問題点には対応できると考えられる。

しかし、記録再生系が１本しか存在しない従来技術Ｂを
、磁気テープ装置のように、何本ものトラックを一度に
処理を行う従来技術Ａに用いた場合、全トラックの等化
器の制御方法や、テスト方法について、配慮されておら
ず、さらに、トラック数の分、ハード物量も多くなるこ
ともあり、そのままでは実現しにくいといった問題があ
った。

本発明の第１目的は、複数本のトラックが存在する磁気
テープ装置であっても、適応等化器を最適な適応動作さ
せるように制御できる読取り回路を提供することにある
。

本発明の他の目的は、高密度実装化を実現できる磁気テ
ープ装置の読み取り回路を提供することにある。

〔課題を解決するための手段〕

上記第１の目的を達成するため、本発明によれば、記憶
媒体からヘッドを介して読みだされる信号を、当該記録
再生系の特性に合わせて等化させる適応等化器を多トラ
ック対応に複数備えた多トラック読み取り回路であって
、上記複数の適応等化器の入力側に設けられ、上記ヘッ
ドを介して読みだされた信号と各適応等化器とを対応さ
せて接続を行なうと共に、この対応関係を変更する機能
を有する入力信号切り換え手段を備えることを特徴とす
る多トラック読み取り回路が提供される。

上記入力信号切り換え手段は、上記ヘッドを介して読み
だされた任意の信号を、予め定められた対応関係にない
他の１または２以上のトラックの適応等化器に入力可能
に切り換える機能を有することが好ましい。

また１本発明は、適応等化不良を検出する手段と、該検
出結果に応じて上記入力信号切り換え手段の切り換え動
作を制御する手段とを備えることが好ましい。

さらに、好ましくは、上記ヘッドを介して読みだされた
信号とテスト信号とを切り換えて適応等化器に入力させ
ることができるテスト信号切り換え手段を備える。

本発明に好適に用いられる適応等化器は、例えば、上記
ヘッドを介して読みだされた信号を、ディジタルデータ
に変換する手段と、該ディジタルデータを順欣遅延させ
る複数段の遅延素子と、該遅延素子の入出力部に分岐接
続される複数の乗算器と、各乗算器の乗算係数を設定す
る手段と、各乗算器の出力を加算する加算器と、該加算
器から出力される等化出力信号についてデータ弁別を行
なうデータ弁別器と、このデータ弁別器の出力である弁
別データと上記等化出力信号との誤差信号を求める減算
器とを備え、上記乗算係数を設定する手段は、上記誤差
信号と、上記遅延素子の入出力部に現れるディジタルデ
ータと、現在の乗算係数と、フィードバック係数とを用
いて、上記乗算係数を算出する機能と、該算出された乗
算係数を上記乗算器対応に保持する機能とを備えて構成
することができる。

上記第２の目的を達成するため、本発明によれば、上記
構成要素を、同一半導体チップに集積化して設けた適応
等化回路が提供される。

〔作用〕

適応等化器は、記録再生系の特性に適応学習し、読出し
信号を等化し、記録データの再生を行う。

入力信号切換手段は、各トラックの読取り信号を、それ
ぞれの適応等化器の入力に伝える働きを行う。また、例
えば、制御手段の要求によって、対応関係の異なるヘッ
ドと適応等化器との間を結ぶことができる。

本発明は、テスト信号を、テスト信号入力部を通じ、テ
スト信号入力手段によって適応等化器に入力を行うこと
も可能である。また、期待値信号を、期待値入力部を通
じ、期待値入力手段によって、適応等化器に入力するこ
とも可能である。

〔実施例〕

以下、本発明の実施例について図面を参照して説明する
。

第９図は、本発明が適用される磁気テープ装置の一実施
例の概要を示す。

同図に示す磁気テープ装置は、磁気テープ９゜を走行さ
せる磁気テープ駆動機構９１と、これを制御する即動制
御回路９２と、書き込みヘッド９３と、読み取りヘッド
９４と、書き込みヘッド９３に書き込み信号を送る書き
込み回路９５と、読み取りヘッド９４からの読み取り信
号を検出してデータの再生を行なう読み取り回路９６と
、上記各部の動作の制御データの転送等の各種制御を行
なう制御装置９７と、データや信号の入出力に用いられ
るインターフェース９８と、電源回路９９とを有し、こ
れらを筐体（図示せず）に収容して構成される。

上記書き込みヘッド９３および読み取りヘッド９４は、
いずれも多トラック用のものであって、同時に多数のト
ラック、例えば、９から３６トラック等の多トラックに
対するデータの書き込みや読み取りを行なうことができ
る。また、書き込み回路９５および読み取り回路９６に
ついても、同様に多トラック対応の構成となっている。

本発明は、読み取り回路の構成、特に、再生特性の適応
化に特徴があるので、以下、これを中心として説明する
。

第１図は、本発明を適用した磁気データ読取り回路であ
る。

１は適応等化器、２は入力信号切り換え手段、３は制御
手段、４は上位制御手段、５は弁別誤り検出手段、６は
ヘッド出力信号、７は弁別データ、８はエラー信号であ
る。

第９図に示すように、磁気テープ９０は記録されたデー
タ読取りが開始されると、ｎ個の磁気ヘッド９３から、
９本のヘッド出力信号６が出力される。ヘッド出力信号
６は、入力信号切り換え手段２をそのまま通って、適応
等化器１に入力される。そして、適応等化器１は、弁別
データ７を出力する。その後、さらに、適応等化器１に
充分に信号が通過すると、適応学習を終え、適応等化器
１の特性は収束する。

この時の入出力信号を第２図のタイムチャートにより示
す。同図（ａ）に示すように、記録データが“１１００
０１０１１”の場合、磁気テープに実際に書き込まれる
信号は、磁気テープ記録信号に示すようなＮ　ＲＺ　Ｉ
　（Ｎｏｎ　Ｒｅｔｕｒｎ　ｔｏ　Ｚｅｒ。

Ｉｎｖｅｒｔｅｄ）のパターン（ｂ）である。

このテープに書き込まれた磁気テープ記録信号が、磁気
ヘッドより読み出されると、（Ｃ）に示すヘッド出力信
号６として出力される。この信号６は、入力信号切り換
え手段２で特に切り換えられずに、対応する適応等化器
１を通ると、（ｄ）に示す弁別データ７が得られる。

もし、最初の適応収束動作の時、ｎ個存在する適応等化
器１のいずれかが、収束不充分、もしくは、適応演算に
誤りが発生した場合、収束後の弁別データフに異常が現
れる可能性が出てくる。それを弁別誤り横倍手段５がエ
ラー検出と判断した場合、エラー信号８が制御手段３に
送られて、エラー発生が報告される。

制御手段３は、エラー信号８から判断して、エラーのあ
ったトラックが複数個あった場合、入力信号切り換え手
段２によって、任意のヘッド出力信号６を、ｎ個すべて
の適応等化器１に与え、同じ入力信号による適応学習を
行わせる。その結果、再度、一部のトラックに弁別誤り
が存在した場合、制御手段３は、適応等化器１を含む、
読取り回路部にエラーがあると判断し、上位制御手段４
に伝える。

以上、説明したように、磁気テープの読取りの際、エラ
ーが存在した場合、適応等化器のテストを行い、信頼性
の確認を行う。

第３図は、第１図に示した読取り回路における適応等化
器１の一実施例である。

同図に示す適応等化器１は、自動利得制御（Ａｕｔｏｍ
ａｔｉｃ　Ｇａ１ｎ　Ｃｏｎｔｒｏｌ）回路（以下ＡＧ
Ｃと略記する）９と、ローパスフィルタ回路（Ｌｏｔｍ
−Ｐａｓｓ　Ｆｉｌｔｅｒ　　：以下ＬＰＦと略記する
）１０と、位相同期ループ（Ｐｈａｓｅ　Ｌｏｃｋｅｄ
　Ｌｏｏｐ）回路（以下ＰＬＬと略記する）１１と、ア
ナログ／ディジタル変換器（Ａｎａｌｏｇ　ｔｏ　Ｄｉ
ｄｉｔａｌ　Ｃｏｎｖｅｒｔｅｒ　；以下Ａ／Ｄと略記
する）１２と、遅延素子１３と、乗算器１４と、加算器
１５と、データ弁別器１６と、減算器１７と、乗算アル
ゴリズム実現手段１８と、フィードバック係数レジスタ
１９と１乗算器係数レジスタ２０とを備えている。

なお、２１はＡ／Ｄ出力信号、２２は等化器出力信号、
２３は誤差信号である。

適応等化器１に、ヘッド出力信号６が入力されると、ま
ず、ＡＧＣ９によって、波形の振幅値の最大値が一定と
なり、後段のＡ／Ｄ１２の入力振幅レンジに合致するよ
う調整される。信号は、ＡＧＣ９を通って、ＬＰＦＩＯ
に伝えられる。

ＬＰＦＩＯは、後段のＡ／Ｄ１２によるサンプリング誤
差を打ち消すために、あらかじめ信号帯域制御を行うも
のである。

ＬＰＦＩＯの出力信号２４は、ＰＬＬＩＩとＡ／Ｄ１２
に入力される。ＰＬＬＩＩ　（これについては、後に詳
細な説明を行う）は、ヘッド出力信号６のデータ書込み
位置を抽出し、出力クロック２８として、Ａ／Ｄ１２や
、その池内部回路用のクロックを出力する。

Ａ／Ｄ　１２は、ＬＰＦ出力倍力信号２４ＰＬＬ１１に
よって作成された出力クロック２８の入力ごとに、アナ
ログからディジタル信号へ変換し、Ａ／Ｄ出力信号２１
（Ｘｋ）として出力する。

遅延素子１３は、複数段（本実施例では４段）縦列接続
されている。各遅延素子１３は、出力クロック２８に同
期しており、出力クロック２８の入力ごとに、Ａ／Ｄ出
力信号２１を次段の遅延素子１３に順次送る。

乗算器１４は、Ａ／Ｄ出力信号２１と各遅延素子１３の
出力に、乗算器係数レジスタ２０の値を乗じ、加算器１
５に送る。加算器１５は、各乗算器１４の乗算結果の和
を求める。上記乗算器１４と加算器１５とで、トランス
バーサルフィルタを形成する。加算器１５の出力は、等
化器出力信号２２　（Ｙｋ）として、データ弁別器１６
と、減算器１７とに伝えられる。

データ弁別器１６は、等化器出力信号２２のデータ弁別
を行い、適応等化器１の出力信号である弁別データ７　
（Ａｋ）を出力する。

減算器１７は、等化器出力信号２２　（Ｙｋ）から、弁
別データ７　（Ａｋ）を引いた値を誤差信号２３（Ｅｋ
）として出力する。

乗算係数算出アルゴリズム実現手段１８は、例えば、演
算プログラムを内蔵する演算回路により構成され、現在
の乗算器係数レジスタ２０（Ｃｖ）値や、各乗算器１４
の入力信号、フィードバック係数１９の値（α）と、誤
差信号２３とより、次の乗算器係数レジスタ２０に設定
すべき係数値（Ｃν）を求める。乗算器係数アルゴリズ
ムは、例えば、次式のようになっている。

Ｃｖ”１＝Ｃｖ”−２ａ　・Ｘｋ　　−ＥｋＥｋ＝Ｙｋ
−Ａｋ このアルゴリズムにより、誤差信号２３が収束するまで
、係数の更新が続けられ、その結果、乗算器係数レジス
タ２ｏは、ある値に収束する６その時、適応等化器１の
適応学習動作が終わる。

第４図は、本実施例において好適に用いられるＰＬＬＩ
Ｉの一実施例の構成を示す。

同図において、２５は位相検波器（ＰＤ）２６はループ
フィルタ特性を持つローパスフィルタ（ＬＰＦ）　　２
７は入力信号に応じて発振周波数を変化させる電圧制御
発振器（ｖＣ○；Ｖｏｌｔａｇｅ　Ｃｏｎｔｒｏｌｌｅ
ｄ　０ｓｃｉｌｌａｔｏｒ）である。

ＰＬＬＩＩは、第４図に示すような一般的なＰＬＬ回路
となっており、ＬＰＦ出力倍力信号２４、記録データ存
在位置に同期した出力クロック２８を発生する。

第５Ａ図および第５Ｂ図は、第１図の実施例において、
入力信号切り換え手段２の前（第５Ａ図参照）あるいは
後に、テスト信号切り換え手段を設けた実施例である。

図中、２９はテスト信号であり、制御手段３からの指示
により、テスト信号２９とヘッド出力信号６が切り換え
られる。

本実施例によればテスト信号切り換え手段３０によって
、実際に磁気テープを読まなくとも、等化回路のテスト
が可能になる。

第６図は、本発明の読み取り回路に好適な適応等化器１
の他の実施例の構成を示す。

本実施例は、ＡＧＣ９と、ＬＰＦＩＯと、ＰＬＬ１１と
、Ａ／Ｄ　１２と、遅延素子１３と、乗算器１４と、加
算器１５と、データ弁別器１６と、減算器１７と、乗算
係数算出アルゴリズム実現手段１８と、フィードバック
係数レジスタ１９と、乗算器係数レジスタ２０とを備え
ている。これらは、上記第３図に示す実施例と同じ構成
要素である。従って、これらについての説明は省略する
。

本実施例は、これらに、期待値信号切り換え手段３１を
さらに設けたものである。期待値信号切り換え手段３１
は、弁別データ７と、外部からの期待値信号３２とを切
り換えて、いずれかを減算器１７に入力させる。この期
待値は、一定のヘッド出力信号６について、適応等化器
１が出力する信号２２が達すべきことが期待される値で
ある。

この期待値信号３２を用いると、減算器１７により、等
化器出力信号２２　（Ｙｋ）との差が求められる。乗算
係数算出アルゴリズム実現手段１８は、この差に基づい
て、乗算係数を算出する。

上記第５Ａ図および第５Ｂ図に示すテスト信号２９と１
期待値信号３２とをペアで用いることにより、適応等化
器１の細部のテストが行える。例えば、テスト信号２９
と期待値信号３２の種々のペアを用いることにより、適
応等化器１の適応の状態の違いを調べることができる。

また、他の装置の読み取り回路のヘッド出力データや、
データ弁別出力を与えることにより、他の装置の特性に
、適応学習させ、特性をまねるといった動作をさせるこ
とも可能である。

上記期待値信号切り換え手段を用いることにより、磁気
テープを直接読みださずに、読み取り回路のテストが可
能となる。

第７図に示す実施例は、第１図に示した適応等化器１に
新たな機能を追加した実施例である。すなわち、適応等
化器に、そのパラメータの一部を読み出す機能および書
き込む機能を備えたものである。

同図において、３３は特性読み書き手段、３４はＡ／Ｄ
出力信号読出し手段、３５は等化器出力信号読出し手段
、３６は弁別データ読出し手段である。また、４１は制
御手段３より出力されたアドレス、４２はＲ／Ｗ信号、
４３はデータバスである。

制御手段３は、アドレス４１およびＲ／Ｗ信号４２と、
データバス４３とを用いて、フィードバック係数１９ａ
、乗算器係数２０ａ、Ａ／Ｄ出力信号２１、等化器出力
信号２２、弁別データフの読出しや書込みを直接行う。

特性読書き手段３３は、アドレス４１とＲ／Ｗ信号４２
から各読出し書込み手段の制御信号を作成して送る。

制御手段３から、直接、適応等化器１の乗算器係数レジ
スタ２ｏの内容を書き変えて、等化器１の特性を制御し
たり、また、乗算器係数２０ａを読比すことで、すべて
のトラックの等化器１の特性の比較や、また、特性のコ
ピーが可能となる。

また、フィードバック係数レジスタ１９の内容を書き変
えることで、乗算器係数算出アルゴリズム実現手段１８
の式を直接制御することが可能となる。従って、収束が
遅い場合、あるいは、収束が速くて、学習精度が低い場
合、直接、制御手段３から係数１９ａを書き変えて、収
束特性の変更が可能である。

また、Ａ／Ｄ出力信号２１、等化器出力信号２２、弁別
データ７を読出すことが可能となるため、第３図の乗算
器１４、加算器１５、データ弁別器１６等の演算結果の
確認も行えるようになる。

このように、本実施例によれば、演算回路ルベルでのテ
ストを行なうこともできる。しかも、適応等化器がＬＳ
Ｉ化されても、内部のパラメータの読み出しおよび書き
込みができるので、動作状態が確認できると共に、制御
できることになり、信頼性を高めることができる。

なお、パラメータの一部を読み呂す機能および書き込む
機能のうち、 いずれか一方を備えるもの であってもよい。

（以下余白） 第８Ａ図および第８Ｂ図は、以上に説明した実施例にお
ける適応等化器を２つのＬＳＩに収めて構成されるもの
の実施例である。

第８Ａ図に示す例は、ヘッド出力信号６から、ＬＰＦ出
力信号２４までを１つの回路パッケージに収容したもの
である。

すなわち１本実施例は、テスト信号切換手段３０と、Ａ
ＧＣ９と、ＬＰＦＩＯとを同一半導体チップに集積化し
た形で搭載して、１のＬＳＩ（Ｌａｒｇｅ　５ｃａｌｅ
　Ｉｎｔｅｇｒａｔｅｄ　ｃｉｒｃｕｉｔ）　３９とし
たものである。

また、第８Ｂ図に示すものは、はＬＰＦ出力信号２４を
受けて、弁別データ７を出力するまでの部位を収めてい
る。

すなわち、ＰＬＬ１１．Ａ／Ｄ１２、遅延素子１３、乗
算器１４、加算器１５、データ弁別器１６、減算器１７
、乗算係数算出アルゴリズム実現手段１８、フィードバ
ック係数レジスタ１９、乗算器係数レジスタ２０および
期待値信号切換手段３１を１のＬＳＩ４０に搭載したも
のである。

ここで、３７はテスト信号入力手段、３８は期待値信号
入力手段、３９．４０は、適応等化ＬＳＩを示す。

このように、ＬＳＩ化を行うことにより、高密度実装が
可能になる他、信頼性も向上する。また。

ここで挙げた実施例では、１トラックで２つのＬＳＩで
あるが、切り口を変えたり、２個を一体化したり、他の
トラックの分と合わせる等の種々の態様が、ＬＳＩの規
模にあわせて可能であり、より高密度化することができ
る。

また、本実施例のようなＬＳＩを用いることにより、適
応等化器を有する読取り回路を用いた磁気テープサブシ
ステムの製造が容易となる。

また、本実施例では、テスト信号入力手段３７、期待値
信号入力手段３８を設けることにより、外部からテスト
信号や、期待値信号に入力することができて、設計時、
製造時等において、性能の確認、検査等を容易に行なえ
るようになっている。

次に、適応等化器１における適応学習の一例について第
１５Ａ図〜第１５Ｄ図を参照して説明する。

ここでは、説明を簡単にするため、複数の適応等化器１
のうち、トラックＡおよびトラックＢの２種の系につい
て適応学習させるものとする。トラックＡについては、
第１５Ｃ図に示すような波形パターンが入力され、トラ
ックＢについては、第１５Ｄ図に示すような波形パター
ンが入力されるものとする。これらの波形パターンには
、０〜２１０μｓまで（学習期間）のトーンパターンと
、２１０μＳ以降（データ転送期間）のランダムパター
ンとが含まれる。なお、トラックＡの波形は、分解能２
６％の系を通過したもの、分解能２０％の系を通過した
ものとする（ここで分解能とは。

系の特性を１変数で表したものである）。

適応等化器は、タップ数（ｈｏ〜ｈ４、すなわち乗算器
数）が５であり、タップ間隔（各遅延素子の遅延時間）
を２５０ｎｓとする。フィードバック係数は、学習期間
中は、通常の動作時より高めに設定しておく。

また、タップの初期値として、（０，０，１゜０、ｏ）
を与えておく。

このような条件で学習を行なわせたところ、第１５Ａ図
および第１５Ｂ図に示すように、時間がたつにつれ、各
タップ係数値は、初期値から、更新が行われ、変動して
いく。０〜２１０μｓの学習期間経過後、ランダムなデ
ータパターンが入力されても、タップ係数値の関係に変
動はみられず、適応学習は成功したと考えられる。

また、第１５Ａ図および第１５Ｂ図において、学習終了
時の各タップ係数値の比較を行うと、値そのものは異な
るものの大差はみられず、学習差は少いと考えられる。

このことから、他のトラックのデータを用いて学習を行
っても、問題がないことが予想される。

上記の例では、分解能２６％の系と２０％の系との間で
、トラック間の特性比は、約２０〜３０％程度である。

ところで、学習に際して、入力信号が周期信号であると
、学習に偏りを生じ、好ましくない結果となることが考
えられる。そこで、このような場合の対策について、次
に述べる。

第１０図は、各トラックごとに設けられた入力信号の周
期性検出手段の第１の実施例の構成を示す。

第１０図において、１０５は周期性検出手段、１００は
シフトレジスタ、１０１は乗算器、１０２は積算器、１
０３は自己相関評価手段であり、２１はＡ／Ｄｌｔ力信
号、１０４は学習停止要求信号である。

Ａ／Ｄ出力信号２１として、ディジタル化された適応等
化器の入力信号は、シフトレジスタ１００に順次送られ
る。乗算器１０１は、シフトレジスタ１００の出力値の
乗算を行う。その結果は、積算器１０２にそれぞれ加算
される。

この乗算器１０１と積算器１０２の働きによフて、入力
信号のＯ＝ｎ個（ここでは、ｎ＝４、遅延素子１３の個
数と一致させる。）離れた位置の波形の相関（自己相関
と呼ばれ、確率・統計論で用いられる評価方法である。

）を求められる。この積和演算の結果は、自己相関値１
３７として、自己相関評価手段１０３に送られる。自己
相ｒ！ＩＪ評価手段１０３は、自己相関値１３７の極大
が複数個以上あった場合、学習停止要求信号１０４の出
力を行う。

周期性検出手段１０５は、Ａ／Ｄ出力信号２１の周期性
を、その自己相関値を評価することで、検出する。ここ
では、適応等化器の波形観測期間（第３図に示す乗算器
１４の個数）内に、自己相関値１３７の極大が複数以上
あった場合、学習を停止させることで、適応学習がうま
くいかないといった現象を、回避することが可能となる
。

第１１図は、周期性検出手段の第２の実施例である。

同図において、１１３は周期性検出手段、７は弁別デー
タ、１０６はシフトレジスタ、１０７はパターン横比手
段、１０８はパターン検出手段１０７が出力したパター
ン値を示す信号、１０９はラッチ、１１０は比較器、１
１１はパターン連続状態を示す信号、１１２は積算器、
１０４は学習停止要求信号である。

第１図の適応等化器から出力された弁別データフの内の
１本は、周期性検出手段１１３内のシフトレジスタ１０
６に送られる。パターン検出手段１０７は、シフトレジ
スタ１０６に、データ入力が３回（実施例ではシフトレ
ジスタ１０６の段数が３となっているため）行われる度
に、その時点でのパターンの検出を行い、パターン値１
０８としてラッチ１０９に送る。

ラッチ１０９では、前回のパターン検出結果であるパタ
ーン値を保持している。比較器１１０は、現在のパター
ン値と前回のパターン値とが一致したかどうかを検出し
て、パターン連続状態１１１として、積算器１１２に送
る。積算器１１２は、パターン連続状態が、ある値以上
続くようであれば、学習停止要求信号１０４を出力する
。

本実施例の周期性検出手段１１３によれば、弁別後のデ
ータから、周期性を検出し、適応等化器に対して、学習
停止要求を出すことが可能である。

第１２Ａ図は、適応学習の異常を検出する手段の一実施
例である。

第１２Ａ図において、１１４は適応等化器、１１５は係
数レジスタ、１１６は学習異常検出手段、１１７は制御
手段、１１８はワークメモリ、１１９はアドレスバス、
１２０はデータバス、１２１は学習異常検出信号である
。

ここで、制御手段１１７は、適応等化器１１４の係数レ
ジスタ１１５の値を読みとり、トラック間で比較を行う
ことで、学習に異常があったかどうかを検出する。その
動作について、第１２Ｂ図を用いて説明する。

学習期間終了後、適応等化器１１４の学習確認を行うた
め、制御手段１１７は、各適応等化器１１４の係数レジ
スタ１１５のリードをアドレスバス１１９、データバス
１２０を用いて行う。そして、その値をワークメモリ１
１８に格納する（ステップ１００１）。次に、制御手段
１１７は、係数値比較の前準備として、ワークメモリ１
１８に格納した係数値を、各トラックごとに、その最大
値が±１となるよう、正規化（係数値の最大値を求め、
その値がＯ以外であった場合、その逆数をすべての係数
値に乗じる）を行う（ステップ１００２）。次に、正規
化を行った係数値の平均値を求め、ワークメモリ１１８
に格納する（ステップ１００３）。

次に、その平均値と、各係数値とのバラツキの評価を行
う。評価式として、各タップごとの誤差を求める。ある
いは係数の組みをベクトルと考え、平均値ベクトルとの
距離や角度を求める等が考えられる（ステップ１００４
）。次に、その評価結果に基づき、学習異常検出信号１
２１を出力する（ステップ１００５）。

以上に示した動作によって、適応学習異常の検出を行い
、必要ならば、再学習を行わせることが可能となる。

ここでは、制御手段のプログラムとして、学習異常検出
を行ったが、ハードウェアによるものでもよい。また、
ステップ１００３で、平均値算出動作を行い、比較対象
を求めたが、別途設定した値を用いて比較を行えば、平
均値算出を省略してもよい。

また、学習異常検出手段１１６の制御手段１１７は、第
７図の適応等化器１の制御のための制御手段３と兼用し
てもよい。その場合、ハード物量の低減が可能となる。

次に、本発明に好適に用いられる弁別誤り検出手段の実
施例について説明する。

第１３図および第１４図は各々弁別誤り検出手段の一実
施例である。

第１３図において、１２３は弁別誤り検出手段、１２４
はシフトレジスタ、１２５はパリティ生成手段、１２６
は比較器、１２７は積算器である。

また、７は弁別データ、１２２はパリティデータ、１２
８は弁別誤り検出信号である。

１ワードのデータが１本のトラックでシリアルに表現さ
れ、パリティデータ１２２が付加されている弁別データ
７が、用いられていると仮定する。

弁別データ７は、−シフトレジスタ１２４に順次格納さ
れる。次に、弁別データ７のパリティデータ１２２を除
いたデータから、パリティ生成手段１２５によってパリ
ティを生成する。比較器１２６によって、新たに生成し
たパリティとパリティデータ１２２との比較を行い、パ
リティエラー信号の発生を行う。積算器１２７は、パリ
ティエラーの発生頻度が多いようであれば、弁別誤り検
出信号１２８の出力を行う。

弁別誤り検出手段１２３は、パリティエラーという評価
方法を用いて、そのトラックの学習異常の検出を行う。

第１４図は弁別誤り検出手段の他の実施例である。

同図において、１２９は弁別誤り検出手段、１３１はＯ
（零）カウンタ、１３２は交番性確認手段、１３３はＯ
Ｒ回路、１３４はポインタ、１３５は積算器である。ま
た、１３０は弁別データ、１３６は弁別誤り検出信号で
ある。

各トラックの適応等化器の出力である弁別データ１３０
は、０カウンタ１３１と交番性確認手段１３２に送られ
る。

０カウンタ１３１は、弁別データ１３０において、符号
Ｏが続いた数のカウントを行い、符号０の数が、符号化
規則で定められた数を越えて、続くようであれば、エラ
ーを出力する。例えば、２−７　ＲＬ　Ｌ　（Ｒｕｎ　
Ｌｅｎｇｔｈ　Ｌｉｍ１ｔｅｄ）符号を用いていれば、
Ｏの数は２個以上７個以下である。

交番性確認手段１３２は、第２図（ｄ）で示したように
、弁別データが符号１の箇所で必ず反転する性質を用い
るものであり、この交番性がくずれた時、すなわち、反
転しなかった場合、エラーを出力する。

ＯＲ回路１３３は、この２つのエラーの論理和をとり、
ポインタ１３４として出力する。積算器１３５は、ポイ
ンタ１３４が、多く発生するようであれば、弁別誤り検
出信号１３６の出力を行う。

以上のように、弁別誤り検出手段１２９は、弁別データ
のもつ規則性の監視を行うことで、弁別誤りの検出を行
い、そのトラックの適応等化器の再学習を要求する。

本実施例では、０カウンタ１３１として、符号０の続く
最大値の確認を行っている。しかし、これに限られず、
最小値の確認（前述のような２−７ＲＬＬでは、符号Ｏ
は最低２個続く）を行ってもよく、そのカウンタを含め
て、三つの確認手段の１個ないし、全てを用いて、弁別
誤り検出手段１２９を構成してもよい。

上述した周期性検出手段についても、適応等化器と同一
のまたは別のＬＳＩに搭載することができる。第１３図
、第１４図に示す弁別誤り検出手段についても同様であ
る。

［発明の効果］ 以上説明したように、本発明によれば、適応等化器の不
良時に、ヘッドとトラックとの対応関係を変更して、他
のヘッドからのデータにより適応学習を行なわせること
ができ、多トラック再生を行なう読み取り回路において
、最適な適応動作を可能とする効果がある。

また、本発明によれば、適応等化器が、ＬＳＩ化される
ため、読み取り回路を高密度実装することができて、多
トラックのデータを読みだす場合でも、読み取り回路を
小型化することができる。

【図面の簡単な説明】

第１図は本発明の読み取り回路の一実施例の構成の概要
を示すブロック図、第２図は本実施例の読み取り回路に
おける信号の変化の対応関係を示す波形図、第３図は本
実施例に用いられる適応等化器の一実施例の構成を示す
ブロック図、第４図は上記実施例に用いられるＰＬＬの
一実施例を示すブロック図、第５Ａ図および第５Ｂ図は
上記第１図に示す読み取り回路におけるテスト信号切り
換え手段の接続位置を示すブロック図、第６図は本発明
の読み取り回路に好適な適応等化器の他の実施例の構成
を示すブロック図、第７図は上記第１図に示す実施例の
適応等化回路に新たな機能付加した実施例の構成の要部
を示すブロック図、第８Ａ図および第８Ｂ図はそれぞれ
適応等化器を２つのＬＳＩに収めて構成されるものの実
施例を示すブロック図、第９図は本発明が適用される磁
気テープ装置の一実施例の概要を示すブロック図、第１
Ｏ図は入力信号の周期性検出手段の第１実施例の構成を
示すブロック図、第１１図は入力信号の周期性検出手段
の第２実施例の構成を示すブロツク図、第１２Ａ図は適
応学習の異常検出手段の一実施例の構成を示すブロック
図、第１２Ｂ図は上記実施例の異常検出手段を示すフロ
ーチャート。 第１３図は弁別誤り検出手段の一実施例の構成を示すブ
ロック図、第１４図は弁別誤り検出手段の他の実施例の
構成を示すブロック図、第１５Ａ図および第１５Ｂ図は
各々トラックＡおよびＢについての適応学習時の係数推
移を示すグラフ、第１５Ｃ図および第１５Ｄ図は各々ト
ラックＡおよびＢについての適応学習時の入力信号の波
形例を示すグラフである。 １・・・適応等化器、２・・・入力信号切り換え手段、
３・・・制御手段、４・・・上位制御手段、５・・・弁
別誤り検出手段、６・・・ヘッド出力信号、７・・・弁
別データ、８・・・エラー信号、９・・・ＡＧＣｌｌｏ
・・・ＬＰＦ、１１・・・ＰＬＬ、１２・・・Ａ／Ｄ、
１３・・・遅延素子、１４・・・乗算器、１５・・・加
算器、１６・・・データ弁別器、１７・・・弁別データ
、１８・・・乗算係数算出アルゴリズム実現手段、１９
・・・フィードバック係数レジスタ、２０・・・乗算器
係数レジスタ、２１・・・Ａ／Ｄ出力倍力信号２・・・
等化器畠カ信号、２３・・・誤差信号、２４・・・ＬＰ
Ｆ出力信号、３０・・・テスト信号切り換え手段、３１
・・・期待値信号切り換え手段。

Claims (1)

1. 【特許請求の範囲】 １、記憶媒体からヘッドを介して読みだされる信号を、
   当該記録再生系の特性に合わせて等化させる適応等化器
   を多トラック対応に複数備えた多トラック読み取り回路
   であって、 上記複数の適応等化器の入力側に設けられ、上記ヘッド
   を介して読みだされた信号と各適応等化器とを対応させ
   て接続を行なうと共に、この対応関係を変更する機能を
   有する入力信号切り換え手段を備えることを特徴とする
   多トラック読み取り回路。 ２、上記入力信号切り換え手段は、上記ヘッドを介して
   読みだされた任意の信号を、予め定められた対応関係に
   ない他の１または２以上のトラックの適応等化器に入力
   可能に切り換える機能を有する、請求項１記載の多トラ
   ック読み取り回路。 ３、適応等化不良を検出する手段と、該検出結果に応じ
   て上記入力信号切り換え手段の切り換え動作を制御する
   手段とを備える請求項１または２記載の多トラック読み
   取り回路。 ４、上記ヘッドを介して読みだされた信号とテスト信号
   とを切り換えて適応等化器に入力させることができるテ
   スト信号切り換え手段を備えることを特徴とする請求項
   １、２または３記載の多トラック読み取り回路。 ５、上記適応等化器は、上記ヘッドを介して読みだされ
   た信号を、ディジタルデータに変換する手段と、該ディ
   ジタルデータを順次遅延させる複数段の遅延素子と、該
   遅延素子の入出力部に分岐接続される複数の乗算器と、
   各乗算器の乗算係数を設定する手段と、各乗算器の出力
   を加算する加算器と、該加算器から出力される等化出力
   信号についてデータ弁別を行なうデータ弁別器と、この
   データ弁別器の出力である弁別データと上記等化出力信
   号との誤差信号を求める減算器とを備え、 上記乗算係数を設定する手段は、上記誤差信号と、上記
   遅延素子の入出力部に現れるディジタルデータと、現在
   の乗算係数と、フィードバック係数とを用いて、上記乗
   算係数を算出する機能と、該算出された乗算係数を上記
   乗算器対応に保持する機能とを備えることを特徴とする
   、請求項１、２、３または４記載の多トラック読み取り
   回路。 ６、上記適応等化器に入力される読み取り信号に対して
   等化出力信号として出力が期待される信号に相当する期
   待値信号と、実際に出力される等化出力信号とを切り換
   えて、上記減算器に送出する期待値信号切り換え手段を
   備える請求項５記載の多トラック読み取り回路。 ７、上記適応等化器に、そのパラメータの一部を読み出
   す機能および／または書き込む機能を備えた請求項１、
   ２、３、４、５または６記載の多トラック読み取り回路
   。 ８、ヘッドを介して記録媒体から読みだされた信号を、
   ディジタルデータに変換するＡ／Ｄ変換器と、該ディジ
   タルデータを順次遅延させる複数段の遅延素子と、該遅
   延素子の入出力部に分岐接続される複数の乗算器と、各
   乗算器の乗算係数を算出する演算回路および演算された
   各係数を乗算器対応に保持する乗算係数レジスタと、各
   乗算器の出力を加算する加算器と、該加算器から出力さ
   れる等化出力信号についてデータ弁別を行なうデータ弁
   別器と、このデータ弁別器の出力である弁別データと上
   記等化出力信号との誤信号差を求める減算器と、フィー
   ドバック係数を設定するフィードバック係数レジスタと
   を有し、これらは、同一の半導体チップに集積化して設
   けられ、 上記演算回路は、上記誤差信号、上記遅延素子の入出力
   部に現れるディジタルデータ、上記乗算係数レジスタに
   保持される乗算係数、および、フィードバック係数レジ
   スタにより設定されるフィードバック係数を用いて、上
   記乗算係数を算出する機能と、上記乗算係数レジスタに
   保持される係数を、上記算出された乗算係数に更新させ
   る機能とを備えることを特徴とする適応等化器。 ９、上記適応動作状態をテストするためのテスト信号の
   入力を受け付けるためのテスト信号入力部と、該入力部
   に入力されるテスト信号と上記ヘッドを介して読みださ
   れた信号とを切り換えて適応等化器に入力させることが
   できるテスト信号切り換え回路を備えることを特徴とす
   る請求項８記載の適応等化器。 １０、上記適応等化器に入力される読み取り信号に対し
   て等化出力信号として出力が期待される信号に相当する
   期待値信号の入力を受け付ける期待値信号入力部と、実
   際に出力される等化出力信号とを切り換えて、上記減算
   器に送出する期待値信号切り換え回路を備える請求項８
   または９記載の適応等化器。 １１、多トラックの磁気テープに対してデータを書き込
   む複数の書き込みヘッドと、書き込むべきデータを生成
   すると共に、該書き込みヘッドに対して送る書き込み回
   路と、上記多トラックの磁気テープからデータを読みだ
   す複数の読み取りヘッドと、該ヘッドを介して読みださ
   れる信号からデータの再生を行なう読み取り回路とを備
   え、 上記読み取り回路は、記憶媒体からヘッドを介して読み
   だされる信号を、当該記録再生系の特性に合わせて等化
   させる適応等化器をトラック対応に複数備え、かつ、上
   記複数の適応等化器の入力側に設けられ、上記ヘッドを
   介して読みだされた信号と各適応等化器とを対応させて
   接続を行なうと共に、この対応関係を変更する機能を有
   する入力信号切り換え手段を備えることを特徴とする磁
   気テープ装置。 １２、適応学習を行なっている適応等化器に入力される
   信号に、周期性があるか否か判定し、周期性がある場合
   に、適応学習を中止させる信号を出力する周期性判定手
   段を備える、請求項１、２、３、４、５、６もしくは７
   記載の多トラック読み取り回路、請求項８、９もしくは
   １０記載の適応等化回路、または、請求項１１記載の磁
   気テープ装置。