JPH04121068A - インバータ回路 - Google Patents
インバータ回路Info
- Publication number
- JPH04121068A JPH04121068A JP2241520A JP24152090A JPH04121068A JP H04121068 A JPH04121068 A JP H04121068A JP 2241520 A JP2241520 A JP 2241520A JP 24152090 A JP24152090 A JP 24152090A JP H04121068 A JPH04121068 A JP H04121068A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- power supply
- reactor
- load
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 238000007792 addition Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000006096 absorbing agent Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 102220306436 rs200293248 Human genes 0.000 description 1
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はインバータ回路に関するものである。
第１図に従来回路の実施例を示す。
Ｅはバッテリー等の直流電源、Ｑ、、Ｑ２、Ｑ３、Ｑ４
はトランジスタ等のスイッチ素子、Ｄ２、Ｄ２、Ｄ。
はトランジスタ等のスイッチ素子、Ｄ２、Ｄ２、Ｄ。
Ｄ４はダイオード、Ｌは負荷短絡時の過電流抑制用のり
アクドルで、Ｒはスイッチングレギュレタ等の負荷であ
る。第２図にトランジスタＱ、、Ｑ２Ｑ３及びＱ、のベ
ース信号を示す。
アクドルで、Ｒはスイッチングレギュレタ等の負荷であ
る。第２図にトランジスタＱ、、Ｑ２Ｑ３及びＱ、のベ
ース信号を示す。
動作としては、トランジスタＱ１とＱ、がＯＮした時交
流出力の正のサイクル、又トランジスタＱ。
流出力の正のサイクル、又トランジスタＱ。
とＱ２がＯＮｂた時交流出力の負のサイクルを出力する
−１・ランジスタＱ１とＱ２、トランジスタＱ１、Ｑ４
は同時ＯＮを避けるためわずかの休止区間を持っている
。トランジスタＱ、とＱ４がＯＮし、負荷に給電し、Ｏ
ＦＦに達した時、リアクトルしに蓄積されたエネルギー
は、スイッチ素子が休止区間で全部ＯＦ、ＦＩ、ている
ためにＬ＋→Ｒ＋Ｄ、→Ｅ→Ｄ２→Ｌ−で消費する。こ
の時スパイク電圧が発生するが、向きは負の方向である
。トランジスタＱ３とＱ２がＯＮし、負荷に給電し、Ｏ
ＦＦに達した時、リアクトルＬに蓄積されたエネルギー
は、スイッチ素子が休止区間で全部０ＦＦＬ、ているた
めに、Ｌ゛→Ｄ１４Ｅ→Ｄ、→Ｒ−＋Ｌ−で消費する。
−１・ランジスタＱ１とＱ２、トランジスタＱ１、Ｑ４
は同時ＯＮを避けるためわずかの休止区間を持っている
。トランジスタＱ、とＱ４がＯＮし、負荷に給電し、Ｏ
ＦＦに達した時、リアクトルしに蓄積されたエネルギー
は、スイッチ素子が休止区間で全部ＯＦ、ＦＩ、ている
ためにＬ＋→Ｒ＋Ｄ、→Ｅ→Ｄ２→Ｌ−で消費する。こ
の時スパイク電圧が発生するが、向きは負の方向である
。トランジスタＱ３とＱ２がＯＮし、負荷に給電し、Ｏ
ＦＦに達した時、リアクトルＬに蓄積されたエネルギー
は、スイッチ素子が休止区間で全部０ＦＦＬ、ているた
めに、Ｌ゛→Ｄ１４Ｅ→Ｄ、→Ｒ−＋Ｌ−で消費する。
この時同様にスパイク電圧が発生するが、向きは正の方
向である。第４図に第１図の従来回路の実験例による電
圧波形を示す。
向である。第４図に第１図の従来回路の実験例による電
圧波形を示す。
このように従来回路では、スイッチ素子のＯＦＦ区間に
リアクトルしに蓄積されたエネルギーによりスパイク電
圧が発生し又、その大きさと時間巾は負荷の大小にも影
響を受ける欠点があった。
リアクトルしに蓄積されたエネルギーによりスパイク電
圧が発生し又、その大きさと時間巾は負荷の大小にも影
響を受ける欠点があった。
又、スパイク電圧の除去手段として、従来から抵抗とコ
ンデンサの直列回路から成るサージアブシバ−の接続に
よる手段等がとられていたが、損失の発生による効率低
下の欠点があった６本発明は前記せる欠点を解消し、発
生するスパイク電圧を有効に抑制すると共に、リアクト
ルの蓄積エネルギーを直流電源側に帰還して、効率を低
下せしめないようにしたインバータ回路の提供を目的と
する。
ンデンサの直列回路から成るサージアブシバ−の接続に
よる手段等がとられていたが、損失の発生による効率低
下の欠点があった６本発明は前記せる欠点を解消し、発
生するスパイク電圧を有効に抑制すると共に、リアクト
ルの蓄積エネルギーを直流電源側に帰還して、効率を低
下せしめないようにしたインバータ回路の提供を目的と
する。
第３図は本発明の実施例をしめす回路図であって、Ｅは
バッテリー等の直流電源、Ｑ、、Ｑ２、Ｑ３、Ｑ４はト
ランジスタ等のスイッチ素子、Ｄｌ、Ｄ２、ＤＪ、Ｄ４
、Ｄ５、Ｄｏはダイオード、Ｌは負荷短絡時の過電流抑
制用のりアクドルで、Ｒはスイッチングレギュレータ等
の負荷である。
バッテリー等の直流電源、Ｑ、、Ｑ２、Ｑ３、Ｑ４はト
ランジスタ等のスイッチ素子、Ｄｌ、Ｄ２、ＤＪ、Ｄ４
、Ｄ５、Ｄｏはダイオード、Ｌは負荷短絡時の過電流抑
制用のりアクドルで、Ｒはスイッチングレギュレータ等
の負荷である。
動作としては、トランジスタＱ１とＱ４がＯＮした時交
流出力の正のサイクル又トランジスタＱ、とＱ２がＯＮ
Ｉ、た時交流出力の負のサイクルを出力する。トランジ
スタＱ１とＱ２、トランジスタＱ８、Ｑ４は同時ＯＮを
避けるためわずかの休止区間 を持っている。トランジ
スタＱ１とＱ４がＯＮＬ、負荷に給電し、ＯＦＦに達し
た時、リアクトルに蓄積されたエネルギーは、スイッチ
素子が休止区間で全部○ＦＦしている時、Ｌ′″→Ｄ５
→Ｅ→Ｄ２→Ｌ−とダイオードを通しリアクトルＬのエ
ネルギを電源Ｅに帰還する。このような構成になってい
るため、その効果として損失は発生しない、又スパイク
電圧については直流電源電圧Ｅに固定されるため発生し
ない。
流出力の正のサイクル又トランジスタＱ、とＱ２がＯＮ
Ｉ、た時交流出力の負のサイクルを出力する。トランジ
スタＱ１とＱ２、トランジスタＱ８、Ｑ４は同時ＯＮを
避けるためわずかの休止区間 を持っている。トランジ
スタＱ１とＱ４がＯＮＬ、負荷に給電し、ＯＦＦに達し
た時、リアクトルに蓄積されたエネルギーは、スイッチ
素子が休止区間で全部○ＦＦしている時、Ｌ′″→Ｄ５
→Ｅ→Ｄ２→Ｌ−とダイオードを通しリアクトルＬのエ
ネルギを電源Ｅに帰還する。このような構成になってい
るため、その効果として損失は発生しない、又スパイク
電圧については直流電源電圧Ｅに固定されるため発生し
ない。
トランジスタＱ、とＱ２がＯＮし負荷に給電しＯＦＦに
達した時、リアクトルに蓄積されたエネルギは、スイッ
チ素子が休止区間で全部ＯＦＦしている時、Ｌ“→Ｄｌ
−４Ｅ−＋Ｄ６→１．−の経路でリアクトルＬのエネル
ギーを電源Ｅに帰還する。従って、このような構成によ
り、その効果として損失を発生することなく、スパイク
電圧を直流電源電圧に固定でき、直流電源電圧８以上の
スパイク電圧は発生しない。
達した時、リアクトルに蓄積されたエネルギは、スイッ
チ素子が休止区間で全部ＯＦＦしている時、Ｌ“→Ｄｌ
−４Ｅ−＋Ｄ６→１．−の経路でリアクトルＬのエネル
ギーを電源Ｅに帰還する。従って、このような構成によ
り、その効果として損失を発生することなく、スパイク
電圧を直流電源電圧に固定でき、直流電源電圧８以上の
スパイク電圧は発生しない。
第５図に第３図の本発明回路による実験例の出力電圧波
形を示す。
形を示す。
第３図の本発明回路は実施の段階で種々の変形をなし得
るものであり、例えば、各種の保護手段や性能改善等の
付加、相数の増加、交流電源と整流装置から成る直流電
源の使用など、いづれの変形、付加をなしても本発明の
要旨の範囲で本願権利に含まれるものである。
るものであり、例えば、各種の保護手段や性能改善等の
付加、相数の増加、交流電源と整流装置から成る直流電
源の使用など、いづれの変形、付加をなしても本発明の
要旨の範囲で本願権利に含まれるものである。
本発明によれば、リアクトルに蓄積されたエネルギーに
よって、インバータの出力に発生するスパイク電圧を、
無損失に直流電源に帰還し、しかもスパイク電圧は直流
電源に固定されるためスパイク状電圧は発生しない、従
って、無停電電源装置や各分野の電源装置として利用で
き、産業上の効果、極めて大なるものである。
よって、インバータの出力に発生するスパイク電圧を、
無損失に直流電源に帰還し、しかもスパイク電圧は直流
電源に固定されるためスパイク状電圧は発生しない、従
って、無停電電源装置や各分野の電源装置として利用で
き、産業上の効果、極めて大なるものである。
第１図は従来のインバータ回路の回路図、第２図はトラ
ンジスタのベース信号波形図、第３図は本発明回路の実
施例をしめす回路図、第４図は従来回路における出力電
圧波形図、第５図は本発明回路における出力電圧波形図
であり、Ｅは直流電源、Ｑｌ、Ｑ２、Ｑ３、Ｑ４はスイ
ッチ素子、Ｄ、、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６はダイ
オード、Ｌはリアクトル、Ｒは負荷である。
ンジスタのベース信号波形図、第３図は本発明回路の実
施例をしめす回路図、第４図は従来回路における出力電
圧波形図、第５図は本発明回路における出力電圧波形図
であり、Ｅは直流電源、Ｑｌ、Ｑ２、Ｑ３、Ｑ４はスイ
ッチ素子、Ｄ、、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６はダイ
オード、Ｌはリアクトル、Ｒは負荷である。
Claims (1)
- 直流電源、該直流電源に接続したブリッジインバータ、
該ブリッジインバータの各スイッチ素子に逆並列接続し
たダイオードから成り、該ブリッジインバータの交流側
にリアクトルを直列接続した負荷を接続するようにした
インバータ回路において、第１のダイオードのアノード
側をリアクトルと負荷間の接続点に、又、カソード側を
直流電源の正極側に接続し、第２のダイオードのアノー
ド側を前記直流電源の負極側に、又、カソード側を前記
接続点に接続したことを特徴とするインバータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2241520A JPH04121068A (ja) | 1990-09-12 | 1990-09-12 | インバータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2241520A JPH04121068A (ja) | 1990-09-12 | 1990-09-12 | インバータ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04121068A true JPH04121068A (ja) | 1992-04-22 |
Family
ID=17075568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2241520A Pending JPH04121068A (ja) | 1990-09-12 | 1990-09-12 | インバータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04121068A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6022476A (ja) * | 1983-07-15 | 1985-02-04 | Toshiba Corp | 電圧形インバ−タ |
-
1990
- 1990-09-12 JP JP2241520A patent/JPH04121068A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6022476A (ja) * | 1983-07-15 | 1985-02-04 | Toshiba Corp | 電圧形インバ−タ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5872705A (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
| US7729139B2 (en) | Current source inverter with energy clamp circuit and controlling method thereof having relatively better effectiveness | |
| CA2086892C (en) | Low loss snubber circuit with active recovery switch | |
| KR970072612A (ko) | 스위치 결합형 능동 포워드 컨버터 | |
| EP3902094A1 (en) | Power supply circuit and inverter | |
| Park et al. | A novel control strategy of an active clamped flyback inverter with synchronous rectifier for a photovoltaic AC module system | |
| JPH04121068A (ja) | インバータ回路 | |
| JPH08308219A (ja) | チョッパ型ｄｃ−ｄｃコンバータ | |
| JPH10146048A (ja) | チョッパ型ｄｃ−ｄｃコンバータ | |
| CN216413981U (zh) | 一种便携式电源装置 | |
| CN110798086A (zh) | 一种三电平软开关整流电路 | |
| JP4182306B2 (ja) | アクティブスナバ付フォワードコンバータ | |
| JP2001078460A (ja) | バックアップ回路を備えた無停電電源装置 | |
| Maithili et al. | A step down transformerless single switch integerated buck and buck-boost converter | |
| CN216016523U (zh) | 一种应用于orc余热发电的工业驱动不间断电源装置 | |
| TWI728927B (zh) | 零電壓切換雙向直交流轉換電路結構及其調變方法 | |
| JP3187757B2 (ja) | スイッチング手段の駆動回路 | |
| TWI482406B (zh) | Single-stage three-phase AC-DC converters for small wind power generation systems | |
| JPS61280769A (ja) | ノイズ吸収回路 | |
| JP2004147475A (ja) | 整流装置 | |
| JP3275856B2 (ja) | 電力変換装置 | |
| JP2580108B2 (ja) | 電力変換装置 | |
| JP2555621B2 (ja) | インバ−タのエネルギ−回収回路 | |
| JP2940525B2 (ja) | 電力変換装置 | |
| JPS6447280A (en) | Power regeneration circuit |