JPH04116740A - レジスタのデータ処理制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はＣＰＵのメモリアクセスに関し、利用者からの
使い勝手を容易にし、高速処置を実現するレジスタ内の
データ処理制御に関するものである。

［従来の技術］ 従来、ＣＰＵからメモリアクセスの読み込みはロード命
令によって行われ、１き込みはりストア命令によって行
われており、利用者が陽に指定してメモリアクセスを行
う方法だけであった。

［発明が解決しようとする課題］ 従来、ＣＰＵからのメモリアクセスは、利用者が陽に指
定した方法でしか行われずプログラミングの容易さやＣ
ＰＵの高速処理に問題を残していた。本発明では、この
ロード命令とりストア命令を利用者が陽に指定すること
なく省略可能とし、自動的に制御することにより前記課
題を解決している。

［課題を解決するための手段］ 本発明によるレジスタのデータ処理制御方式は、命令解
釈手段と、アドレス指定部とデータ部のベアから構成さ
れるレジスタと、前記レジスタのアドレス指定部のアド
レスを変換するアドレス変換手段と、アドレスバスの入
口に位置しＣＰＵや他の周辺装置からのアドレス線の管
理を行うアドレスバス管理手段と、前記レジスタの最新
状態を保持する状態保持レジスタと、前記アドレス変換
手段の示すアドレスと前記アドレスバス管理手段の示す
アドレスを比較チェックするアドレスチェック手段と、
前記アドレスチェック手段の要請を受けて割り込み信号
をＣＰＵに向けて発する割り込み制御手段を有する。

［作用］ ＣＰＵ内部の命令解釈手段がレジスタに特有の命令を処
理して、アドレス変換手段とアドレスバス管理手段との
アドレスデータをアドレスチェック手段が比較して、レ
ジスタのデータ処理を自動的に行い、利用者がデータの
ロード／リストアを一々考慮せずにプログラミングが出
来、又無駄を省いた高速メモリアクセスを可能とする。

［実施例］ 本発明について図面を参照して説明する。

第１図を参照すると、本発明の一実施例は命令解釈手段
１と、アドレス指定部とデータ部から構成されるレジス
タ２、アドレス変換手段３、アドレスバス管理手段４お
よび状態保持レジスタ５、アドレスチェック手段６、割
り込み制御手段７から構成されている。

第２図を使ってまず従来ＣＰＵによるプログラミングと
本発明によるＣＰＵのプログラミングの差異を示してみ
る。例として「メモリの内容にマスクをかけて、リスト
アした後、レジスタＢの内容と比較して、等しければジ
ャンプする。」を考える。本例を従来ＣＰＵて実現する
には、２−１に示したようにまずレジスタを指定したロ
ード命令が必要である。マスクのためのＯＲ命令を行い
、再び必ずリストア命令を要する。これに対して本発明
によるＣＰＵのプログラミングは、２−２に示したよう
に非常に簡略化されている。

まずレジスタへのロード命令は陽に書き示す必要がなく
、リストア命令も自動的に行われる。ここでは注意が必
要なのは、命令解釈手段１はレジスタ２に特有の命令を
処理するということである。

２−２の例で示せば、ＯＲＸ命令やＣＭＰＸ命令はレジ
スタ２特有のＯＲ命令、ＣＭＰ命令になっている。さて
次に第２図に示したようなプログラミングを可能にする
仕組みを詳細にみることにする。

第３図には命令解釈手段１の本発明に関連する部分が示
されている。第２図のプログラミングにみた暗示的ロー
ド／リストアは、必要に応じてＣＰＵ自身が行うことに
よって実現されている。すなわち命令の実行直前にレジ
スタ２のアドレス指定部の示すメモリからデータ部へロ
ードを行い、命令の終了後にメモリへのりストアが行わ
れる。

このようにしてレジスタ２においてはメモリに対するロ
ードとりストアが自動的に行われる。基本的にはここで
述べたように一命令の実行直前にロードして、実行後に
リストアが行われるのであるが、全ての各命令実行時の
たびにロードとりストアを必ず行う必要はないのは明ら
かである。実際のプログラム上では、もうロード済の場
合や、まだリストアの必要がない場合がほとんどである
ため、本発明ではこのような無駄なロードやりストアを
極力避けるために状態保持レジシタ５が設けられている
。状態保持レジシタ５にはレジスタ２のアドレス指定部
に示されたメモリ領域がデータ部へロード済であるかど
うかを示すフラグがあり、これがまずチェックされる（
３−１）。すなわちロード済であれば何もせず、レジス
タ２内のデータ部の値が命令解釈時に用いられる。３−
１のチェックでロード済フラグがオフであると、レジス
タ２のアドレス指定部に示されたアドレスからデータを
データ部ヘロードする（３−２）。

３−２のロードが完了すると、状態保持レジスタ５中の
ロード済フラグをオンにしく３−３）、実際の命令を解
釈実行する（３−４）。

第４図の４−１にはレジスタ２の構造が示されている。

アドレス指定部が示すメモリ領域の内容がすなわちデー
タ部の内容と一致するようになっている。

４−２には状態保持レジスタ５の詳細が載っている。こ
こにはレジスタ２のデータがロード済で、有効な値であ
るかを示すフラグビットが用意されている。

レジスタ２のアドレス指定部は仮想メモリ上のアドレス
を示しており、実際の記憶装置上のアドレスはアドレス
変換手段３によって決定される。

またアドレスバス管理手段４はＣＰＵのアドレス変換手
段３や、他の周辺装置からのアドレスデータを監視して
いる。従ってアドレスチェック手段６は、アドレス変換
手段３からのアドレスデータと他の周辺からのアドレス
データが一致するかどうかをチェックすることが可能で
ある。

第５図には、アドレスチェック手段６の動きが示されて
いる。アドレスチェック手段６は、アドレス変換手段３
のアドレスデータと、アドレスバス管理手段４が把握し
ているアドレスバス上のアドレスデータを比較する（５
−１）、５−１の比較は、要するにレジスタ２のアドレ
ス指定部の示すメモリ領域と、同一のアドレスに他の周
辺装置からのメモリアクセス要求がないかどうかのチェ
ックである。さて５−１のチェックで一致する場合、レ
ジスタ２のデータ部の内容とメモリ内容の不一致が発生
する可能性が出るため、このデータ部の内容をリストア
する必要がある。本発明ではこの処理を、割り込みによ
って起動されるプログラムで行っている。そのために５
−２では割り込み制御手段７へ通知をする。５−２によ
って起動される専用の割り込みは、ＣＰＵに対して割り
込み制御手段７が割り込み発生通知をすることで行われ
る。

この割り込み処理については第６図で説明する。５−１
のチェックでアドレスデータが不一致ならば、レジスタ
２のデータ部の内容はりストアの必要がないと判断され
、５−２の処理は行わない。

割り込み制御手段７による通知で、第６図に示される割
り込み処理が起動されると、まずレジスタ２のアドレス
指定部が示すメモリ領域にデータ部の内容をリストアす
る（６−１）。６−１によってレジスタ２は次のメモリ
のアクセス要求時にはメモリからロードする必要が生ず
る。レジスタ２のデータ部にあるデータが無効であるこ
とを示すためにこの後、状態保持レジスタ５のロード済
フラグをオフにしておく　（６−２）。

以上の一連動作によって、メモリからのデータのロード
やりストアは自動化され、アクセスも最小限に押さえら
れ、利用者はデータがロードされているかどうかを気に
する必要がな（なる。

［発明の効果］ 本発明はＣＰＵ内のレジスタのデータ処理制御方式に関
して以下に述べるような効果がある。

■利用者はデータのロード／リストアを一切意識せずに
プログラミングが可能である。

■無駄なメモリアクセスを消滅できる。

■メモリの内容とレジスタ２のデータ部の内容が常に一
致するため、レジスタ間の転送命令を併用することでメ
モリにアクセスするよりもずっと高速に処理が可能にな
る。

【図面の簡単な説明】

第１図は本発明の実施例を示す例 第２図は従来のＣＰＵによるプログラミングと、本発明
によるＣＰＵでのプログラミングの差異を示す例 第３図はレジスタ２専用命令に関して命令解釈手段１が
取る動きを示すフロー 第４図はレジスタ２の構造と、状態保持レジスタ５の構
造を示す図 第５図はアドレスチェック手段６の動きを示すフロー 第６図は割り込み処理のフロー 第１図から第６図において １・・・命令解釈手段１．２・・・レジスタ２．３・・
・アドレス変換子ｐｊ３．４・・・アドレスバス管理手
段４．５−・・状態保持レジスタ５．６・・・アドレス
チェック手段６．７・・・割り込み制御手段７第１ ＣＰＬＩ内部 他の周辺装置 第３図 レジスタ２専用命令に関する命令解釈手段ｌの動き第２
図 例°メモリの内容にマスクをかけリストアした後１　レ
ジスタＢの内容と等しければ、−７ブする ※嗣央：；咳するアドレスはｍｍｍとするマスクバク−
７はｍａｓｋで定義されているとするツヤノブ先のアド
レスはｌ　ａｂｅ　ｌで示されている従来のプログラミ
ング例（レノスタ名をとしている） ＯＡＤ ＯＲ ＡＶＥ ＭＰ ＺＥ 　　ｍｍｍ Ａ、ｍａｓｋ Ａ、ｍｍｍ Ａ、Ｂ ａｂｅ データをレジスタＡにロードする ｆ−夕をマスクする。 データをリストアする。 レジスタＡをレジスタＢと比較 ａｂｅ　Ｉにノヤンブする。 本発明によるプログラミング例（レジスタ２をＸ′とし
ている） ＲＸ ＭＰＸ ＺＥ ｍａｓｋ ａｂｅｌ データをマスクする。 レジスタＸをレジスタＢと比較。 ａｂｅ　ｌにジャノブする。 ※注釈：ＯＲＸはレジスタ２専用のＯＲ命令ＣＭＰＸは
レジスタ２専用のＣＭＰｅｌ令第４図 ４−ル レジスタ２の構造 状態保持レジスタ５の構造 （−一一一−レジスタ２にデータがロード済かどうかを
示すフラグ第５図 アドレスチェック手段６の動き 第 図 割り込み発生時のＣＰＵの動き

Claims (1)

【特許請求の範囲】
1. 命令解釈手段と、アドレス指定部とデータ部のペアから
   構成されるレジスタと、前記レジスタのアドレス指定部
   のアドレスを変換するアドレス変換手段と、アドレスバ
   スの入口に位置しＣＰＵや他の周辺装置からのアドレス
   線の管理を行うアドレスバス管理手段と、前記レジスタ
   の最新状態を保持する状態保持レジスタと、前記アドレ
   ス変換手段の示すアドレスと前記アドレスバス管理手段
   の示すアドレスを比較チェックするアドレスチェック手
   段と、前記アドレスチェック手段の要請を受けて割り込
   み信号をＣＰＵに向けて発する割り込み制御手段から成
   り、利用者プログラムによるＣＰＵからのメモリアクセ
   スにおいてメモリ中のデータを自動ロード／リストアす
   ることにより、前記レジスタのデータ部を更新すること
   を特徴とするレジスタのデータ処理制御方式。