JPH04115327A - Information processor - Google Patents

Information processor

Info

Publication number
JPH04115327A
JPH04115327A JP23532490A JP23532490A JPH04115327A JP H04115327 A JPH04115327 A JP H04115327A JP 23532490 A JP23532490 A JP 23532490A JP 23532490 A JP23532490 A JP 23532490A JP H04115327 A JPH04115327 A JP H04115327A
Authority
JP
Japan
Prior art keywords
instruction code
control
register
instruction
firmware
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23532490A
Other languages
Japanese (ja)
Inventor
Eiji Kasahara
笠原 栄二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Computertechno Ltd
Original Assignee
NEC Computertechno Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Computertechno Ltd filed Critical NEC Computertechno Ltd
Priority to JP23532490A priority Critical patent/JPH04115327A/en
Publication of JPH04115327A publication Critical patent/JPH04115327A/en
Pending legal-status Critical Current

Links

Landscapes

  • Advance Control (AREA)

Abstract

PURPOSE:To reduce time and cost for reconstructing a preceding control hardware by switching the preceding control corresponding to a previously set instruction code from hardware control to firmware control in each detection of the instruction code. CONSTITUTION:When an illegal trouble generates in the preceding control of hardware control for a certain instruction code, the instruction code is set up in a register of a switch instruction code register group 2 through a scanning path 100. Then a firmware to be correct preceding control corresponding to the instruction code is stored in a control storage 4 and a starting address for starting the firmware which is stored in the storage 4 is set up in a register of an address register group 5 which corresponds to the register of the register group 2. Thereafter, the coincidence of the instruction code is detected by an instruction code comparing part 3 in each setting of the instruction code in an instruction word register 1 and the starting address corresponding to the instruction code is outputted from an address register group 5 to the storage 4 to start the correct preceding control ware corresponding to the instruction code stored in the storage 4.

Description

【発明の詳細な説明】 技術分野 本発明は情報処理装置に関し、特に命令語の命令コード
により行う先行制御処理をハードウェア制御で行う情報
処理装置に関する。
TECHNICAL FIELD The present invention relates to an information processing apparatus, and more particularly to an information processing apparatus that performs advance control processing performed by an instruction code of an instruction word by hardware control.

従来技術 従来、この種の情報処理装置においては、処理を高速化
するために、先行制御処理をハードウェア制御によって
行っていた。
BACKGROUND ART Conventionally, in this type of information processing apparatus, advance control processing has been performed by hardware control in order to speed up processing.

このような従来の情報処理装置では、先行制御処理を命
令コード毎にハードウェア制御によって行っていたので
、ハードウェア制御においてたとえ一つの命令コードに
対しても不正な問題が生じると、先行制御のハードウェ
アを作り直さなければ装置を動作させることができず、
ハードウェアを作り直すのに手間や費用がかかってしま
うという問題がある。
In such conventional information processing devices, advance control processing is performed by hardware control for each instruction code, so if an incorrect problem occurs with even one instruction code in hardware control, advance control processing is carried out for each instruction code. The device cannot be operated without rebuilding the hardware,
There is a problem in that it takes time and money to rebuild the hardware.

発明の目的 本発明は上記のような従来のものの問題点を除去すべく
なされたもので、先行制御のハードウェアを作り直す手
間や費用を削減することができる情報処理装置の提供を
目的とする。
OBJECTS OF THE INVENTION The present invention has been made in order to eliminate the problems of the conventional ones as described above, and aims to provide an information processing device that can reduce the effort and cost of re-creating advance control hardware.

発明の構成 本発明による情報処理装置は、命令コードに対応する先
行制御をハードウェア制御により行う情報処理装置であ
って、予め設定された切替え命令コードを保持する保持
手段と、前記保持手段に保持された前記切替え命令コー
ドに対応するファームウェアを格納する格納手段と、前
記命令コードと前記保持手段に保持された前記切替え命
令コードとを比較する比較手段と、前記比較手段により
一致が検出されたとき、前記格納手段に格納された前記
ファームウェアにより前記先行制御を行う手段とを有す
ることを特徴とする。
Composition of the Invention An information processing device according to the present invention is an information processing device that performs advance control corresponding to an instruction code by hardware control, and includes a holding means for holding a switching instruction code set in advance; a storage means for storing firmware corresponding to the switching instruction code that has been transferred; a comparing means for comparing the instruction code and the switching instruction code held in the holding means; and when a match is detected by the comparing means. , and means for performing the advance control using the firmware stored in the storage means.

実施例 次に、本発明の一実施例について図面を参照して説明す
る。
Embodiment Next, an embodiment of the present invention will be described with reference to the drawings.

第1図は本発明の一実施例の構成を示すブロック図であ
る。図において、命令語レジスタ1には実行される命令
語が保持され、その命令語の命令コードはデータバス1
02を介して命令コード比較部3および命令コードデコ
ーダ6に出力される。
FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. In the figure, an instruction word to be executed is held in instruction word register 1, and the instruction code of the instruction word is stored in data bus 1.
02 to the instruction code comparison section 3 and instruction code decoder 6.

切替命令コードレジスタ群2にはスキャンバス100を
介して任意の命令コードがセットされ、該命令コートは
データバス101を介して命令コート比較部3に出力さ
れる。
An arbitrary instruction code is set in the switching instruction code register group 2 via the scan canvas 100, and the instruction code is outputted to the instruction code comparator 3 via the data bus 101.

命令コード比較部3はデータバス102を介して人力さ
れる命令語レジスタ1からの命令コードと、データバス
101を介して入力される切替命令コードレジスタ群2
からの命令コードとを比較し、その比較結果に応じて選
択指示信号をデータバス103を介して制御切替部7に
出力するとともに、指示信号をデータバス104を介し
てアドレスレジスタ群5に出力する。
The instruction code comparison unit 3 compares the instruction code from the instruction word register 1 manually entered via the data bus 102 and the switching instruction code register group 2 input via the data bus 101.
, and outputs a selection instruction signal to the control switching unit 7 via the data bus 103 and outputs an instruction signal to the address register group 5 via the data bus 104 according to the comparison result. .

制御記憶4には先行制御に使用するファームウェアが格
納され、データバス105を介して入力されるアドレス
レジスタ群5からの起動アドレスにより起動されたファ
ームウェアの制御信号をデータバス106を介して制御
切替部7に出力する。
The control memory 4 stores firmware used for advance control, and transmits the control signal of the firmware activated by the activation address from the address register group 5 inputted via the data bus 105 to the control switching unit via the data bus 106. Output to 7.

アドレスレジスタ群5には図示せぬスキャンバスによっ
て切替命令コードレジスタ群2にセットされた命令コー
ドに対応する制御記憶4の起動アドレスがセットされ、
データバス104を介して人力された命令コード比較部
3からの指示信号によって指定される起動アドレスをデ
ータバス105を介して制御記憶4に出力する。
The start address of the control memory 4 corresponding to the instruction code set in the switching instruction code register group 2 is set in the address register group 5 by a scan canvas (not shown).
The activation address designated by the instruction signal from the instruction code comparator 3 inputted via the data bus 104 is outputted to the control memory 4 via the data bus 105.

命令コードデコーダ6はデータバス102を介して入力
される命令語レジスタ1からの命令コードをデコードし
、その結果生成され、先行制御に使用するハードウェア
制御指示信号をデータバス1(17を介して制御切替部
7に出力する。
The instruction code decoder 6 decodes the instruction code from the instruction register 1 input via the data bus 102, and outputs the hardware control instruction signal generated as a result and used for advance control via the data bus 1 (17). It is output to the control switching section 7.

制御切替部7はデータバス10Bを介して人力される制
御記憶4からの制御信号と、データバス107を介して
入力される命令コードデコーダ6からのハードウェア制
御指示信号とのうち一方を、データバス103を介して
入力される命令コード比較部3からの選択指示信号に応
じて選択し、その選択した信号を先行制御指示信号とし
てデータバス10Bを介して出力する。
The control switching unit 7 converts one of the control signal from the control memory 4 inputted via the data bus 10B and the hardware control instruction signal from the instruction code decoder 6 inputted via the data bus 107 into data. A selection is made in response to a selection instruction signal from the instruction code comparison section 3 inputted via the bus 103, and the selected signal is outputted as a advance control instruction signal via the data bus 10B.

すなわち、制御切替部7は命令コード比較部3からの選
択指示信号に応じて、先行制御を制御記憶4のファーム
ウェアで行うか、命令コードデコーダ6で生成されたハ
ードウェア制御指示信号によるハードウェア制御で行う
かを切替える。
That is, the control switching unit 7 performs advance control using firmware in the control memory 4 or performs hardware control using a hardware control instruction signal generated by the instruction code decoder 6, depending on the selection instruction signal from the instruction code comparison unit 3. toggle whether to do so.

この第1図を用いて本発明の一実施例の動作について説
明する。
The operation of one embodiment of the present invention will be explained using FIG.

ある命令コードのハードウェア制御の先行制御に不正な
問題が生じた場合、まずスキャンバス100を介してそ
の命令コードを切替命令フードレジスタ群2の一つのレ
ジスタにセットする。
If an incorrect problem occurs in the preceding hardware control of a certain instruction code, the instruction code is first set in one register of the switching instruction food register group 2 via the scan canvas 100.

次に、その命令コードに対応する正しい先行制御のファ
ームウェアを制御記憶4に格納し、このファームウェア
を起動するための制御記憶4の起動アドレスを、該命令
コードがセットされた切替命令コードレジスタ群2のレ
ジスタに対応するアドレスレジスタ群5のレジスタにセ
ットする。
Next, the correct advance control firmware corresponding to the instruction code is stored in the control memory 4, and the start address of the control memory 4 for starting this firmware is set to the switching instruction code register group 2 where the instruction code is set. is set in the register of address register group 5 corresponding to the register.

上述の処理が行われることにより、これ以後該命令コー
ドが命令語レジスタ1にセットされる毎に命令コード比
較部3で一致が検出されるので、アドレスレジスタ群5
がら該命令コードに対応する起動アドレスが制御記憶4
に出力され、制御記憶4の該命令コードに対応する正し
い先行制御のファームウェアが起動される。
By performing the above processing, a match is detected in the instruction code comparison unit 3 every time the instruction code is set in the instruction word register 1 from now on, so that the address register group 5
However, the activation address corresponding to the instruction code is stored in the control memory 4.
The correct advance control firmware corresponding to the instruction code in the control memory 4 is activated.

このファームウェアの起動により、該命令コードの先行
制御は制御切替部7てそれまでのハードウェア制御から
このファームウェアの制御に切替えられる。
By starting this firmware, the preceding control of the instruction code is switched from the previous hardware control to the firmware control by the control switching unit 7.

よって、ハードウェア制御による先行制御に不正な問題
が生した命令コードの先行制御はファームウェア制御に
切替えられて正しく行われることになる。
Therefore, the advance control of an instruction code in which an incorrect problem occurred in the advance control by hardware control is switched to firmware control and is performed correctly.

このように、ある命令コードのハードウェア制御の先行
制御に不正な問題が生じた場合に、その命令コードに対
応する正しい先行制御のファームウェアを制御記憶4に
格納し、その命令コードが命令コード比較部3て検出さ
れる毎にその命令コードの先行制御を制御記憶4のファ
ームウェアにより行うようにすることによって、先行制
御のハードウェアを作り直す必要がなくなるので、先行
制御のハードウェアを作り直す手間や費用を削減するこ
とができる。
In this way, if an incorrect problem occurs in the advance control of the hardware control of a certain instruction code, the correct advance control firmware corresponding to that instruction code is stored in the control memory 4, and the instruction code is stored in the control memory 4. By performing advance control of the instruction code by the firmware in the control memory 4 each time the instruction code is detected by the section 3, there is no need to recreate the advance control hardware, thereby reducing the time and cost of rebuilding the advance control hardware. can be reduced.

発明の詳細 な説明したように本発明によれば、予め設定された命令
コードが検出される毎に、その命令コードに対応する先
行制御をハードウェア制御からファームウェア制御に切
替えるようにすることによって、先行制御のハードウェ
アを作り直す手間や費用を削減することができるという
効果がある。
DETAILED DESCRIPTION OF THE INVENTION According to the present invention, each time a preset instruction code is detected, the preceding control corresponding to the instruction code is switched from hardware control to firmware control. This has the effect of reducing the effort and cost of re-creating advance control hardware.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の構成を示すブロック図であ
る。 主要部分の符号の説明 1・・・・・・命令語レジスタ 2・・・・・・切替命令コードレジスタ群3・・・・・
・命令コード比較部 4・・・・・・制御記憶 7・・・・・・制御切替部
FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. Explanation of symbols of main parts 1...Instruction word register 2...Switching instruction code register group 3...
・Instruction code comparison unit 4...Control memory 7...Control switching unit

Claims (1)

【特許請求の範囲】[Claims] (1)命令コードに対応する先行制御をハードウェア制
御により行う情報処理装置であって、予め設定された切
替え命令コードを保持する保持手段と、前記保持手段に
保持された前記切替え命令コードに対応するファームウ
ェアを格納する格納手段と、前記命令コードと前記保持
手段に保持された前記切替え命令コードとを比較する比
較手段と、前記比較手段により一致が検出されたとき、
前記格納手段に格納された前記ファームウェアにより前
記先行制御を行う手段とを有することを特徴とする情報
処理装置。
(1) An information processing device that performs advance control corresponding to an instruction code by hardware control, comprising a holding means for holding a preset switching instruction code, and a holding means corresponding to the switching instruction code held in the holding means. a storage means for storing firmware to be stored, a comparison means for comparing the instruction code and the switching instruction code held in the holding means, and when a match is detected by the comparison means,
An information processing apparatus comprising means for performing the advance control using the firmware stored in the storage means.
JP23532490A 1990-09-05 1990-09-05 Information processor Pending JPH04115327A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23532490A JPH04115327A (en) 1990-09-05 1990-09-05 Information processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23532490A JPH04115327A (en) 1990-09-05 1990-09-05 Information processor

Publications (1)

Publication Number Publication Date
JPH04115327A true JPH04115327A (en) 1992-04-16

Family

ID=16984422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23532490A Pending JPH04115327A (en) 1990-09-05 1990-09-05 Information processor

Country Status (1)

Country Link
JP (1) JPH04115327A (en)

Similar Documents

Publication Publication Date Title
KR950003979A (en) Information processing device and its interrupt signal generation method
JPH04115327A (en) Information processor
JPS61290543A (en) Error generating device
JP3011166B2 (en) Debug circuit
JPH04251331A (en) Information processor
JP2565590B2 (en) Data processing device
JPH0323597A (en) Rom random write system
JP3057732B2 (en) Information processing device
JPH0353348A (en) Debugging system for microprogram
JPH03139738A (en) Information processor
JPH02242443A (en) Debugging mechanism for information processor
JPH0512005A (en) Information processor
JPH02161538A (en) Debugging mechanisms for information processor
JPS6288198A (en) Memory device
JPH04131931A (en) Control system for real address load instruction
JPH04274521A (en) Information processor
JPS5858659A (en) Dummy error generating circuit
JPS62248043A (en) Memory switching circuit for fetching microcomputer instruction
JPS59106057A (en) Address stop system
JPH02242444A (en) Debugging mechanism for information processor
JPH02242445A (en) Debugging mechanism for information processor
JPH02244339A (en) Fault analyzing circuit
JPS6155135B2 (en)
JPS6362037A (en) Microprogram controller
JPH01189749A (en) Interruption control method