JPH04113798A - Satellite telemetry edit device - Google Patents

Satellite telemetry edit device

Info

Publication number
JPH04113798A
JPH04113798A JP23370590A JP23370590A JPH04113798A JP H04113798 A JPH04113798 A JP H04113798A JP 23370590 A JP23370590 A JP 23370590A JP 23370590 A JP23370590 A JP 23370590A JP H04113798 A JPH04113798 A JP H04113798A
Authority
JP
Japan
Prior art keywords
word
host computer
extracted
telemetry
switching flag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23370590A
Other languages
Japanese (ja)
Inventor
Toshihiko Nagao
長尾 利彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP23370590A priority Critical patent/JPH04113798A/en
Publication of JPH04113798A publication Critical patent/JPH04113798A/en
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Selective Calling Equipment (AREA)

Abstract

PURPOSE:To attain the processing without improving the performance of a host computer even in real time high speed processing or the like for a telemetry data by extracting an optional word in the satellite telemetry data with an external simple hardware, packing the word and inputting the result to the host computer. CONSTITUTION:An effective word extraction circuit 2 generates an effective word detection pulse representing a timing of an extracted word based on information representing which word is to be extracted in a frame of a telemetry signal given from a host computer. A frame number count circuit 3 counts a frame number and generates a switching flag based on information representing number of words extracted how many number of frames are used for input and output units altogether given from the host computer. Address counters 5a, 5b generate a write address of a word extracted alternately in each input output unit based on the switching flag and the effective word detection pulse to RAMs 4a, 4b and generate a read address when no write address is generated based on a read command from the host computer and the switching flag.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は衛星テレメトリ編集装置に関し、特に衛星テレ
メトリを表示・解析用コンピュータに入力する前段にて
衛星テレメトリ中の必要なワードを抽出・バッキングす
る衛星テレメトリ編集装置に間する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a satellite telemetry editing device, and in particular, to extracting and backing necessary words from satellite telemetry before entering the satellite telemetry into a computer for display and analysis. Connect to satellite telemetry editing equipment.

〔従来の技術〕[Conventional technology]

受信・復調した衛星テレメトリを入力して種々のリアル
タイム表示・解析処理を行う場合、衛星テレメトリ中か
ら処理に必要なワードだけを抽出する必要があり、この
抽出作業は、従来、表示・解析処理を行うコンピュータ
上のソフトウェアで行なっていた。
When inputting received and demodulated satellite telemetry and performing various real-time display and analysis processes, it is necessary to extract only the words necessary for processing from the satellite telemetry. It was done with software on the computer.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述した従来のシステムは、表示・解析用のコンピュー
タにテレメトリデータからの所要のワードの抽出・バッ
キングという負荷がかかるため、高速のテレメトリのリ
アルタイム処理やワード単位の細い抽出を行うには、コ
ンピュータの性能を上げなければならず、システムのコ
ストがかかり過ぎ、かつ、抽出のパターンが変わる(処
理内容の変更)と抽出ソフトウェアを作成し直す必要が
あるという欠点がある。
In the conventional system described above, the display/analysis computer is burdened with extracting and backing the required words from the telemetry data. Therefore, in order to perform high-speed real-time processing of telemetry and narrow extraction in word units, the computer needs to be loaded. The drawbacks are that performance must be improved, the system cost is too high, and if the extraction pattern changes (change in processing content), the extraction software needs to be rewritten.

本発明の目的は、コンピュータの上述した負荷を分担す
ることによりシステム全体としてコストダウンを図るこ
とができる衛星テレメトリ編集装置を提供することにあ
る。
An object of the present invention is to provide a satellite telemetry editing device that can reduce the cost of the entire system by sharing the above-mentioned load on the computer.

〔課題を解決するための手段〕 本発明の衛星テレメトリ編集装置は、テレメトリ信号を
処理するホストコンピュータから与えられた前記テレメ
トリ信号のフレーム中のどのワードを抽出するかの情報
に基づき抽出するワードのタイミングを示す有効ワード
検出パルスを発生する有効ワード抽出回路と、前記ホス
トコンピュータから与えられたどれだけの数のフレーム
の前記抽出するワードをまとめて入出力の単位にするか
の情報に基づきフレーム数を計数して切替フラグを発生
するフレーム数カウント回路と、前記切替フラグ及び前
記有効ワード積比パルスに基づき前記入出力の単位ごと
に交互に前記抽出するワードの書込アドレスを発生し前
記切替フラグ及び前記ホストコンピュータからの読出指
示に基つき前記書込アドレスを発生しない順番のときに
読出しアドレスを発生する2つのアドレスカウンタと、
前記書込アドレス及び読出しアドレスに基づき前記抽出
するワードを一時格納する2つのRAMとを備えている
[Means for Solving the Problems] The satellite telemetry editing device of the present invention edits words to be extracted based on information about which words to extract in a frame of the telemetry signal given from a host computer that processes the telemetry signal. A valid word extraction circuit that generates a valid word detection pulse that indicates the timing, and a frame number based on information given from the host computer about how many frames of the words to be extracted are to be combined into an input/output unit. a frame number counting circuit that counts and generates a switching flag; and a frame number counting circuit that generates a write address of the word to be extracted alternately for each input/output unit based on the switching flag and the effective word product ratio pulse, and generates the switching flag. and two address counters that generate a read address when the write address is not generated based on a read instruction from the host computer;
and two RAMs for temporarily storing the word to be extracted based on the write address and read address.

又、本発明のテレメトリ編集装置は、テレメトリ復調器
からのシリアルテレメトリ信号をあらかじめ定めたビッ
ト数のパラレルテレメトリ信号に変換するS/P変換回
路を含み、このS/P変換回路が出力した前記パラレル
テレメトリ信号中の前記抽出するワードを前記RAMに
一時格納するように構成されていてもよい。
Further, the telemetry editing device of the present invention includes an S/P conversion circuit that converts a serial telemetry signal from a telemetry demodulator into a parallel telemetry signal with a predetermined number of bits, and the above-mentioned parallel telemetry signal outputted by this S/P conversion circuit The word to be extracted from the telemetry signal may be temporarily stored in the RAM.

〔実施例〕〔Example〕

次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の一実施例のブロック図である。FIG. 1 is a block diagram of one embodiment of the present invention.

第1図において、1はS−P変換回路、2は有効ワード
抽出回路、3はフレーム数カウント回路、4a及び4b
はRAM、5a及び5bはRAM4a、4b用のカウン
タ、6a〜6dはバス用のゲートである。
In FIG. 1, 1 is an S-P conversion circuit, 2 is an effective word extraction circuit, 3 is a frame number counting circuit, 4a and 4b
is a RAM, 5a and 5b are counters for the RAMs 4a and 4b, and 6a to 6d are bus gates.

まず、ホストコンピュータ(図示せず)がらテレメトリ
信号の1フレーム中のどのワードを抽出するかの情報(
ワード抽出バタン)と、何フレーム分を1回のホストコ
ンピュータとの転送単位にするかの情報(フレームバッ
キング数)とを入力し、各々有効ワード抽出回路2とフ
レーム数カウント回路3とにセットする。次に、テレメ
トリ復調器(図示せず)より入力するビットシリアルテ
レメトリ信号をS−P変換回路1により、ピットクロッ
クをもとに8ビツトパラレルのテレメトリデータに変換
する。このとき、同時に入力するワードクロックにより
有効ワード抽出回路2にて有効ワードだけの書込パルス
(有効ワード検出パルス)を発生させ、この書込パルス
をカウンタ5aに入力して書込アドレスを発生させるこ
とにより、所要のテレメトリデータを片側のRAM (
この場合RAM4a)に書込む。この書込み時にはバス
上に読み出しデータが存在するため、これを排他とする
様ゲー)−6aとゲート6dを開きゲート6bとゲート
6cを閉じる。
First, the host computer (not shown) receives information (
(word extraction button) and information on how many frames are to be the unit of one transfer with the host computer (frame backing number), and set them in the valid word extraction circuit 2 and frame number counting circuit 3, respectively. . Next, a bit serial telemetry signal inputted from a telemetry demodulator (not shown) is converted into 8-bit parallel telemetry data by an S-P conversion circuit 1 based on a pit clock. At this time, the valid word extraction circuit 2 generates a write pulse (valid word detection pulse) for only valid words using the word clock input at the same time, and this write pulse is input to the counter 5a to generate a write address. By doing so, the required telemetry data can be stored in one side of the RAM (
In this case, it is written to RAM4a). Since read data exists on the bus during this write, gates 6a and 6d are opened and gates 6b and 6c are closed to make this data exclusive.

次に、1バツキングだけのテレメトリデータを入力した
ら、フレーム数カウント回路3の出力であるRAM切替
フラグによりRAM4aからRAM4bに切替える。次
の書込はRAM4 bへ行つ。
Next, when telemetry data for only one batch is input, the RAM switching flag, which is the output of the frame number counting circuit 3, is used to switch from RAM 4a to RAM 4b. The next write goes to RAM4b.

RAM4bの書込中にホストコンピュータから読出しの
要求(リードパルス)がくると、リードパルスをRAM
切替フラグで排他にし、RAM4aにだけ入力する。ま
た、ゲート6aとゲート6dを閉じゲート6bとゲート
6Cを開き、RAM4bに書込んでいる最中にRAM4
aにすでに格納されたテレメトリデータを順次読出しホ
ストコンピュータに転送する。
When a read request (read pulse) comes from the host computer while writing to RAM4b, the read pulse is sent to RAM4b.
It is made exclusive with a switching flag and input only to the RAM 4a. Also, the gates 6a and 6d are closed, the gates 6b and 6C are opened, and the RAM 4 is written while the RAM 4b is being written.
The telemetry data already stored in a is sequentially read out and transferred to the host computer.

ホストコンピュータ側としては、入力されたテレメトリ
データは既に必要なワードのみ抽出されバッキングされ
ているので、後段の処理ソフトウェアは工学値変換・表
示等の処理を直ちに行うことができる。
On the host computer side, since only the necessary words have already been extracted and backed from the input telemetry data, the subsequent processing software can immediately perform processing such as engineering value conversion and display.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、外部の簡単なハードウェ
アで衛星テレメトリデータ中の任意のワードを抽出しバ
ッキングしてホストコンピュータへ入力することにより
、高速のテレメトリデータのリアルタイム処理やワード
単位の細い抽出処理においても、ホストコンピュータの
性能を上げることなく処理が行え、システム全体のコス
トダウンが図れ、かつ、抽出ワードの変更にもホストコ
ンピュータのソフトウェアを変更することなく行えると
いう効果がある。
As explained above, the present invention enables high-speed real-time processing of telemetry data and small word-based Extraction processing can also be carried out without increasing the performance of the host computer, reducing the cost of the entire system, and the extraction word can be changed without changing the software of the host computer.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例のブロック図である。 1・・・S−P変換回路、2・・・有効ワード抽出回路
、3・・・フレーム数カウント回路、4a、4b・・・
RAM、5a、5b−RAM用カウンタ、6a〜6d・
・・バス用ゲート。
FIG. 1 is a block diagram of one embodiment of the present invention. DESCRIPTION OF SYMBOLS 1... S-P conversion circuit, 2... Valid word extraction circuit, 3... Frame number counting circuit, 4a, 4b...
RAM, 5a, 5b-RAM counter, 6a-6d・
...Bus gate.

Claims (1)

【特許請求の範囲】 1、テレメトリ信号を処理するホストコンピュータから
与えられた前記テレメトリ信号のフレーム中のどのワー
ドを抽出するかの情報に基づき抽出するワードのタイミ
ングを示す有効ワード検出パルスを発生する有効ワード
抽出回路と、前記ホストコンピュータから与えられたど
れだけの数のフレームの前記抽出するワードをまとめて
入出力の単位にするかの情報に基づきフレーム数を計数
して切替フラグを発生するフレーム数カウント回路と、
前記切替フラグ及び前記有効ワード検出パルスに基づき
前記入出力の単位ごとに交互に前記抽出するワードの書
込アドレスを発生し前記切替フラグ及び前記ホストコン
ピュータからの読出指示に基づき前記書込アドレスを発
生しない順番のときに読出しアドレスを発生する2つの
アドレスカウンタと、前記書込アドレス及び読出しアド
レスに基づき前記抽出するワードを一時格納する2つの
RAMとを備えたことを特徴とする衛星テレメトリ編集
装置。 2、テレメトリ復調器からのシリアルテレメトリ信号を
あらかじめ定めたビット数のパラレルテレメトリ信号に
変換するS/P変換回路を含み、このS/P変換回路が
出力した前記パラレルテレメトリ信号中の前記抽出する
ワードを前記RAMに一時格納することを特徴とする請
求項1記載の衛星テレメトリ編集装置。
[Claims] 1. Generating a valid word detection pulse indicating the timing of a word to be extracted based on information about which word to extract in a frame of the telemetry signal given from a host computer that processes the telemetry signal. A frame that counts the number of frames and generates a switching flag based on a valid word extraction circuit and information given from the host computer about how many frames of the words to be extracted are to be combined into a unit of input/output. A number counting circuit,
Generate write addresses for the word to be extracted alternately for each input/output unit based on the switching flag and the valid word detection pulse, and generate the write address based on the switching flag and a read instruction from the host computer. A satellite telemetry editing device comprising: two address counters that generate a read address when the order is not received; and two RAMs that temporarily store the word to be extracted based on the write address and the read address. 2. Includes an S/P conversion circuit that converts a serial telemetry signal from a telemetry demodulator into a parallel telemetry signal with a predetermined number of bits, and the extracted word in the parallel telemetry signal output from the S/P conversion circuit. The satellite telemetry editing device according to claim 1, wherein the satellite telemetry editing device temporarily stores the information in the RAM.
JP23370590A 1990-09-04 1990-09-04 Satellite telemetry edit device Pending JPH04113798A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23370590A JPH04113798A (en) 1990-09-04 1990-09-04 Satellite telemetry edit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23370590A JPH04113798A (en) 1990-09-04 1990-09-04 Satellite telemetry edit device

Publications (1)

Publication Number Publication Date
JPH04113798A true JPH04113798A (en) 1992-04-15

Family

ID=16959259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23370590A Pending JPH04113798A (en) 1990-09-04 1990-09-04 Satellite telemetry edit device

Country Status (1)

Country Link
JP (1) JPH04113798A (en)

Similar Documents

Publication Publication Date Title
JPS61188582A (en) Multi-window writing controller
JPS6155688B2 (en)
JPH04113798A (en) Satellite telemetry edit device
US4723258A (en) Counter circuit
JPS619766A (en) Data transfer device
JPS6362083A (en) Projection data generation system
SU1472909A1 (en) Dynamic addressing memory
JPS60143389A (en) Image data control system
JP2895892B2 (en) Data processing device
JP2580877B2 (en) Light module for data flow calculator
SU641434A1 (en) Device for programme-interfacing of electronic computers
JPH064331A (en) Decimal check circuit
JPS58151670A (en) Picture data processing device
SU1251075A1 (en) Device for unpacking instructions
JPS60243696A (en) Expansion data generator
JPS61230190A (en) Memory for multiwindow display
JPS61109149A (en) Data processor
JPS58100889A (en) Image display
JPH0322041A (en) Real-time tracer
JPH07193561A (en) System and device for synchronously processing format
JPS6398900A (en) Associative storage device
JPH02204861A (en) Vector data processor
JPS62145346A (en) Data transfer method
JPS623294A (en) Bit map mover
JPS6354826A (en) Compressed data expanding device