JPH04113715A - Ｉｉｌ回路の低温動作保証回路 - Google Patents
Ｉｉｌ回路の低温動作保証回路Info
- Publication number
- JPH04113715A JPH04113715A JP2235305A JP23530590A JPH04113715A JP H04113715 A JPH04113715 A JP H04113715A JP 2235305 A JP2235305 A JP 2235305A JP 23530590 A JP23530590 A JP 23530590A JP H04113715 A JPH04113715 A JP H04113715A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- iil
- ecl
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000087 stabilizing effect Effects 0.000 claims abstract description 8
- 239000003990 capacitor Substances 0.000 claims abstract description 6
- 238000002347 injection Methods 0.000 claims abstract description 6
- 239000007924 injection Substances 0.000 claims abstract description 6
- 238000010030 laminating Methods 0.000 abstract 1
- 238000012360 testing method Methods 0.000 description 11
- 230000006641 stabilisation Effects 0.000 description 5
- 238000011105 stabilization Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 208000024891 symptom Diseases 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体集積装置を構成するＩＩＬ回路の低
温動作保証回路に関するものである。
温動作保証回路に関するものである。
ＩＩＬ回路を有する半導体集積回路装置において、プロ
セス要因による素子バラツキの大きい（例えば、電流増
幅率ｈＦＩＥ、トランジスタのコレクターエミ・ツタ間
耐圧Ｂ Ｖ ｃｚ ｏ等）ＩＩＬ回路の低温での動作を
保証するためには、低温テストを実施する必要があった
っ また、全敬低温テス）・実施が不可能な場合等、ＩＩＬ
回路をモニターするための単体トラノジスタ゛を半導体
集積装置を構成するチ・ツブ上の一角に入れておき、そ
の単体トラノジスタの特性をウエハテス１−で測定し、
規格外のものをリボエフ１−する方法も考えられるが、
チップ内の素子特性のバラツキや素子の均一性の問題が
あり、実際には低温不良率を１１００ｐｐ程度以下に押
さえることは不可能であった。
セス要因による素子バラツキの大きい（例えば、電流増
幅率ｈＦＩＥ、トランジスタのコレクターエミ・ツタ間
耐圧Ｂ Ｖ ｃｚ ｏ等）ＩＩＬ回路の低温での動作を
保証するためには、低温テストを実施する必要があった
っ また、全敬低温テス）・実施が不可能な場合等、ＩＩＬ
回路をモニターするための単体トラノジスタ゛を半導体
集積装置を構成するチ・ツブ上の一角に入れておき、そ
の単体トラノジスタの特性をウエハテス１−で測定し、
規格外のものをリボエフ１−する方法も考えられるが、
チップ内の素子特性のバラツキや素子の均一性の問題が
あり、実際には低温不良率を１１００ｐｐ程度以下に押
さえることは不可能であった。
したがって、１１００ｐｐ以下のしベルで低温不良率の
低減が要求される場合、どうしても全数低温テストを実
施する必要があり、低温テスト時の温度管理が手間取る
２ハンドラー化が容易でないなどの理白により、テスＩ
・費用のアップにつながり、ひいては製品のコストアッ
プとなる問題点があった。
低減が要求される場合、どうしても全数低温テストを実
施する必要があり、低温テスト時の温度管理が手間取る
２ハンドラー化が容易でないなどの理白により、テスＩ
・費用のアップにつながり、ひいては製品のコストアッ
プとなる問題点があった。
この発明は、上記のような問題点を解消するなめになさ
れたもので、低温テストを実施することなしに、ＩＩＬ
回路の低温動作保証を高信頼度で達成できる回路を提供
することを目的とする。
れたもので、低温テストを実施することなしに、ＩＩＬ
回路の低温動作保証を高信頼度で達成できる回路を提供
することを目的とする。
この発明に係るＩＩＬ回路の低温動作保証回路は、バイ
アス安定化用コノデシサ接続端子を有するＥＣＬ （エ
ミッタ・カップノしド・ロジック）回路をテストされる
へきＩＩＬ回路と積層に構成するようにしたものであり
、前記バイアス安定化コンデンサ接続端子を流用してＥ
ＣＬ回路のバイアス電流（これはとりもなおさずＩＩＬ
回路のイ。
アス安定化用コノデシサ接続端子を有するＥＣＬ （エ
ミッタ・カップノしド・ロジック）回路をテストされる
へきＩＩＬ回路と積層に構成するようにしたものであり
、前記バイアス安定化コンデンサ接続端子を流用してＥ
ＣＬ回路のバイアス電流（これはとりもなおさずＩＩＬ
回路のイ。
ジエクンヨノ電流となる。なぜなら積層構造をなってい
るからである。）を可変する電流設定手段を設けたもの
である。
るからである。）を可変する電流設定手段を設けたもの
である。
この発明においては、ＩＩＬ回路のインジェクション電
流を可変してテストすることにより、常温テス）・のみ
てもかなりなしベルで動作マージノのチエツクができる
ため、低温での動作保証が可能になり、１１００ｐｐ以
下の低温不良率が要求された場合でも、低温テストを実
施する必要がなくなる。
流を可変してテストすることにより、常温テス）・のみ
てもかなりなしベルで動作マージノのチエツクができる
ため、低温での動作保証が可能になり、１１００ｐｐ以
下の低温不良率が要求された場合でも、低温テストを実
施する必要がなくなる。
以下、この発明の一実施例を図面につＬ）で説明する。
図において、１はＥＣＬ回路て、Ｑ＋〜Ｑ４は１、う、
ジス々、Ｉｓは定電流源である４、２はＩＩＬ回路、３
はバイアス安定化用コ、プレ叶接続端子である。、４は
前記ＩＩＬ回路２のイ、コエクタ端子であり、ＥＣＬ回
路１とＩＩＬ回路２が積層に接続されているので、ＥＣ
Ｌ回路１の回路電流がＩＩＬ回路２のインンエク、ヨＪ
電流として供給されることになる。５は前記バイアス安
定化用コノデノサ接続端子３に電流を流入したり、流出
したりしてイノジエクノヨノ電流を変更する電流設定手
段であり、流入させるには抵抗器を介して電圧を印加し
たり、あるいは流出させるにはレヤノ１〜抵抗器を接続
したりすればよい、：、そして、ＥＣＬ回路１のバイア
ス安定化用コ、デーサ接続端子３は、通常使用時はコン
デンサが接続されている。
ジス々、Ｉｓは定電流源である４、２はＩＩＬ回路、３
はバイアス安定化用コ、プレ叶接続端子である。、４は
前記ＩＩＬ回路２のイ、コエクタ端子であり、ＥＣＬ回
路１とＩＩＬ回路２が積層に接続されているので、ＥＣ
Ｌ回路１の回路電流がＩＩＬ回路２のインンエク、ヨＪ
電流として供給されることになる。５は前記バイアス安
定化用コノデノサ接続端子３に電流を流入したり、流出
したりしてイノジエクノヨノ電流を変更する電流設定手
段であり、流入させるには抵抗器を介して電圧を印加し
たり、あるいは流出させるにはレヤノ１〜抵抗器を接続
したりすればよい、：、そして、ＥＣＬ回路１のバイア
ス安定化用コ、デーサ接続端子３は、通常使用時はコン
デンサが接続されている。
前記回路により、ＩＩＬ回＃５２のテストを行う場合に
ついて考える。
ついて考える。
バイアス安定化用コンデシサ接続端子３に接続された電
流設定手段５により外部から電流を流し込んだり、引っ
張り出したりすることにより、ＥＣＬ回路１の電流が可
変できることは図より明らかである。
流設定手段５により外部から電流を流し込んだり、引っ
張り出したりすることにより、ＥＣＬ回路１の電流が可
変できることは図より明らかである。
ＥＣＬ回Ｈ１ｒ１の電流を可変する乙とはＩＩＬ回路２
のインジェクション電流を可変することになり、種々の
電流レベルでのチエツクが可能となるため、ＩＩＬ回路
２の動作マージノを厳密に確認することができる。
のインジェクション電流を可変することになり、種々の
電流レベルでのチエツクが可能となるため、ＩＩＬ回路
２の動作マージノを厳密に確認することができる。
一例として、電流増幅率ｈ ＦＫが低めにばらついて、
低温時にｈｒｉが低下するため、次段がドライブできな
くなる低温不良について考えてみる。この場合、バイア
ス安定化用コノデシサ接続端子３より電流を引っ張り出
すことにより、インジェクション電流を減らしてテスト
することにより、常温状態で低温不具合症状を再現する
ことができ、常温のみのチエツクで低温不良品を発見で
きる。
低温時にｈｒｉが低下するため、次段がドライブできな
くなる低温不良について考えてみる。この場合、バイア
ス安定化用コノデシサ接続端子３より電流を引っ張り出
すことにより、インジェクション電流を減らしてテスト
することにより、常温状態で低温不具合症状を再現する
ことができ、常温のみのチエツクで低温不良品を発見で
きる。
なお、上記実施例では、ＥＣＬ回路１の内部回路構成と
して図面に記載のものについて説明したが、種々変型が
考えられることばいうまでもない。
して図面に記載のものについて説明したが、種々変型が
考えられることばいうまでもない。
以上説明したように、この発明は、バイアス安定化用コ
ノデノサ接続端子を有するＥＣＬ回路とテストされるへ
きＩＩＬ回路を積層に構成し、バイアス安定化用コシデ
ンサ接続端子に接続した電？ａ 設定手段によりＩＩＬ
回路のイルエクショノ電流を可変できろようにしたので
、ＩＩＬ回路の動作マーじ、チエ・ツクが常温のみて容
易に行え、低温テス１−を実施する必要がなくなるため
、テス）〜費用の削減の効果がある。
ノデノサ接続端子を有するＥＣＬ回路とテストされるへ
きＩＩＬ回路を積層に構成し、バイアス安定化用コシデ
ンサ接続端子に接続した電？ａ 設定手段によりＩＩＬ
回路のイルエクショノ電流を可変できろようにしたので
、ＩＩＬ回路の動作マーじ、チエ・ツクが常温のみて容
易に行え、低温テス１−を実施する必要がなくなるため
、テス）〜費用の削減の効果がある。
また、通常使用時の端子を使用して、テストが行えるた
め、デス１−用の端子を設ける必要もなく、実使用上は
何ら制約を受けない利点を有する。
め、デス１−用の端子を設ける必要もなく、実使用上は
何ら制約を受けない利点を有する。
図面はこの発明の一実施例によるＩＩＬ回路の低温動作
保証回路装置を示す図である。 図において、１はＥＣＬ回路、２はＩＩＬ回路、３ばバ
イアス安定化用コ、デ、す接続端子である。 乙はＩＩＬのイＪジェクタ端子、５は電流設定手段であ
ろう １：ＥＣ１回路
保証回路装置を示す図である。 図において、１はＥＣＬ回路、２はＩＩＬ回路、３ばバ
イアス安定化用コ、デ、す接続端子である。 乙はＩＩＬのイＪジェクタ端子、５は電流設定手段であ
ろう １：ＥＣ１回路
Claims (1)
- ＥＣＬ回路とＩＩＬ回路とを積層構造に設け、前記ＥＣ
Ｌ回路のバイアス安定用コンデンサ接続端子より電流を
流入または流出させて、前記ＩＩＬ回路のインジェクシ
ョン電流を変更する電流設定手段を設けたことを特徴と
するＩＩＬ回路の低温動作保証回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2235305A JPH04113715A (ja) | 1990-09-03 | 1990-09-03 | Ｉｉｌ回路の低温動作保証回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2235305A JPH04113715A (ja) | 1990-09-03 | 1990-09-03 | Ｉｉｌ回路の低温動作保証回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04113715A true JPH04113715A (ja) | 1992-04-15 |
Family
ID=16984151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2235305A Pending JPH04113715A (ja) | 1990-09-03 | 1990-09-03 | Ｉｉｌ回路の低温動作保証回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04113715A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10569266B2 (en) | 2016-06-22 | 2020-02-25 | Toyota Boshoku Kabushiki Kaisha | Ion exchanger |
-
1990
- 1990-09-03 JP JP2235305A patent/JPH04113715A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10569266B2 (en) | 2016-06-22 | 2020-02-25 | Toyota Boshoku Kabushiki Kaisha | Ion exchanger |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6833281B2 (en) | On-chip substrate regulator test mode | |
| US3922707A (en) | DC testing of integrated circuits and a novel integrated circuit structure to facilitate such testing | |
| KR960026520A (ko) | 반도체 집적회로장치 | |
| JPH04113715A (ja) | Ｉｉｌ回路の低温動作保証回路 | |
| JPH0748620B2 (ja) | 電子機器装置 | |
| JPH0318346B2 (ja) | ||
| KR100326063B1 (ko) | 본딩 패드용 테스트 장치 | |
| US4171512A (en) | Circuit for preventing breakdown of a load resulting from wrong connection of a power source | |
| US20010050576A1 (en) | On-chip substrate regulator test mode | |
| JPS59145565A (ja) | 半導体装置 | |
| JPH04364432A (ja) | 温度センサの劣化検知装置 | |
| JPS60113165A (ja) | 半導体素子のバ−ンイン装置 | |
| JPH02105553A (ja) | 半導体集積回路 | |
| JPH0485848A (ja) | 半導体集積回路装置 | |
| JPH02110389A (ja) | 半導体装置の試験方法 | |
| JP2002033436A (ja) | 半導体装置 | |
| JPS60144945A (ja) | 半導体集積回路装置の測定方法 | |
| JPH04296676A (ja) | 集積回路 | |
| JPH04218937A (ja) | テープキャリアパッケージ | |
| JPS6383678A (ja) | 集積回路素子の試験方法 | |
| JPH0240954A (ja) | マスタースライス方式半導体集積回路 | |
| JPS586037A (ja) | 電源電圧供給方式 | |
| JPS62154300A (ja) | 読出し専用半導体記憶装置 | |
| JPH01152378A (ja) | 半導体装置 | |
| JPH1026658A (ja) | 半導体装置 |