JPH04113642A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH04113642A JPH04113642A JP2232912A JP23291290A JPH04113642A JP H04113642 A JPH04113642 A JP H04113642A JP 2232912 A JP2232912 A JP 2232912A JP 23291290 A JP23291290 A JP 23291290A JP H04113642 A JPH04113642 A JP H04113642A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- chip
- semiconductor device
- leads
- insulating material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 26
- 239000004642 Polyimide Substances 0.000 claims abstract description 15
- 229920001721 polyimide Polymers 0.000 claims abstract description 15
- 229920005992 thermoplastic resin Polymers 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims abstract 2
- 239000011810 insulating material Substances 0.000 claims description 33
- 239000000919 ceramic Substances 0.000 claims description 9
- 239000012774 insulation material Substances 0.000 abstract description 9
- 239000003566 sealing material Substances 0.000 abstract description 2
- 239000007767 bonding agent Substances 0.000 abstract 1
- 238000010438 heat treatment Methods 0.000 abstract 1
- 230000005855 radiation Effects 0.000 abstract 1
- 239000000565 sealant Substances 0.000 description 11
- 238000007789 sealing Methods 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 229910000831 Steel Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000011295 pitch Substances 0.000 description 2
- 239000010959 steel Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置及びその製造方法に係り、特にＴＡＢ （Ｔ
ａｐｅ ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式に
より組み立てられる半導体装置に関し、 リード間の短絡を防止して、高性能の半導体装置を提供
することを目的として、 ＴＡＢ方式を用いてフィルムキャリア上のリードとチッ
プとを電気的に接続した構成の半導体装置において、前
記リートの上部に絶縁材を設ける構成とした。また、チ
ップと電気的に接続されるリードをフィルムキャリアに
形成し、前記チップを前記フィルムキャリアに接続する
ＴＡＢ方式の半導体装置の製造方法において、前記リー
ドを形成した後に、該リードの上部の前記チップか接続
される以外の部分に絶縁材を配設する工程を設ける構成
とした。
ａｐｅ ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式に
より組み立てられる半導体装置に関し、 リード間の短絡を防止して、高性能の半導体装置を提供
することを目的として、 ＴＡＢ方式を用いてフィルムキャリア上のリードとチッ
プとを電気的に接続した構成の半導体装置において、前
記リートの上部に絶縁材を設ける構成とした。また、チ
ップと電気的に接続されるリードをフィルムキャリアに
形成し、前記チップを前記フィルムキャリアに接続する
ＴＡＢ方式の半導体装置の製造方法において、前記リー
ドを形成した後に、該リードの上部の前記チップか接続
される以外の部分に絶縁材を配設する工程を設ける構成
とした。
半導体装置及びその製造方法に係り、特にＴＡＢ （Ｔ
ａｐｅ ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式に
より組み立てられる半導体装置に関する。
ａｐｅ ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式に
より組み立てられる半導体装置に関する。
半導体の製造方法のうちＴＡＢ方式はリードピッチを小
さくできるので、多数の端子を必要とするＬＳＩ（Ｌａ
ｒｇｅ ５ｃａｌｅ ｒｎｔｅｇ−ｒａｔｅｄ Ｃ１ｒ
ｃｕｉｔ）の製造に適当である。一方、高性能の半導体
装置を提供するためには、リート間の短絡を防止するこ
とか要求される。
さくできるので、多数の端子を必要とするＬＳＩ（Ｌａ
ｒｇｅ ５ｃａｌｅ ｒｎｔｅｇ−ｒａｔｅｄ Ｃ１ｒ
ｃｕｉｔ）の製造に適当である。一方、高性能の半導体
装置を提供するためには、リート間の短絡を防止するこ
とか要求される。
ワイヤレスボンディングのうち、ＴＡＢ方式はチップを
バンブを介してフィルムキャリアに直接ホンディングす
る方式をいう。フィルムキャリアとは、ＳｎやＡｕでメ
ツキした銅箔を有機フィルムにはりつけたものをいう。
バンブを介してフィルムキャリアに直接ホンディングす
る方式をいう。フィルムキャリアとは、ＳｎやＡｕでメ
ツキした銅箔を有機フィルムにはりつけたものをいう。
第４図にＴＡＢ方式による半導体装置の組立を示す。４
１は有機フィルム、４２はチップ、４３はバンブ、４４
はリードであり、Ｓｎメツキ銅箔からなり、４５はボン
ディングツールである。リートとの接続はＡｕ−３ｎ共
晶法やＡｕ−Ａｕ熱圧着法による。
１は有機フィルム、４２はチップ、４３はバンブ、４４
はリードであり、Ｓｎメツキ銅箔からなり、４５はボン
ディングツールである。リートとの接続はＡｕ−３ｎ共
晶法やＡｕ−Ａｕ熱圧着法による。
上記従来技術を用いて、放熱板、パッケージを設けた半
導体装置を第５図に示す。有機フィルム５３はセラミッ
クパッケージ５１上に配設され、有機フィルム５３は、
その上に配設されるＳｎメツキ鋼箔で作られたリード５
４と共にフィルムキャリアを構成する。リード５４とチ
ップ５２は半田等によるバンブ５５を介して電気的に接
続される。また、チップ５２上には放熱板５９か配設さ
れ、接着剤等の封止剤５６を介してチップ５２に接着さ
れる。放熱板５９は、支持部５８を介してセラミックパ
ッケージ５１上に支持される側壁部５７により支持され
る。側壁部５７は、チップ５２を側方より封止する働き
を有する。
導体装置を第５図に示す。有機フィルム５３はセラミッ
クパッケージ５１上に配設され、有機フィルム５３は、
その上に配設されるＳｎメツキ鋼箔で作られたリード５
４と共にフィルムキャリアを構成する。リード５４とチ
ップ５２は半田等によるバンブ５５を介して電気的に接
続される。また、チップ５２上には放熱板５９か配設さ
れ、接着剤等の封止剤５６を介してチップ５２に接着さ
れる。放熱板５９は、支持部５８を介してセラミックパ
ッケージ５１上に支持される側壁部５７により支持され
る。側壁部５７は、チップ５２を側方より封止する働き
を有する。
しかし、かかる半導体装置においては以下の課題が生じ
る。即ち、チップ５２はスクライビングする時にチップ
周縁にバリ５２ａか残る。また、側壁部５６とチップ５
２とは２００μｍ程度離間してしまう。そのため、放熱
板５９の配設時又は配設後に導電性封止剤５６あるいは
バリ５２ａがリード５４に落ちて短絡させるという課題
があった。
る。即ち、チップ５２はスクライビングする時にチップ
周縁にバリ５２ａか残る。また、側壁部５６とチップ５
２とは２００μｍ程度離間してしまう。そのため、放熱
板５９の配設時又は配設後に導電性封止剤５６あるいは
バリ５２ａがリード５４に落ちて短絡させるという課題
があった。
そこで、リード間の短絡を防止して、高性能の半導体装
置を提供することを目的として、以下の手段を設けた。
置を提供することを目的として、以下の手段を設けた。
上記課題に鑑み、本発明を、ＴＡＢ方式を用いてフィル
ムキャリア上のリードとチップとを電気的に接続した構
成の半導体装置において、前記リードの上部に絶縁材を
設ける構成とした。また、チップと電気的に接続される
リードをフィルムキャリアに形成し、前記チップを前記
フィルムキャリアに接続するＴＡＢ方式の半導体装置の
製造方法において、前記リードを形成した後に、該リー
ドの上部の前記チップか接続される以外の部分に絶縁材
を配設する工程を設ける構成とした。
ムキャリア上のリードとチップとを電気的に接続した構
成の半導体装置において、前記リードの上部に絶縁材を
設ける構成とした。また、チップと電気的に接続される
リードをフィルムキャリアに形成し、前記チップを前記
フィルムキャリアに接続するＴＡＢ方式の半導体装置の
製造方法において、前記リードを形成した後に、該リー
ドの上部の前記チップか接続される以外の部分に絶縁材
を配設する工程を設ける構成とした。
絶縁剤がリードを覆うのて、チップのバリあるいは封止
剤が落ちてもリード間は短絡しない。
剤が落ちてもリード間は短絡しない。
方、絶縁剤はチップとの接続箇所には配設されないので
、チップとリードとの電気的接続を妨げない。
、チップとリードとの電気的接続を妨げない。
第１図に本発明を適用した半導体装置の側面図を示す。
本発明の特徴はり一ト１４のうち、チップ１２と接続さ
れない部分を絶縁材２０て覆ったことである。
れない部分を絶縁材２０て覆ったことである。
本発明は絶縁材２０を配設した以外は従来と同様の簡易
な構造を採っている。即ち、セラミックパッケージ１１
上に、有機フィルムＩ３及びり一ト１４からなるフィル
ムキャリアを載置して、リード】４とチップ１２をバン
プ１５を介して電気的に接続するＴＡＢ方式のワイヤレ
スボンディングを採用する。チップ上部には導電性封止
剤１６を介して放熱板１９か配置され、該放熱板１９は
、支持部１８を介してセラミックパッケージｌｌ上に支
持される側壁部１７に支持される。該側壁部１７はチッ
プ１２を側方より封止する働きを有する。
な構造を採っている。即ち、セラミックパッケージ１１
上に、有機フィルムＩ３及びり一ト１４からなるフィル
ムキャリアを載置して、リード】４とチップ１２をバン
プ１５を介して電気的に接続するＴＡＢ方式のワイヤレ
スボンディングを採用する。チップ上部には導電性封止
剤１６を介して放熱板１９か配置され、該放熱板１９は
、支持部１８を介してセラミックパッケージｌｌ上に支
持される側壁部１７に支持される。該側壁部１７はチッ
プ１２を側方より封止する働きを有する。
以下、半導体装置の各構成部分について説明する。ケー
スへの封止の形態は、セラミックＤＴＰ（Ｄｕａｌ Ｉ
ｎ−１ｉｎｅ Ｐａｃｋａｇｅ）を採る。即ち、パッケ
ージは、セラミックパッケージ１】か使用される。
スへの封止の形態は、セラミックＤＴＰ（Ｄｕａｌ Ｉ
ｎ−１ｉｎｅ Ｐａｃｋａｇｅ）を採る。即ち、パッケ
ージは、セラミックパッケージ１】か使用される。
本発明はチップのバリ１２ａや封止剤かリード１４に落
ちた場合のリード間の短絡を防止することを目的とする
ため、例えば、樹脂で気密されたプラスチックＤＩＰの
ような封止形態には適用されない。なお、ワイヤボンデ
ィング方法により組み立てられる半導体装置では、本発
明による絶縁材２０をワイヤに載置すると、該ワイヤを
破損するおそれがあるため本発明を適用することは適当
てはない。
ちた場合のリード間の短絡を防止することを目的とする
ため、例えば、樹脂で気密されたプラスチックＤＩＰの
ような封止形態には適用されない。なお、ワイヤボンデ
ィング方法により組み立てられる半導体装置では、本発
明による絶縁材２０をワイヤに載置すると、該ワイヤを
破損するおそれがあるため本発明を適用することは適当
てはない。
有機フィルム１３は、ポリイミド、ガラエポ、ポリエス
テル等から作られ、スタンダード、ワイド、スーパーの
各タイプや単層又は多層タイプの全てに本発明は適用で
きる。また、リート１４はＳｎやＡｕ等てめっきされた
鋼箔か使用される。
テル等から作られ、スタンダード、ワイド、スーパーの
各タイプや単層又は多層タイプの全てに本発明は適用で
きる。また、リート１４はＳｎやＡｕ等てめっきされた
鋼箔か使用される。
なお、バンプ１５はチップ上に形成しても、リード上に
形成してもよい。
形成してもよい。
絶縁材２０は、例えば第２図に示すような熱可塑性樹脂
を塗布したポリイミド枠２１を用いる。
を塗布したポリイミド枠２１を用いる。
第２図（ａ）に示すように、熱可塑性樹脂を塗布したポ
リイミド枠２１はフィルムキャリアに対応する矩形状で
あるか、形状は矩形に限定されない。
リイミド枠２１はフィルムキャリアに対応する矩形状で
あるか、形状は矩形に限定されない。
熱可塑樹脂２３は、第２図（ｂ）に示すように、ポリイ
ミド枠２１をリード１４部に接着する接着剤としての働
きを持つ。絶縁材２０をリード１４部に接着処理を第３
図（ａ）を参照して説明する。
ミド枠２１をリード１４部に接着する接着剤としての働
きを持つ。絶縁材２０をリード１４部に接着処理を第３
図（ａ）を参照して説明する。
なお、絶縁材２０の配設処理は、フィルムキャリアにリ
ード１４を形成した後になされる。
ード１４を形成した後になされる。
絶縁材２０は接着剤として、熱可塑性樹脂２３を使用し
ているのて熱圧着法てリート部１４に配設される。即ち
、リード１４の所定位置にポリイミド枠を配置した後に
、ＴＡＢツール３１によりポリイミド枠２２の上方より
加熱及び加重をかけつつ接着される。バＩＪ １２ ａ
や封止材１６がポリイミド枠２２の上に落ちてもリート
１４か短絡しない範囲で、ポリイミド枠２２の高さ、大
きさは変更できる。また、絶縁材２０をリード上部に配
設する工程は、リート１４の形成後でチップ１２をボン
ディングする前に行えばよく、それ以外の製造工程は従
来のものを変更させる必要かない点て簡易な半導体の製
造が図れる。絶縁材２０を配設した斜視図を第４図に示
す。第４図では、絶縁材２０はリード１４の全面に一様
に配設される。
ているのて熱圧着法てリート部１４に配設される。即ち
、リード１４の所定位置にポリイミド枠を配置した後に
、ＴＡＢツール３１によりポリイミド枠２２の上方より
加熱及び加重をかけつつ接着される。バＩＪ １２ ａ
や封止材１６がポリイミド枠２２の上に落ちてもリート
１４か短絡しない範囲で、ポリイミド枠２２の高さ、大
きさは変更できる。また、絶縁材２０をリード上部に配
設する工程は、リート１４の形成後でチップ１２をボン
ディングする前に行えばよく、それ以外の製造工程は従
来のものを変更させる必要かない点て簡易な半導体の製
造が図れる。絶縁材２０を配設した斜視図を第４図に示
す。第４図では、絶縁材２０はリード１４の全面に一様
に配設される。
絶縁材２０の配設後に、チップ１２かリート１４と接続
され、また、放熱板】９か配設される。
され、また、放熱板】９か配設される。
リード１４は絶縁材２０によりその上部を覆われるので
、チップ１２の接続時や放熱板１９の配設時にチップの
バリ１２ａや封止材１６が落ちても、絶縁材２０て停止
し、リード１４の短絡は防止できる。本発明は、リード
ピッチの小さいＬＳＩにおいて特に有効であり、高性能
な半導体装置を提供するのに役立つ。絶縁材２０はリー
ド１４の短絡を防止するため絶縁材料で形成されるか、
リード１４及びチップ１２と接触する部分のみ絶縁され
ていればよい。なお、チップのバリ１２ａや封止剤１６
を停止てきれば良く、必ずしもり一ド１４又は／及びチ
ップ１２と密着する必要はない。
、チップ１２の接続時や放熱板１９の配設時にチップの
バリ１２ａや封止材１６が落ちても、絶縁材２０て停止
し、リード１４の短絡は防止できる。本発明は、リード
ピッチの小さいＬＳＩにおいて特に有効であり、高性能
な半導体装置を提供するのに役立つ。絶縁材２０はリー
ド１４の短絡を防止するため絶縁材料で形成されるか、
リード１４及びチップ１２と接触する部分のみ絶縁され
ていればよい。なお、チップのバリ１２ａや封止剤１６
を停止てきれば良く、必ずしもり一ド１４又は／及びチ
ップ１２と密着する必要はない。
なお、本発明のような絶縁材２０を配設するのではなく
、例えばレジストをリード１４の上に塗布する方法も考
えられる。しかし、該方法では、支持部１８がリード１
４に例えば２００μｍ程度と近接すると、レジストか支
持部１８上にも塗布されてしまい、側壁部Ｉ７を形成し
てチップ１２を封止する際に封止不良箇所かできてしま
うという問題かあり、量産性に向かない。従って、本発
明はかかる問題を解決して、量産性ある高性能な半導体
装置を提供てきるという特徴も有する。但し絶縁材２０
は本実施例のように固体の枠に限定されない。
、例えばレジストをリード１４の上に塗布する方法も考
えられる。しかし、該方法では、支持部１８がリード１
４に例えば２００μｍ程度と近接すると、レジストか支
持部１８上にも塗布されてしまい、側壁部Ｉ７を形成し
てチップ１２を封止する際に封止不良箇所かできてしま
うという問題かあり、量産性に向かない。従って、本発
明はかかる問題を解決して、量産性ある高性能な半導体
装置を提供てきるという特徴も有する。但し絶縁材２０
は本実施例のように固体の枠に限定されない。
支持部１８は封止剤としての役割を持ち、側壁部１７を
セラミックパッケージ１１に接着する。
セラミックパッケージ１１に接着する。
そのため、接着剤等か使用される。側壁部１７は側方よ
りチップ】２を封止する働きを有する。側壁部１７の形
状は変形できる。放熱板１９は封止剤１６を介してチッ
プ１２に載置され、半導体装置内部の熱を放熱する。
りチップ】２を封止する働きを有する。側壁部１７の形
状は変形できる。放熱板１９は封止剤１６を介してチッ
プ１２に載置され、半導体装置内部の熱を放熱する。
以上説明したように、本発明によれば、リードは絶縁材
で保護されるため、チップのパリや封止剤か落ちた場合
でも絶縁材かそれらを停止して、リードの短絡か防止す
る。
で保護されるため、チップのパリや封止剤か落ちた場合
でも絶縁材かそれらを停止して、リードの短絡か防止す
る。
第１図は本発明を適用した半導体装置の側面図、第２図
は絶縁材の構造を説明するだめの図、第３図（ａ）は絶
縁材の接着処理を説明する図、第３図（ｂ）は絶縁材接
着後の要部斜視図、第４図はＴＡＢ方式を説明するため
の図、第５図は従来技術の課題を説明するための図であ
る。 図において、 】】、５１はセラミックパッケージ、 ２．５２はチップ、 ３．５３は有機フィルム、 ４．５４はリード、 ５．５５はバンブ、 ６．５６は封止剤、 １７．５７は側壁部、 １８．５８は支持部、 １９５９は放熱板、 ２０は絶縁材、 ２１は熱可塑性樹脂付ポロイミド枠、 ２２はポリイミド、 ２３は熱可塑性樹脂、 ３１はＴＡＢツール、 ４１は有機フィルム、 ４２はチップ、 ４３はバンブ、 ４４はＳｎめっき銅箔、 ４５はボンディングツール を示す。 第３図（ａ） 第３図（ｂ）
は絶縁材の構造を説明するだめの図、第３図（ａ）は絶
縁材の接着処理を説明する図、第３図（ｂ）は絶縁材接
着後の要部斜視図、第４図はＴＡＢ方式を説明するため
の図、第５図は従来技術の課題を説明するための図であ
る。 図において、 】】、５１はセラミックパッケージ、 ２．５２はチップ、 ３．５３は有機フィルム、 ４．５４はリード、 ５．５５はバンブ、 ６．５６は封止剤、 １７．５７は側壁部、 １８．５８は支持部、 １９５９は放熱板、 ２０は絶縁材、 ２１は熱可塑性樹脂付ポロイミド枠、 ２２はポリイミド、 ２３は熱可塑性樹脂、 ３１はＴＡＢツール、 ４１は有機フィルム、 ４２はチップ、 ４３はバンブ、 ４４はＳｎめっき銅箔、 ４５はボンディングツール を示す。 第３図（ａ） 第３図（ｂ）
Claims (6)
- （１）ＴＡＢ方式を用いてフィルムキャリア上のリード
（１４）とチップ（１２）とを電気的に接続した構成の
半導体装置において、 前記リード（１４）の上部に絶縁材（２０）を設けたこ
とを特徴とする半導体装置。 - （２）前記絶縁材（２０）をポリイミド材（２２）とし
たことを特徴とする請求項１記載の半導体装置。 - （３）前記半導体装置はセラミックパッケージ（１１）
を有することを特徴とする請求項１又は２記載の半導体
装置。 - （４）前記半導体装置は放熱板（１９）を有することを
特徴する請求項１乃至３のうちいずれか１項記載の半導
体装置。 - （５）チップ（１２）と電気的に接続されるリード（１
４）をフィルムキャリアに形成し、前記チップ（１２）
を前記フィルムキャリアに接続するＴＡＢ方式の半導体
装置の製造方法において、前記リードを形成した後に、
該リード（１４）の上部の前記チップ（１２）が接続さ
れる以外の部分に絶縁材（２０）を配設する工程を設け
たことを特徴とする半導体装置の製造方法。 - （６）前記絶縁材（２０）を配設する工程は、前記絶縁
材（２０）を熱可塑性樹脂（２３）を介して前記リード
（１４）接着し、配設することを特徴とする請求項５項
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2232912A JPH04113642A (ja) | 1990-09-03 | 1990-09-03 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2232912A JPH04113642A (ja) | 1990-09-03 | 1990-09-03 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04113642A true JPH04113642A (ja) | 1992-04-15 |
Family
ID=16946787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2232912A Pending JPH04113642A (ja) | 1990-09-03 | 1990-09-03 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04113642A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11274452B2 (en) | 2015-07-22 | 2022-03-15 | Akzenta Paneele + Profile Gmbh | Panel |
-
1990
- 1990-09-03 JP JP2232912A patent/JPH04113642A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11274452B2 (en) | 2015-07-22 | 2022-03-15 | Akzenta Paneele + Profile Gmbh | Panel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6780668B1 (en) | Package of semiconductor device and method of manufacture thereof | |
| US5949142A (en) | Chip size package and method of manufacturing the same | |
| JPH02174255A (ja) | 半導体集積回路装置 | |
| US7006353B2 (en) | Apparatus and method for attaching a heat sink to an integrated circuit module | |
| JP3565090B2 (ja) | 半導体装置の製造方法 | |
| US6903464B2 (en) | Semiconductor die package | |
| CN1071493C (zh) | 一种tab带和使用该tab带的半导体器件 | |
| US6101098A (en) | Structure and method for mounting an electric part | |
| JP2000150560A (ja) | バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
| JPH04113642A (ja) | 半導体装置及びその製造方法 | |
| JP2000021935A (ja) | 電子部品実装体及びその製造方法 | |
| JPS63284831A (ja) | 混成集積回路の製造方法 | |
| US6278183B1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2841825B2 (ja) | 混成集積回路 | |
| JP2000286360A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2848346B2 (ja) | 電子部品の実装方法 | |
| JPH05315481A (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| KR101708870B1 (ko) | 적층형 반도체 패키지 및 이의 제조방법 | |
| JP3586867B2 (ja) | 半導体装置、その製造方法及びその実装方法並びにこれを実装した回路基板 | |
| JP3033541B2 (ja) | Ｔａｂテープ、半導体装置及び半導体装置の製造方法 | |
| JP2861984B2 (ja) | 半導体装置、および該半導体装置の製造方法 | |
| JP3055362B2 (ja) | 半導体装置 | |
| JPH08181168A (ja) | 半導体装置 | |
| JPS5824014B2 (ja) | 実装体の製造方法 | |
| JP2004288813A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |