JPH04110891A - アクティブマトリクス型液晶表示装置 - Google Patents
アクティブマトリクス型液晶表示装置Info
- Publication number
- JPH04110891A JPH04110891A JP22971490A JP22971490A JPH04110891A JP H04110891 A JPH04110891 A JP H04110891A JP 22971490 A JP22971490 A JP 22971490A JP 22971490 A JP22971490 A JP 22971490A JP H04110891 A JPH04110891 A JP H04110891A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- signal
- voltage
- liquid crystal
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 33
- 239000011159 matrix material Substances 0.000 title claims description 12
- 210000002858 crystal cell Anatomy 0.000 abstract description 14
- 230000000630 rising effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 1
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、アクティブマトリクス型液晶表示装置に関
するものである。
するものである。
（従来の技術）
例えば、薄膜トランジスタ等のスイッチング素子が液晶
セルに接続され、このスイッチング素子を介して液晶セ
ルに入力信号電圧が印加されるアクティブマトリクス型
液晶表示装置が、カラーテレビジョンやＯＡ（オフィー
スオートメーション）端末等に広く普及しつつある。
セルに接続され、このスイッチング素子を介して液晶セ
ルに入力信号電圧が印加されるアクティブマトリクス型
液晶表示装置が、カラーテレビジョンやＯＡ（オフィー
スオートメーション）端末等に広く普及しつつある。
この液晶表示装置の駆動方法として、線順次走査法が知
られているが、走査電極自体の高抵抗に起因して走査電
圧か歪むという問題がある。走査電圧が歪むと、走査電
極への走査電圧の印加を停止した直後にすぐにはオフ状
態に立下がらず、次の画素に不要な電圧か印加されてし
まい、画像かにじんだり、文字の境界が不鮮明になった
りし、表示品質が低下する。
られているが、走査電極自体の高抵抗に起因して走査電
圧か歪むという問題がある。走査電圧が歪むと、走査電
極への走査電圧の印加を停止した直後にすぐにはオフ状
態に立下がらず、次の画素に不要な電圧か印加されてし
まい、画像かにじんだり、文字の境界が不鮮明になった
りし、表示品質が低下する。
そこで、走査電圧の印加時間を、その走査電極が接続さ
れた画素に対応する信号電極への信号電圧の印加時間よ
りも短くすることにより、次の行に信号電圧を印加する
際に、前の行に印加されていた信号電圧が影響を与える
ことがなく、画像のにじみや不鮮明さといった問題点を
解決するための駆動方法か提案されている（特開昭６３
−１１８１２８号公報参照）。
れた画素に対応する信号電極への信号電圧の印加時間よ
りも短くすることにより、次の行に信号電圧を印加する
際に、前の行に印加されていた信号電圧が影響を与える
ことがなく、画像のにじみや不鮮明さといった問題点を
解決するための駆動方法か提案されている（特開昭６３
−１１８１２８号公報参照）。
（発明が解決しようとする問題点）
ところで、最近、液晶表示装置を大画面化、高精細化お
よび大表示容量化することが望まれており、その際に、
１走査電極に与えられる走査パルス幅が必然的に短くな
ってしまう。このため、上記駆動方法では、走査電圧の
立下がり時における歪みに対する解決はなされても、立
上がり時における歪みによる問題、即ち、走査パルス幅
の間に画素に十分な情報を書き込むことができないとい
う問題点があった。
よび大表示容量化することが望まれており、その際に、
１走査電極に与えられる走査パルス幅が必然的に短くな
ってしまう。このため、上記駆動方法では、走査電圧の
立下がり時における歪みに対する解決はなされても、立
上がり時における歪みによる問題、即ち、走査パルス幅
の間に画素に十分な情報を書き込むことができないとい
う問題点があった。
本発明は、上記の課題に鑑みなされたものであり、走査
電圧の立下がり時における歪みおよび立上がり時におけ
る歪みによる影響を解消して、表示品質に優れたアクテ
ィブマトリクス型液晶表示装置を提供することを目的と
する。
電圧の立下がり時における歪みおよび立上がり時におけ
る歪みによる影響を解消して、表示品質に優れたアクテ
ィブマトリクス型液晶表示装置を提供することを目的と
する。
（問題点を解決するための手段）
前記課題を解決するために、この発明のアクティブマト
リクス型液晶表示装置は、 複数の走査電極と、 複数の信号電極と、 これらの交点に設けられ、これらにそれぞれ第１のトラ
ンジスタを介して接続された画素電極と、走査電極を順
次選択する走査電極駆動回路と、各走査電極か選択され
ている間に信号電極を順次選択して信号を印加する信号
電極駆動回路とを備え、 上記信号電極駆動回路が、各走査電極毎および各信号電
極毎に信号の極性を反転し、 さらに、各画素電極に対応して設けられ、上記第１のト
ランジスタを介して接続された走査電極よりも一つ先に
選択される走査電極および上記第１のトランジスタを介
して接続された信号電極よりも一つ後に選択される信号
電極に、各画素電極を接続する第２のトランジスタを備
えたことを特徴とするものである。
リクス型液晶表示装置は、 複数の走査電極と、 複数の信号電極と、 これらの交点に設けられ、これらにそれぞれ第１のトラ
ンジスタを介して接続された画素電極と、走査電極を順
次選択する走査電極駆動回路と、各走査電極か選択され
ている間に信号電極を順次選択して信号を印加する信号
電極駆動回路とを備え、 上記信号電極駆動回路が、各走査電極毎および各信号電
極毎に信号の極性を反転し、 さらに、各画素電極に対応して設けられ、上記第１のト
ランジスタを介して接続された走査電極よりも一つ先に
選択される走査電極および上記第１のトランジスタを介
して接続された信号電極よりも一つ後に選択される信号
電極に、各画素電極を接続する第２のトランジスタを備
えたことを特徴とするものである。
（作用）
本発明によれば、各画素電極（ｎ行目、ｍ列目の画素電
極）に印加される信号電圧と、この画素が接続された走
査電極より一つ前に選択される走査電極（ｎ−１行目の
走査電極）および、この画素電極が接続された信号電極
よりも一つ後に選択される信号電極（ｍ＋１列目の信号
電極）に接続された画素電極（ｎ−１行目、ｍ＋１列目
の画素電極）に印加される信号電圧とは極性が同じであ
り、また上記ｎ行目、ｍ列目の画素電極への信号電圧の
印加より、ｎ−１行目、ｍ＋１列目の画素電極への信号
電圧の印加が先に起こる。従って、各ｎ行目、ｍ列目の
画素電極に信号電圧が印加されるに先立ち、ｎ−１行目
、ｍ＋１列目の画素電極に印加される信号がｎ行目、ｍ
列目の画素電極にも印加される。このため、ｎ行目、ｍ
列目への信号電圧の印加の開始から該画素電極がその信
号電圧に達するまでの時間を短縮することができる。
極）に印加される信号電圧と、この画素が接続された走
査電極より一つ前に選択される走査電極（ｎ−１行目の
走査電極）および、この画素電極が接続された信号電極
よりも一つ後に選択される信号電極（ｍ＋１列目の信号
電極）に接続された画素電極（ｎ−１行目、ｍ＋１列目
の画素電極）に印加される信号電圧とは極性が同じであ
り、また上記ｎ行目、ｍ列目の画素電極への信号電圧の
印加より、ｎ−１行目、ｍ＋１列目の画素電極への信号
電圧の印加が先に起こる。従って、各ｎ行目、ｍ列目の
画素電極に信号電圧が印加されるに先立ち、ｎ−１行目
、ｍ＋１列目の画素電極に印加される信号がｎ行目、ｍ
列目の画素電極にも印加される。このため、ｎ行目、ｍ
列目への信号電圧の印加の開始から該画素電極がその信
号電圧に達するまでの時間を短縮することができる。
即ち、走査電圧の立上がりの歪みによる影響を解消する
ことができる。
ことができる。
（実施例）
第１図は、この発明の一実施例に係るアクティブマトリ
クス型液晶表示装置を構成する液晶セルアレイを示す図
である。この液晶セルアレイ１０は、複数の走査電極（
ゲート電極） Ｇｎ−１、Ｇｎと、複数の信号電極（ド
レイン電極） Ｄｍ、 Ｄｍ＋１とを互いに交差して設
けるとともに、各交差部分に設けられた液晶セル１２
（ｎ−１） 、 （ｍ＋１）、１２ｎ、ｍの画素電極１
４ （ｎ−１） 、 （ｍ＋１）、１４ｎ、ｍと、これ
らを駆動する薄膜トランジスタ１８ （ｎ−１） 、
（ｍ＋１）、１８ｎｍ（第１トランジスタ）、および２
０ （ｎ−１） 、 （ｍ＋１）、２Ｏｎ、ｍ（第２ト
ランジスタ）を有する。第１トランジスタ１８ｎ、ｒｒ
＋は、画素電極１４ｎ、ｍをｎ行目の走査電極Ｇｎとｍ
列目の信号電極Ｄｍとに接続する。一方、第２トランジ
スタ２Ｏｎ、ｍは１４ｎ、ｍをｎ−１行目の走査電極Ｇ
ｎ−１とｍ＋１列目の信号電極Ｄｍ＋１とに接続する。
クス型液晶表示装置を構成する液晶セルアレイを示す図
である。この液晶セルアレイ１０は、複数の走査電極（
ゲート電極） Ｇｎ−１、Ｇｎと、複数の信号電極（ド
レイン電極） Ｄｍ、 Ｄｍ＋１とを互いに交差して設
けるとともに、各交差部分に設けられた液晶セル１２
（ｎ−１） 、 （ｍ＋１）、１２ｎ、ｍの画素電極１
４ （ｎ−１） 、 （ｍ＋１）、１４ｎ、ｍと、これ
らを駆動する薄膜トランジスタ１８ （ｎ−１） 、
（ｍ＋１）、１８ｎｍ（第１トランジスタ）、および２
０ （ｎ−１） 、 （ｍ＋１）、２Ｏｎ、ｍ（第２ト
ランジスタ）を有する。第１トランジスタ１８ｎ、ｒｒ
＋は、画素電極１４ｎ、ｍをｎ行目の走査電極Ｇｎとｍ
列目の信号電極Ｄｍとに接続する。一方、第２トランジ
スタ２Ｏｎ、ｍは１４ｎ、ｍをｎ−１行目の走査電極Ｇ
ｎ−１とｍ＋１列目の信号電極Ｄｍ＋１とに接続する。
この液晶セル１２ｎｍの他方の電極は、互に連続した共
通電極ＣＯＭである。
通電極ＣＯＭである。
第２図は、本実施例に係る液晶表示装置のブロック図を
示す。走査電極Ｇｎ−１、Ｇｎが走査電極駆動回路２２
に接続されるとともに、奇数列の信号電極Ｄ１、Ｄ２１
．１．Ｄ２Ｍ−１が、第１信号電極駆動回路２４に、偶
数列の信号電極Ｄ２、Ｄ４１．、。
示す。走査電極Ｇｎ−１、Ｇｎが走査電極駆動回路２２
に接続されるとともに、奇数列の信号電極Ｄ１、Ｄ２１
．１．Ｄ２Ｍ−１が、第１信号電極駆動回路２４に、偶
数列の信号電極Ｄ２、Ｄ４１．、。
Ｄ２Ｍが、第２信号電極駆動回路２６にそれぞれ接続さ
れる。
れる。
第１信号電極駆動回路２４と、第２信号電極駆動回路２
６とは互に逆極性の信号電圧を発生する。
６とは互に逆極性の信号電圧を発生する。
また、信号電圧の極性は、各フレーム毎に反転されるの
みならず、各走査電極毎に、また各信号電極毎に反転さ
れる。
みならず、各走査電極毎に、また各信号電極毎に反転さ
れる。
このように構成される液晶表示装置の駆動方法を、第３
図を参照しながら説明する。
図を参照しながら説明する。
なお、第３図中、参照符号３０は、ｍ列目の信号電極Ｄ
ｍに印加される信号電圧の波形を示し、この波形３０は
、ｍ＋１列目の信号電極Ｄｍ＋１に印加される信号電圧
の波形３２と極性が反転している。
ｍに印加される信号電圧の波形を示し、この波形３０は
、ｍ＋１列目の信号電極Ｄｍ＋１に印加される信号電圧
の波形３２と極性が反転している。
そこで、ｎ−１行目の走査電極Ｇｎ−１に対する走査電
圧（第３図中、波形３４参照）の印加時間終了後、所定
時間Ｔだけ経過し、ｎ行目の走査電極Ｇｎに走査電圧（
第３図中、波形３６参照）の印加が開始される。
圧（第３図中、波形３４参照）の印加時間終了後、所定
時間Ｔだけ経過し、ｎ行目の走査電極Ｇｎに走査電圧（
第３図中、波形３６参照）の印加が開始される。
このように、本実施例では、ｎ−１行目とｎ行目との間
に走査電圧停止時間としての所定時間Ｔが設けられてい
るため、ｎ−１行目の走査電極Ｇｎ−１に印加される走
査電圧が、ｎ行目の走査電極Ｇｎに影響を及ぼすことを
有効に阻止できるという効果が得られる。
に走査電圧停止時間としての所定時間Ｔが設けられてい
るため、ｎ−１行目の走査電極Ｇｎ−１に印加される走
査電圧が、ｎ行目の走査電極Ｇｎに影響を及ぼすことを
有効に阻止できるという効果が得られる。
また、ｎ−１行目の走査電極Ｇｎ−１に走査電圧が印加
され、ｍ＋１列目の信号電極Ｄｍ＋１に波形３２の信号
電圧が印加されると、第２トランジスタ２０ｎｍを介し
て液晶セル１２ｎｍの電圧が立上がる。その後、ｎ行目
の走査電極Ｇｎに波形３６の走査電圧が印加されるとと
もに、ｍ列目の信号電極Ｄｍに波形３０の信号電圧が印
加されると、第１トランジスタ１８ｎｍを介して液晶セ
ル１２ｎｍに情報が書き込まれる。
され、ｍ＋１列目の信号電極Ｄｍ＋１に波形３２の信号
電圧が印加されると、第２トランジスタ２０ｎｍを介し
て液晶セル１２ｎｍの電圧が立上がる。その後、ｎ行目
の走査電極Ｇｎに波形３６の走査電圧が印加されるとと
もに、ｍ列目の信号電極Ｄｍに波形３０の信号電圧が印
加されると、第１トランジスタ１８ｎｍを介して液晶セ
ル１２ｎｍに情報が書き込まれる。
この時、信号電圧の極性は、各走査電極Ｇ毎に、また各
信号電極り毎に反転されているので、ｎ１１行目走査電
極が選択されている間に、ｍ＋１列目の信号電極を介し
て、ｎ行目、ｍ列目の画素電極に印加される信号電圧と
、ｎ行目の走査電極が選択されている間に、ｍ列目の信
号電極を介してｎ行目、ｍ列目の画素電極に書込まれる
信号電圧とでは、その極性が等しくなる。このように、
ｎ行目、ｍ列目の画素電極１４ｎｍには、第１トランジ
スタ１８ｎｍを通しての書込みに先立ち、第２トランジ
スタ２０ｎｍを通して同極性の信号が印加される。従っ
て、第２トランジスタ２０ｎｍを通しての信号電圧印加
により立上がり、第１トランジスタ１８ｎｍを通しての
信号電圧により表示内容がデータが確定することとなる
。
信号電極り毎に反転されているので、ｎ１１行目走査電
極が選択されている間に、ｍ＋１列目の信号電極を介し
て、ｎ行目、ｍ列目の画素電極に印加される信号電圧と
、ｎ行目の走査電極が選択されている間に、ｍ列目の信
号電極を介してｎ行目、ｍ列目の画素電極に書込まれる
信号電圧とでは、その極性が等しくなる。このように、
ｎ行目、ｍ列目の画素電極１４ｎｍには、第１トランジ
スタ１８ｎｍを通しての書込みに先立ち、第２トランジ
スタ２０ｎｍを通して同極性の信号が印加される。従っ
て、第２トランジスタ２０ｎｍを通しての信号電圧印加
により立上がり、第１トランジスタ１８ｎｍを通しての
信号電圧により表示内容がデータが確定することとなる
。
第４図は、本実施例によって得られる画素電圧の波形図
を示す。同図で、Ｔｎ−１が、ｎ−１行目、ｍ＋１列目
の画素電極の選択駆動に伴う、ｎ行目、ｍ列目の画素電
極の立上がりが起こる期間を示し、Ｔｎが、ｎ行目、ｍ
列目の画素電極の選択駆動による、ｎ行目、ｍ列目の画
素電極の信号電圧の確率が起こる期間を示す。Ｔｄは、
確立した信号電圧が、略そのまま維持される期間であり
、次にｎ−１行目、ｍ＋１列目の画素電極が選択駆動さ
れるより少し前まで続く。期間Ｔｎ−１、Ｔｎの終了時
に急俊に変化するのは、ゲート電圧が立下がる時、トラ
ンジスタのゲート、ソース間の静電容量により、ソース
電圧が降下するためである。
を示す。同図で、Ｔｎ−１が、ｎ−１行目、ｍ＋１列目
の画素電極の選択駆動に伴う、ｎ行目、ｍ列目の画素電
極の立上がりが起こる期間を示し、Ｔｎが、ｎ行目、ｍ
列目の画素電極の選択駆動による、ｎ行目、ｍ列目の画
素電極の信号電圧の確率が起こる期間を示す。Ｔｄは、
確立した信号電圧が、略そのまま維持される期間であり
、次にｎ−１行目、ｍ＋１列目の画素電極が選択駆動さ
れるより少し前まで続く。期間Ｔｎ−１、Ｔｎの終了時
に急俊に変化するのは、ゲート電圧が立下がる時、トラ
ンジスタのゲート、ソース間の静電容量により、ソース
電圧が降下するためである。
図示のように、各画素１２ｎｍの選択駆動が始まる時点
では、既に信号電圧に近い値になっているので、各画素
１２ｎｍの選択駆動か始まってから、その信号電圧に達
するまでの時間を短縮することかできる。従って、走査
周期が短くなっても、所定の情報を十分に書き込むこと
ができる。このため、走査電極抵抗による走査電圧の歪
みに起因して十分な情報を書き込むことができないとい
う問題点が解消される。
では、既に信号電圧に近い値になっているので、各画素
１２ｎｍの選択駆動か始まってから、その信号電圧に達
するまでの時間を短縮することかできる。従って、走査
周期が短くなっても、所定の情報を十分に書き込むこと
ができる。このため、走査電極抵抗による走査電圧の歪
みに起因して十分な情報を書き込むことができないとい
う問題点が解消される。
さらに、信号電圧の極性を１列毎に反転させるために、
第２図に示すように、奇数列の信号電極Ｄ２ｍ−１が第
１信号電極駆動回路２４に接続されるとともに、偶数列
の信号電極Ｄ２ｍが第２信号電極駆動回路２６に接続さ
れている。従って、駆動回路が簡単な構成となるという
利点がある。
第２図に示すように、奇数列の信号電極Ｄ２ｍ−１が第
１信号電極駆動回路２４に接続されるとともに、偶数列
の信号電極Ｄ２ｍが第２信号電極駆動回路２６に接続さ
れている。従って、駆動回路が簡単な構成となるという
利点がある。
一方、走査電圧停止時間としての所定時間Ｔは、走査電
極Ｇの材料や、液晶セル１２の構成等、種々の要因で決
められるべきものであるが、走査電圧パルスの周期、即
ち信号電圧パルス幅をτとすると、 τ／１０≦Ｔ≦τ／２ の範囲内で設定するのか好ましい。
極Ｇの材料や、液晶セル１２の構成等、種々の要因で決
められるべきものであるが、走査電圧パルスの周期、即
ち信号電圧パルス幅をτとすると、 τ／１０≦Ｔ≦τ／２ の範囲内で設定するのか好ましい。
（効果）
以上、詳細に説明したように、この発明によれば、各画
素（ｎ行目ｍ列目の画素）が、その選択駆動に先立って
、その信号電圧に近い電圧まで立上げられるので、該画
素の選択駆動が始まってから、その画素の信号電圧に達
するまでの時間を短くすることができ、従って、走査周
期か短くなっても、情報の書込を十分に行うことができ
、走査電圧の立上がり時における歪みによる影響を効果
的に解消して表示品質に優れたアクティブマトリクス型
液晶表示装置を提供することが可能になる。
素（ｎ行目ｍ列目の画素）が、その選択駆動に先立って
、その信号電圧に近い電圧まで立上げられるので、該画
素の選択駆動が始まってから、その画素の信号電圧に達
するまでの時間を短くすることができ、従って、走査周
期か短くなっても、情報の書込を十分に行うことができ
、走査電圧の立上がり時における歪みによる影響を効果
的に解消して表示品質に優れたアクティブマトリクス型
液晶表示装置を提供することが可能になる。
第１図は本発明に係るアクティブマトリクス型液晶表示
装置の液晶セルアレイを示す図、第２図は前記液晶表示
装置のブロック図、第３図は前記液晶表示装置における
、信号電圧および走査電圧の波形図、 第４図は前記液晶表示装置における、画素電圧の波形図
である。 １０・・・液晶セルアレイ ２ｎｍ・・・液晶セル ４ｎｍ・・・画素電極 ８ｎｍ・・・第１トランジスタ Ｏｎｍ・・・第２トランジスタ
装置の液晶セルアレイを示す図、第２図は前記液晶表示
装置のブロック図、第３図は前記液晶表示装置における
、信号電圧および走査電圧の波形図、 第４図は前記液晶表示装置における、画素電圧の波形図
である。 １０・・・液晶セルアレイ ２ｎｍ・・・液晶セル ４ｎｍ・・・画素電極 ８ｎｍ・・・第１トランジスタ Ｏｎｍ・・・第２トランジスタ
Claims (2)
- （１）複数の走査電極と、 複数の信号電極と、 これらの交点に設けられ、これらにそれぞれ第１のトラ
ンジスタを介して接続された画素電極と、走査電極を順
次選択する走査電極駆動回路と、各走査電極が選択され
ている間に信号電極を順次選択して信号を印加する信号
電極駆動回路とを備え、 上記信号電極駆動回路が、各走査電極毎および各信号電
極毎に信号の極性を反転するアクティブマトリクス型液
晶表示装置において、 さらに、各画素電極に対応して設けられ、上記第１のト
ランジスタを介して接続された走査電極よりも一つ先に
選択される走査電極および上記第１のトランジスタを介
して接続された信号電極よりも一つ後に選択される信号
電極に、各画素電極を接続する第２のトランジスタを備
えたことを特徴とするアクティブマトリクス型液晶表示
装置。 - （２）上記走査電極駆動回路は、各走査電極に対する走
査電圧の印加時間が終了してから所定時間が経過した後
に次の走査電極に対する走査電圧の印加時間が開始し、
上記所定時間が走査周期の１０分の１ないし２分の１の
範囲に設定されていることを特徴とする請求項１記載の
アクティブマトリクス型液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22971490A JPH04110891A (ja) | 1990-08-31 | 1990-08-31 | アクティブマトリクス型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22971490A JPH04110891A (ja) | 1990-08-31 | 1990-08-31 | アクティブマトリクス型液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04110891A true JPH04110891A (ja) | 1992-04-13 |
Family
ID=16896552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22971490A Pending JPH04110891A (ja) | 1990-08-31 | 1990-08-31 | アクティブマトリクス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04110891A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8068085B2 (en) | 2005-02-28 | 2011-11-29 | Sony Corporation | Electro-optical device, method of driving electro-optical device, and electronic apparatus |
-
1990
- 1990-08-31 JP JP22971490A patent/JPH04110891A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8068085B2 (en) | 2005-02-28 | 2011-11-29 | Sony Corporation | Electro-optical device, method of driving electro-optical device, and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5648793A (en) | Driving system for active matrix liquid crystal display | |
| JP3039404B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| EP0678848B1 (en) | Active matrix display device with precharging circuit and its driving method | |
| US6614418B2 (en) | Active matrix type electro-optical device and method of driving the same | |
| KR100770728B1 (ko) | 전기 영동 표시 장치의 구동 방법 | |
| US6744417B2 (en) | Display device and method for driving the same | |
| NL1002584C2 (nl) | Aandrijf schakeling. | |
| JP2003528518A (ja) | 液晶マトリックス表示装置用制御回路 | |
| JP2003108104A (ja) | 液晶表示装置及びその駆動方法 | |
| EP0489459B1 (en) | Method of driving a matrix display device and a matrix display device operable by such a method | |
| KR20000062850A (ko) | 액정 표시 장치, 그 구동 방법 및 액정 표시 시스템 | |
| JPS63311388A (ja) | マトリックス表示システム | |
| KR20040030873A (ko) | 액정디스플레이용 행 어드레싱 회로 | |
| EP1410374B1 (en) | Display driver apparatus and driving method | |
| JPH02210985A (ja) | マトリクス型液晶表示装置の駆動回路 | |
| JPH04110891A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH077159B2 (ja) | アクテイブマトリクス型液晶表示装置の駆動方法 | |
| JPH0754420B2 (ja) | 液晶表示装置の駆動方法 | |
| JPH0950263A (ja) | アクティブマトリクス表示装置及びその駆動方法 | |
| JPH07281648A (ja) | 液晶ディスプレイ装置 | |
| JPH05289054A (ja) | アクティブマトリックス型液晶表示装置 | |
| JPH10198321A (ja) | アクティブマトリクス表示装置 | |
| JPH0749480A (ja) | 平面型表示デバイスのマトリックス駆動方法 | |
| JPH06148676A (ja) | アクティブマトリクス基板 | |
| JPH1031201A (ja) | 液晶表示装置およびその駆動方法 |