JPH04109623A - Semiconductor device with p-n junction - Google Patents

Semiconductor device with p-n junction

Info

Publication number
JPH04109623A
JPH04109623A JP2228690A JP22869090A JPH04109623A JP H04109623 A JPH04109623 A JP H04109623A JP 2228690 A JP2228690 A JP 2228690A JP 22869090 A JP22869090 A JP 22869090A JP H04109623 A JPH04109623 A JP H04109623A
Authority
JP
Japan
Prior art keywords
film
silicon nitride
silicon dioxide
nitride film
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2228690A
Other languages
Japanese (ja)
Inventor
Yoshiharu Saito
義治 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2228690A priority Critical patent/JPH04109623A/en
Publication of JPH04109623A publication Critical patent/JPH04109623A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing

Abstract

PURPOSE:To obtain an excellent passivation film, which does not deteriorate the P-N junction of a semiconductor device, and a layer insulating film by forming a plasma silicon nitride film having film thickness allowing to hold positive charges having substantially the same density as negative charges induced in a silicon dioxide film onto a silicon dioxide film through a plasma vapor growth method and laminating two layer films. CONSTITUTION:The laminate of a silicon dioxide film 10 and a silicon nitride film 6 formed through a plasma vapor growth method are shaped onto a semiconductor substrate 1 with a P-N junction, and the film thickness of a silicon nitride film 6 is set to film thickness having positive charges having substantially the same density as negative charges induced in the silicon dioxide film 10. That is, the film thickness of the silicon nitride film 6 is set so as to have positive charges having substantially the same density as negative charges induced in the silicon dioxide film 10, and the two layer films are laminated, thus substantially bringing charges in the two layer films to zero. Accordingly, an excellent passivation film, which does not deteriorate a P-N junction, and a layer insulating film can be acquired.

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、パッジベージロン膜又は層間絶縁膜等による
pn接合の劣化を防止したpn接合を有する半導体装置
に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor device having a pn junction in which deterioration of the pn junction is prevented by a padding film, an interlayer insulating film, or the like.

口従来の技術] 半導体装置とは、受動素子及び能動素子の各回路素子が
1つの基板内に分離不能の状態で微細加工されて形成さ
れた装置である。
2. Description of the Related Art A semiconductor device is a device in which each circuit element, a passive element and an active element, is microfabricated on a single substrate in an inseparable manner.

第5図はこの従来の半導体装置の構造の一例を示す部分
断面図である。半導体基板1上には熱酸化法又は化学気
相成長法により二酸化シリコン(SiO2)の薄膜2が
形成されている。この二酸化シリコン膜2の厚さは約0
.1μmである。
FIG. 5 is a partial sectional view showing an example of the structure of this conventional semiconductor device. A thin film 2 of silicon dioxide (SiO2) is formed on a semiconductor substrate 1 by thermal oxidation or chemical vapor deposition. The thickness of this silicon dioxide film 2 is approximately 0.
.. It is 1 μm.

二酸化シリコン膜2には半導体基板1の表面に形成され
たp型又はn型の拡散層3に整合する部分に、リングラ
フィ技術及びエツチング技術を使用して開口部4が設け
られている。開口部4上には金属電極5がパターン形成
されている。この金属電極5はスパッタリング法又は真
空蒸着法により約1μmの厚さに形成されたアルミニウ
ム(AJ)膜を、リングラフィ技術及びエツチング技術
を使用してバターニングすることにより設けられている
。二酸化シリコン膜2と金属電極5上の全面にはプラズ
マ気相成長法により形成した窒化シリコン薄膜(以下、
プラズマシリコン窒化膜という)6が被覆されている。
An opening 4 is provided in the silicon dioxide film 2 at a portion matching the p-type or n-type diffusion layer 3 formed on the surface of the semiconductor substrate 1 using phosphorography and etching techniques. A metal electrode 5 is patterned on the opening 4 . The metal electrode 5 is provided by patterning an aluminum (AJ) film formed to a thickness of about 1 μm by sputtering or vacuum evaporation using phosphorography and etching. On the entire surface of the silicon dioxide film 2 and the metal electrode 5, a silicon nitride thin film (hereinafter referred to as
A plasma silicon nitride film) 6 is coated thereon.

プラズマシリコン窒化膜6の厚さは約1乃至5μmの間
である。このプラズマシリコン窒化膜6は外界から侵入
する不純物及び水分等から半導体装置を保護するパッシ
ベーション膜として作用する。
The thickness of plasma silicon nitride film 6 is between about 1 and 5 μm. This plasma silicon nitride film 6 acts as a passivation film that protects the semiconductor device from impurities, moisture, etc. entering from the outside world.

従来、このバッジベージロン膜としては、シリコン窒化
膜の外に、二酸化シリコン膜(SiO2)、ケイリン酸
ガラス膜(P205 +S 1o2)、酸化アルミニウ
ム膜(Af□03)又はポリイミド膜等も使用されてき
たが、耐湿性、耐汚染性及び機械的強度が最も優れてい
るのはシリコン窒化膜であることと、約300℃での低
温形成を可能としたプラズマ気相成長法の発達により、
殆どの半導体装置のバッジベージロン膜にはプラズマシ
リコン窒化膜が使用されるようになってきた。
Conventionally, in addition to the silicon nitride film, silicon dioxide film (SiO2), silicate glass film (P205 +S 1o2), aluminum oxide film (Af□03), or polyimide film has been used as the Badge Vagelon film. However, due to the fact that silicon nitride film has the best moisture resistance, contamination resistance, and mechanical strength, and the development of plasma vapor phase epitaxy, which enables low-temperature formation at approximately 300°C,
Plasma silicon nitride films have come to be used as badge-base films in most semiconductor devices.

[発明が解決しようとする課題] しかしながら、従来の半導体装置において、パッシベー
ション膜として使用されるプラズマシリコン窒化膜中に
は、大量の正電荷が誘起されている。
[Problems to be Solved by the Invention] However, in conventional semiconductor devices, a large amount of positive charges are induced in a plasma silicon nitride film used as a passivation film.

例えば、抵抗率が3ΩC1のp型シリコン単結晶基板の
(100)面を、水蒸気中で900℃の温度にて酸化さ
せて表面に厚さが約too nmの二酸化シリコン膜を
形成した後、プラズマ気相成長法でプラズマシリコン窒
化膜を約1μmの厚さに成長させ、更にスパッタリング
技術を用いてプラズマシリコン窒化膜上に厚さが1μm
のアルミニウム薄膜を形成し、リソグラフィ技術及びエ
ツチング技術によりアルミニウム薄膜だけをパターニン
グしてMIs(金属−絶縁体一半導体)キャパシタを製
造した。そして、アルミニウム薄膜電極とP型シリコン
基板との間にI MHzの高周波電圧を印加して電圧−
静電容量特性を測定した。その結果、得られたフラット
バンド電圧vFBと絶縁体容量Cとにより計算される絶
縁体中の電荷密度NFBは+5 、ox 101012
a”であった。熱酸化法で形成された二酸化シリコン膜
中には電荷は殆ど誘起されないので、この正電荷は全て
プラズマシリコン窒化膜中に存在するものである。
For example, the (100) plane of a p-type silicon single crystal substrate with a resistivity of 3ΩC1 is oxidized in water vapor at a temperature of 900°C to form a silicon dioxide film with a thickness of about too nm on the surface, and then plasma A plasma silicon nitride film is grown to a thickness of about 1 μm using a vapor phase growth method, and then a 1 μm thick film is grown on the plasma silicon nitride film using a sputtering technique.
An MIs (metal-insulator-semiconductor) capacitor was manufactured by forming an aluminum thin film and patterning only the aluminum thin film using lithography and etching techniques. Then, a high frequency voltage of I MHz is applied between the aluminum thin film electrode and the P-type silicon substrate to reduce the voltage -
The capacitance characteristics were measured. As a result, the charge density NFB in the insulator calculated from the obtained flat band voltage vFB and the insulator capacitance C is +5, ox 101012
a''. Since almost no charge is induced in the silicon dioxide film formed by the thermal oxidation method, all of this positive charge exists in the plasma silicon nitride film.

プラズマシリコン窒化膜中に存在する正電荷は2種類あ
る。1つは、プラズマ気相成長法で反応気体として用い
られたシランC3iH,)及びアンモニア(NHz )
中に含まれていた水素イオン(H”″)がプラズマシリ
コン窒化膜中に取り込まれている場合で、この場合の水
素イオンは可動電荷として働く。他の1つは、プラズマ
シリコン窒化膜を構成しているシリコンと窒素原子のネ
ットワークが部分的に分断され、シリコン又は窒素原子
が未結合手を持つ場合である。このとき未結合手は正の
電荷を持つ固定電荷となる。
There are two types of positive charges that exist in the plasma silicon nitride film. One is silane (C3iH) and ammonia (NHZ) used as reaction gas in plasma vapor deposition method.
This is a case where hydrogen ions (H"") contained therein are taken into the plasma silicon nitride film, and the hydrogen ions in this case act as mobile charges. Another case is when the network of silicon and nitrogen atoms constituting the plasma silicon nitride film is partially separated, and the silicon or nitrogen atoms have dangling bonds. At this time, the dangling bond becomes a fixed charge with a positive charge.

どちらの正電荷もプラズマ気相成長法で薄膜形成を行う
ことが原因で発生する。高周波放電によるプラズマ気相
成長法では、エネルギーが高いプラズマ状態下で、反応
気体の化学結合を強制的に分解し、活性度が高い化学状
態の粒子(主として、励起された原子及び分子等のラジ
カル群)を作り出し、活性化された粒子間の反応により
膜成長を行う。励起されたラジカル同志の反応で形成さ
れた物質は化学量論的組成とはならず、不純物原子を多
く含み化学結合状態も完全ではなく、欠陥及び未結合手
を含有するものとなる。このようにプラズマ反応を使用
した薄膜形成方法においては、膜中に電荷が誘起される
ことを回避することができない。
Both positive charges are generated due to thin film formation using plasma vapor phase epitaxy. In the plasma vapor deposition method using high-frequency discharge, the chemical bonds of the reaction gas are forcibly broken down under high-energy plasma conditions, and particles in a highly active chemical state (primarily radicals such as excited atoms and molecules) are group), and film growth occurs through reactions between activated particles. A substance formed by a reaction between excited radicals does not have a stoichiometric composition, contains many impurity atoms, has incomplete chemical bonds, and contains defects and dangling bonds. In this way, in a thin film forming method using a plasma reaction, it is impossible to avoid electric charges being induced in the film.

パッシベーション膜中に存在する正電荷は半導体装置の
特性に種々の悪影響を与える。例えば、第6図に示すよ
うに、n型コレクタ拡散層7、p型ベース拡散層8及び
n型エミッタ拡散層9を持つnpn型バイポーラ素子で
あって、プラズマシリコン窒化膜によるバッジベージロ
ン膜を具備しない場合は、二酸化シリコン膜2には電荷
が存在しないため、pn接合の劣化が生じない。
Positive charges existing in the passivation film have various adverse effects on the characteristics of semiconductor devices. For example, as shown in FIG. 6, an npn-type bipolar element having an n-type collector diffusion layer 7, a p-type base diffusion layer 8, and an n-type emitter diffusion layer 9 is formed using a badge vagelon film made of a plasma silicon nitride film. If it is not provided, there is no charge in the silicon dioxide film 2, so the pn junction does not deteriorate.

しかし、このバイポーラ素子に第7図に示すようにプラ
ズマシリコン窒化膜6によるパッシベーション膜を形成
した場合、プラズマシリコン窒化膜e内に存在する正電
荷から拡散層7〜9に向かって電界が発生する。その結
果、n型エミッタ拡散層9とp型ベース拡散層8との間
のpn接合は、半導体基板1の表面近傍でp型ベース拡
散層8の側に曲がってしまう。また、同時にp型ベース
拡散層8とn型コレクタ拡散層7との間のpn接合も、
半導体基板1の表面近傍でp型ベース拡散層8の方向に
曲がる。このような状態になると、各pn接合と二酸化
シリコン膜2とが接触する部分の近傍では他の部分より
電界が強くなり、そのためトンネル現象などが起こりや
すくなって、pn接合の逆方向電流が増加する。これに
より、pn接合の劣化が生じる。
However, when a passivation film of plasma silicon nitride film 6 is formed on this bipolar element as shown in FIG. 7, an electric field is generated toward the diffusion layers 7 to 9 from the positive charges existing in the plasma silicon nitride film e. . As a result, the pn junction between the n-type emitter diffusion layer 9 and the p-type base diffusion layer 8 is bent toward the p-type base diffusion layer 8 near the surface of the semiconductor substrate 1. At the same time, the pn junction between the p-type base diffusion layer 8 and the n-type collector diffusion layer 7 is also
It bends in the direction of the p-type base diffusion layer 8 near the surface of the semiconductor substrate 1 . In such a state, the electric field becomes stronger near the part where each pn junction and the silicon dioxide film 2 contact each other than in other parts, making it easier for tunneling phenomena to occur, and the reverse current in the pn junction increases. do. This causes deterioration of the pn junction.

更に、通常のnpn型バイポーラ素子を用いて線形増幅
作用を得る場合、ベース拡散層8とコレクタ拡散層7と
により形成されるpn接合は逆バイアスされる。この場
合に、コレクタ拡散層7からベース拡散層8に向かって
電界が発生するが、この電界は半導体基板1の表面を被
覆している二酸化シリコンwI:2とプラズマシリコン
窒化膜6の内部にも発生する。プラズマシリコン窒化膜
内には多量の正電荷が存在しており、特にその中の可動
電荷である水素イオンはこの電界により移動し、二酸化
シリコン膜2の内部に侵入して、p型ベース拡散層8の
直上域に集められる。正電荷である水素イオンがp型ベ
ース拡散層8上に集められると、その下方の領域ではp
型がn型に反転し、エミッタ拡散層9とコレクタ拡散層
7との間が短絡されてしまう。これにより、もはやバイ
ポーラ素子としての特性が得られなくなる。
Furthermore, when obtaining a linear amplification effect using a normal npn type bipolar element, the pn junction formed by the base diffusion layer 8 and the collector diffusion layer 7 is reverse biased. In this case, an electric field is generated from the collector diffusion layer 7 toward the base diffusion layer 8, but this electric field is also generated inside the silicon dioxide wI:2 covering the surface of the semiconductor substrate 1 and the plasma silicon nitride film 6. Occur. A large amount of positive charges exist in the plasma silicon nitride film, and in particular hydrogen ions, which are mobile charges therein, move due to this electric field, enter the inside of the silicon dioxide film 2, and form a p-type base diffusion layer. It is gathered in the area directly above 8. When positively charged hydrogen ions are collected on the p-type base diffusion layer 8, in the region below the p-type base diffusion layer 8, p-type
The type is inverted to n-type, and the emitter diffusion layer 9 and collector diffusion layer 7 are short-circuited. As a result, characteristics as a bipolar element can no longer be obtained.

以上のように多量の正電荷を含むプラズマシリコン窒化
膜6をバッジベージジン膜として使用すると、pn接合
の劣化、素子間リーク及び短絡等の不具合が発生し、半
導体装置の特性及び信頼性が著しく低下する。これは、
バッジベージ日ン膜の場合に限らず、例えば層間絶縁膜
でも同様である。
As described above, if the plasma silicon nitride film 6 containing a large amount of positive charge is used as a badge-base film, problems such as deterioration of the pn junction, leakage between elements, and short circuits will occur, and the characteristics and reliability of the semiconductor device will be significantly deteriorated. descend. this is,
The same applies not only to badge-base solar films but also to interlayer insulating films, for example.

本発明はかかる問題点に鑑みてなされたものであって、
半導体装置のpn接合を劣化させることがない良質なパ
ッシベーション又は層間絶縁膜等を形成することができ
るpn接合を有する半導体装置を提供することを目的と
する。
The present invention has been made in view of such problems, and includes:
An object of the present invention is to provide a semiconductor device having a pn junction in which a high-quality passivation or interlayer insulating film can be formed without deteriorating the pn junction of the semiconductor device.

[課題を解決するための手段] 本発明に係るpn接合を有する半導体装置は、pn接合
を有する半導体基板上に、二酸化シリコン膜及びプラズ
マ気相成長法により形成した窒化シリコン膜の積層体を
有し、前記窒化シリコン膜は前記二酸化シリコン膜に誘
起された負電荷と実質的に同密度の正電荷を有するもの
にその膜厚が設定されていることを特徴とする。
[Means for Solving the Problems] A semiconductor device having a pn junction according to the present invention has a stack of a silicon dioxide film and a silicon nitride film formed by plasma vapor deposition on a semiconductor substrate having a pn junction. The thickness of the silicon nitride film is set to have substantially the same density of positive charges as the negative charges induced in the silicon dioxide film.

[作用コ 本発明においては、窒化シリコン膜が二酸化シリコン膜
に誘起された負電荷と実質的に同密度の正電荷を有する
ようにその膜厚が設定されているので、この2層膜を積
層することにより、膜中の電荷を実質的に0にすること
ができる。従って、この積層体により、pn接合を劣化
することがない良質のパッシベーション膜及び層間絶縁
膜を構成することができる。
[Function] In the present invention, the thickness of the silicon nitride film is set so that it has substantially the same density of positive charges as the negative charges induced in the silicon dioxide film, so this two-layer film is laminated. By doing so, the charge in the film can be reduced to substantially zero. Therefore, this laminate can constitute a high-quality passivation film and interlayer insulating film that do not deteriorate the pn junction.

[実施例コ 次に、本発明の実施例について添付の図面を参照して具
体的に説明する。
[Embodiments] Next, embodiments of the present invention will be specifically described with reference to the accompanying drawings.

第1図は本発明の第1の実施例を示す半導体装置の部分
断面図である。拡散層3が選択的に形成されている半導
体基板1の表面上には、熱酸化法又は通常の化学気相成
長法により二酸化シリコンM2が形成されており、この
二酸化シリコン膜2には拡散層3に整合する位置にコン
タクト孔が形成されている。そして、金属膜をスパッタ
リングにより堆積した後、これをパターニングすること
により、前記コンタクト孔に整合する位置に、金属電極
5が配置されている。金属電極5の材質は例えばアルミ
ニウムである。
FIG. 1 is a partial sectional view of a semiconductor device showing a first embodiment of the present invention. On the surface of the semiconductor substrate 1 on which the diffusion layer 3 is selectively formed, silicon dioxide M2 is formed by thermal oxidation or ordinary chemical vapor deposition. A contact hole is formed at a position aligned with 3. Then, by depositing a metal film by sputtering and patterning it, the metal electrode 5 is placed at a position aligned with the contact hole. The material of the metal electrode 5 is, for example, aluminum.

二酸化シリコン膜2及び金属電極5の上には、第1パツ
シベーシヨン膜として、薄膜の二酸化シリコン膜10が
形成されている。二酸化シリコン膜10は通常の減圧化
学気相成長法又は常圧化学気相成長法により形成するこ
とができる。二酸化シリコン膜10の厚さは0.1μm
以上であることが好ましい。二酸化シリコン膜10.の
上には、第2パツジベージタン膜として、プラズマ気相
成長法により、厚さが0.25μmのプラズマシリコン
窒化膜6が形成されている。
A thin silicon dioxide film 10 is formed on the silicon dioxide film 2 and the metal electrode 5 as a first passivation film. The silicon dioxide film 10 can be formed by a normal low pressure chemical vapor deposition method or an ordinary pressure chemical vapor deposition method. The thickness of the silicon dioxide film 10 is 0.1 μm
It is preferable that it is above. Silicon dioxide film 10. A plasma silicon nitride film 6 having a thickness of 0.25 .mu.m is formed thereon as a second packaged tan film by plasma vapor deposition.

そして、この二酸化シリコン膜10及びプラズマシリコ
ン窒化膜6の2層積層体の上に、更に2組の二酸化シリ
コン膜10及びプラズマシリコン窒化膜6の2層積層体
が同様の工程で形成されている。
Then, on this two-layer stack of silicon dioxide film 10 and plasma silicon nitride film 6, two more sets of two-layer stack of silicon dioxide film 10 and plasma silicon nitride film 6 are formed in the same process. .

次に、上述のごとく構成された半導体装置の動作につい
て説明する。
Next, the operation of the semiconductor device configured as described above will be explained.

先ず、上述の二酸化シリコン膜10及びプラズマシリコ
ン窒化膜6のように、2種類のパッシベーション膜を半
導体基板1上に形成する理由について以下に説明する。
First, the reason why two types of passivation films are formed on the semiconductor substrate 1, such as the silicon dioxide film 10 and the plasma silicon nitride film 6 described above, will be explained below.

第2図はMIS(金属−絶縁体一半導体)キャパシタの
断面図である。このMISキャパシタは、表面の結晶方
位が(100)で、抵抗率が3Ωamのp型シリコン単
結晶基板15上に減圧化学気相成長法により厚さが0.
1μmの二酸化シリコン膜10を形成し、この二酸化シ
リコン膜10の上にプラズマ気相成長法によってプラズ
マシリコン窒化膜6を形成したものである。このプラズ
マシリコン窒化膜6の厚さは1μmとする。プラズマシ
リコン窒化膜6を形成するために使用するプラズマ気相
成長装置は平行平板型電極を有するものであり、その上
部電極上にシリコン基板15をフェースダウンの位置で
配置し、下部電極に周波数が50KH2の高周波電圧を
電極間に2.OAの電流が流れるように印加した。電極
間には反応気体として、シラン(StH+)、アンモニ
ア(NH3)及び窒素(N2)を通過させ、プラズマ粒
子を発生させてシリコン基板IS上にプラズマシリコン
窒化膜6を形成した。プラズマシリコン窒化膜6の膜厚
は成長時間を変えることで制御した。プラズマシリコン
窒化膜6上にはスパッタリング法により厚さが1μmの
アルミニウム膜を形成した後、通常のりソグラフィ技術
及びエツチング技術により面積が1.84X 10−2
cm2になるようにバターニングすることにより、アル
ミニウム電極14を形成しである。
FIG. 2 is a cross-sectional view of a MIS (metal-insulator-semiconductor) capacitor. This MIS capacitor has a surface crystal orientation of (100) and a resistivity of 3 Ωam on a p-type silicon single crystal substrate 15 having a thickness of 0.0 mm by low pressure chemical vapor deposition.
A 1 μm thick silicon dioxide film 10 is formed, and a plasma silicon nitride film 6 is formed on this silicon dioxide film 10 by plasma vapor deposition. The thickness of this plasma silicon nitride film 6 is 1 μm. The plasma vapor phase epitaxy apparatus used to form the plasma silicon nitride film 6 has parallel plate type electrodes, and the silicon substrate 15 is placed face down on the upper electrode, and the lower electrode has a frequency A high frequency voltage of 50KH2 is applied between the electrodes. A current of OA was applied so as to flow. Silane (StH+), ammonia (NH3), and nitrogen (N2) were passed between the electrodes as reactive gases to generate plasma particles and form a plasma silicon nitride film 6 on the silicon substrate IS. The film thickness of the plasma silicon nitride film 6 was controlled by changing the growth time. After forming an aluminum film with a thickness of 1 μm on the plasma silicon nitride film 6 by a sputtering method, an aluminum film having an area of 1.84×10−2 is formed by normal gluing and etching techniques.
The aluminum electrode 14 is formed by patterning to a thickness of cm2.

そして、このMISキャパシタの静電容量と電圧との間
の特性を測定し、得られたフラットバンド電圧V FR
と絶縁体容量Cとから絶縁体中の電荷密度NFBを計算
した。第3図はこの電荷密度NFBをプラズマシリコン
窒化膜6の膜厚Tの関数としてプロットしたグラフ図で
ある。第3図において、横軸はプラズマシリコン窒化膜
6の膜厚T1縦軸はプラズマシリコン窒化膜6と二酸化
シリコン膜10に含まれる電荷の密度NFBである。
Then, the characteristics between the capacitance and voltage of this MIS capacitor were measured, and the obtained flat band voltage V FR
The charge density NFB in the insulator was calculated from the insulator capacitance C. FIG. 3 is a graph plotting this charge density NFB as a function of the film thickness T of the plasma silicon nitride film 6. In FIG. 3, the horizontal axis represents the film thickness T of the plasma silicon nitride film 6, and the vertical axis represents the charge density NFB contained in the plasma silicon nitride film 6 and the silicon dioxide film 10.

NFB>Oの場合は正電荷、N pa < Oの場合は
負電荷が膜中に含まれていることになる。プラズマシリ
コン窒化膜の膜厚Tが0.25μm以上の場合はNFB
>0となり、膜中に正電荷が分布していることがわかる
。膜厚Tが太き(なるほど正電荷の密度は大きくなる。
If NFB>O, positive charges are included in the film, and if Npa<O, negative charges are included in the film. NFB when the film thickness T of the plasma silicon nitride film is 0.25 μm or more
>0, indicating that positive charges are distributed in the film. The film thickness T is thicker (as the positive charge density becomes larger).

一方、膜厚Tが0.25μm以下の場合はNFB<Oで
あり、負電荷が分布している。
On the other hand, when the film thickness T is 0.25 μm or less, NFB<O, and negative charges are distributed.

この負電荷はプラズマシリコン窒化膜6の成長の初期段
階で負の電荷を持つイオン又はラジカルが二酸化シリコ
ン膜10の表面にボンバードして負電荷のチャージアッ
プを生じた結果、形成されたものであり、プラズマシリ
コン窒化膜6の界面に近い二酸化シリコン10中に局在
している。この負のチャージアップを起こしている二酸
化シリコン膜10の上に水素イオン又は未結合手等の正
電荷を持つプラズマシリコン窒化膜6が形成されると、
プラズマシリコン窒化膜の膜厚が0.25μm以下の場
合はプラズマシリコン窒化膜6中の正電荷密度が二酸化
シリコン膜10中の負電荷密度よりも小さく、結果とし
てMISキャパシタより得られる総電荷密度NFBは負
の値を持つ。その逆に、プラズマシリコン窒化膜6の膜
厚が0.25μm以上の場合は、正電荷密度の方が負電
荷密度より大きくなり、総電荷密度NFBとしては正の
値を持つ。
This negative charge is formed as a result of negatively charged ions or radicals bombarding the surface of the silicon dioxide film 10 during the initial stage of growth of the plasma silicon nitride film 6, resulting in a charge-up of negative charges. , localized in the silicon dioxide 10 near the interface of the plasma silicon nitride film 6. When a plasma silicon nitride film 6 with positive charges such as hydrogen ions or dangling bonds is formed on the silicon dioxide film 10 which is negatively charged,
When the thickness of the plasma silicon nitride film is 0.25 μm or less, the positive charge density in the plasma silicon nitride film 6 is smaller than the negative charge density in the silicon dioxide film 10, and as a result, the total charge density NFB obtained from the MIS capacitor has a negative value. Conversely, when the thickness of the plasma silicon nitride film 6 is 0.25 μm or more, the positive charge density is greater than the negative charge density, and the total charge density NFB has a positive value.

プラズマシリコン窒化膜6の膜厚が0.25μmの場合
に、正電荷と負電荷の密度が同一になり、絶縁膜全体に
分布する電荷量は見掛は上ゼロとなって、パッシベーシ
ョン膜として理想的な状態が実現される。
When the film thickness of the plasma silicon nitride film 6 is 0.25 μm, the density of positive charges and negative charges becomes the same, and the amount of charge distributed throughout the insulating film appears to be above zero, making it ideal as a passivation film. state is realized.

従って、第1図に示す半導体装置のように、第1パツシ
ベーシゴン膜として二酸化シリコンl1ilOを形成し
、第2バツジベージeン膜として厚さが0.25μmの
プラズマシリコン窒化膜6を形成すれば、見掛は上電荷
を含まない理想的なパッシベーション膜を形成すること
ができる。
Therefore, as in the semiconductor device shown in FIG. 1, if silicon dioxide l1ilO is formed as the first patchy basis film and a plasma silicon nitride film 6 with a thickness of 0.25 μm is formed as the second patchy basis film, the appearance is It is possible to form an ideal passivation film containing no upper charge.

但し、通常の半導体装置のパッシベーション膜としてプ
ラズマシリコン窒化膜を形成し、これをプラスチックパ
ッケージ等を使用して封止する場合は、膜厚が0.25
μmのときは、耐湿性、耐アルカリ金属性、耐汚染性、
及び機械的強度等が不十分であり、少なくとも1μmの
膜厚は必要である。
However, when forming a plasma silicon nitride film as a passivation film for a normal semiconductor device and sealing it using a plastic package, etc., the film thickness is 0.25.
When μm, moisture resistance, alkali metal resistance, stain resistance,
Also, mechanical strength and the like are insufficient, and a film thickness of at least 1 μm is required.

このため、第2パツシベーシヨン膜として使用したプラ
ズマシリコン窒化膜θ上に、更に膜厚が0.1um以上
の二酸化シリコン膜10と膜厚が0.25μmのプラズ
マシリコン窒化膜6との組み合わせからなる2層膜を数
組積み重ねて所望の膜厚にする。なお、外気と直接接触
するパッシベーション膜の最上層は耐湿性等がより優れ
たプラズマシリコン窒化膜6とすることが必要である。
Therefore, on the plasma silicon nitride film θ used as the second passivation film, a second passivation film consisting of a combination of a silicon dioxide film 10 with a film thickness of 0.1 μm or more and a plasma silicon nitride film 6 with a film thickness of 0.25 μm is added. Stack several sets of layers to achieve the desired thickness. Note that the uppermost layer of the passivation film, which is in direct contact with the outside air, needs to be the plasma silicon nitride film 6, which has better moisture resistance.

このようにして、膜内正電荷が作る電界及び移動電荷に
よってpn接合を劣化することがなく、しかも耐湿性及
び機械的強度等の信頼性が高いパッシベーション膜を形
成することができる。
In this way, it is possible to form a passivation film that does not deteriorate the pn junction due to the electric field created by the positive charges in the film and the moving charges, and has high reliability in terms of moisture resistance and mechanical strength.

なお、二酸化シリコン膜10の代わりに減圧化学気相成
長法又は常圧化学気相成長法により作成したケイリン酸
ガラス(P2o5/5iO3)膜を使用しても良い 本発明はパッシベーション膜に限らず、多層電極配線構
造の層間絶縁膜の形成にも適用できる。
Note that the present invention is not limited to passivation films, and a silicate glass (P2o5/5iO3) film formed by low pressure chemical vapor deposition or atmospheric pressure chemical vapor deposition may be used instead of the silicon dioxide film 10. It can also be applied to the formation of an interlayer insulating film in a multilayer electrode wiring structure.

第4図は本発明を層間絶縁膜に適用した実施例を示す断
面図である。半導体基板1上には、熱酸化法又は通常の
化学気相成長法により形成された二酸化シリコン膜2と
金属電極5とが配置されている。二酸化シリコン膜2及
び金属電極5上にはを機溶剤に溶解させたシリカフィル
ムをSOG法(Spin On Glass )により
塗布すルコトニヨリ、SOG膜11が形成されている。
FIG. 4 is a sectional view showing an embodiment in which the present invention is applied to an interlayer insulating film. A silicon dioxide film 2 and a metal electrode 5 are disposed on a semiconductor substrate 1, which are formed by a thermal oxidation method or a normal chemical vapor deposition method. An SOG film 11 is formed on the silicon dioxide film 2 and the metal electrode 5 by applying a silica film dissolved in a organic solvent by the SOG method (Spin On Glass).

このSOG膜11は、塗布後、約350℃の温度でアニ
ールすることにより、SOG膜1膜中1中機溶剤が気化
し、シリコン−酸素結合が生成されて二酸化シリコン膜
に近い組成を有する薄膜となる。通常の層間膜形成工程
においては、その後SOG膜11をエツチングバックし
て電極間の凹部にだけSOG膜11を残すが、本実施例
ではエツチングバックを行わず、このままSOG膜11
を全面に残す。
After coating, this SOG film 11 is annealed at a temperature of approximately 350°C, whereby the organic solvent in the SOG film evaporates and silicon-oxygen bonds are generated, resulting in a thin film having a composition close to that of a silicon dioxide film. becomes. In a normal interlayer film forming process, the SOG film 11 is then etched back and the SOG film 11 is left only in the recesses between the electrodes, but in this embodiment, the SOG film 11 is not etched back and the SOG film 11 is left as it is.
Leave on the entire surface.

次いで、SOG膜1膜上1上ラズマ気相成長法により、
厚さが0.25μmのプラズマシリコン窒化膜6を形成
する。この場合もプラズマ気相成長の初期段階で負の電
荷を持つイオン又はラジカルがボンバードしてSOG膜
の表面に負のチャージアップが発生し、厚さが0.25
μmのプラズマシリコン窒化膜θ内の正電荷と電気的に
中和して、見掛は上膜中電荷がゼロとなる。その後、プ
ラズマシリコン窒化膜θ上にSOG膜11と膜厚が0.
25μmのプラズマシリコン窒化膜6との組み合わせか
らなる2層膜を数層積み重ねて所望の膜厚の層間絶縁膜
を形成する。その後、リソグラフィ技術とエツチング技
術を使用してスルーホール12を形成した後、第2層電
極13をパターン形成する。
Next, by plasma vapor phase epitaxy on one SOG film,
A plasma silicon nitride film 6 having a thickness of 0.25 μm is formed. In this case as well, negatively charged ions or radicals are bombarded at the initial stage of plasma vapor phase growth and a negative charge-up occurs on the surface of the SOG film, resulting in a thickness of 0.25 mm.
It electrically neutralizes the positive charges in the μm plasma silicon nitride film θ, and the charges in the upper film appear to be zero. Thereafter, an SOG film 11 is formed on the plasma silicon nitride film θ with a film thickness of 0.
An interlayer insulating film having a desired thickness is formed by stacking several two-layer films in combination with a plasma silicon nitride film 6 of 25 μm. Thereafter, through holes 12 are formed using lithography and etching techniques, and then second layer electrodes 13 are patterned.

この場合、層間絶縁膜中に凹部の段差を平坦化する作用
を有するSOG膜11が使用されているため、層間絶縁
膜の表面の凹凸が比較的小さくなっている。このため、
第2層電極13の実効配線長が大きくなったり、断線し
たりすることを防止することができる。第2層電極13
の上には、更にSOG膜11と膜厚が0.25μmのプ
ラズマシリコン窒化膜6との組み合わせからなる2層膜
を数層積み重ね、第2層間膜として順次電極及び層間膜
を形成してゆく。これにより膜中正電荷が作る電界及び
移動電荷によってpn接合を劣化することがなく、信頼
性が高い層間絶縁膜を形成することができる。
In this case, since the SOG film 11 having the function of flattening the step difference in the recessed portion is used in the interlayer insulating film, the unevenness on the surface of the interlayer insulating film is relatively small. For this reason,
It is possible to prevent the effective wiring length of the second layer electrode 13 from increasing and from disconnection. Second layer electrode 13
On top of this, several two-layer films consisting of a combination of an SOG film 11 and a plasma silicon nitride film 6 with a film thickness of 0.25 μm are stacked, and an electrode and an interlayer film are sequentially formed as a second interlayer film. . As a result, the pn junction is not deteriorated by the electric field created by the positive charges in the film and the moving charges, and a highly reliable interlayer insulating film can be formed.

[発明の効果] 以上述べたように本発明は、二酸化シリコン膜上にプラ
ズマ気相成長法により前記二酸化シリコン膜中に誘起さ
れた負電荷と実質的に同密度の正電荷を有する膜厚を有
するプラズマシリコン窒化膜を形成し、この2履膜を積
層したから、膜中電荷がゼロであり半導体装置のpn接
合を劣化することがない良質のパッシベーション膜及び
層間絶縁膜を形成することができる。
[Effects of the Invention] As described above, the present invention provides a film having a thickness on a silicon dioxide film having substantially the same density of positive charges as the negative charges induced in the silicon dioxide film by plasma vapor deposition. By forming a plasma silicon nitride film with a plasma silicon nitride film and stacking these two films, it is possible to form a high-quality passivation film and interlayer insulating film that has zero charge in the film and does not deteriorate the pn junction of the semiconductor device. .

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の第1の実施例を示す断面図、第2図は
MISキャパシタの断面図、第3図はプラズマシリコン
窒化膜厚と膜中電荷量との関係を示すグラフ図、第4図
は本発明の第2の実施例を示す断面図、第5図は従来の
半導体装置を示す断面図、第6図はnpn型バイポーラ
素子の断面図、第7図はバッジベージジン膜にプラズマ
シリコン窒化膜を使用したnpn型バイポーラ素子の断
面図である。
FIG. 1 is a sectional view showing a first embodiment of the present invention, FIG. 2 is a sectional view of a MIS capacitor, FIG. 3 is a graph showing the relationship between plasma silicon nitride film thickness and charge amount in the film, and FIG. 4 is a sectional view showing a second embodiment of the present invention, FIG. 5 is a sectional view showing a conventional semiconductor device, FIG. 6 is a sectional view of an npn bipolar element, and FIG. 1 is a cross-sectional view of an npn type bipolar element using a plasma silicon nitride film.

Claims (3)

【特許請求の範囲】[Claims] (1)pn接合を有する半導体基板上に、二酸化シリコ
ン膜及びプラズマ気相成長法により形成した窒化シリコ
ン膜の積層体を有し、前記窒化シリコン膜は前記二酸化
シリコン膜に誘起された負電荷と実質的に同密度の正電
荷を有するものにその膜厚が設定されていることを特徴
とするpn接合を有する半導体装置。
(1) A stacked body of a silicon dioxide film and a silicon nitride film formed by plasma vapor phase epitaxy is provided on a semiconductor substrate having a pn junction, and the silicon nitride film absorbs negative charges induced in the silicon dioxide film. 1. A semiconductor device having a pn junction, the thickness of which is set to have substantially the same density of positive charges.
(2)前記二酸化シリコン膜及び窒化シリコン膜の積層
体は、パッシベーション膜であることを特徴とする請求
項1に記載のpn接合を有する半導体装置。
(2) The semiconductor device having a pn junction according to claim 1, wherein the stack of the silicon dioxide film and the silicon nitride film is a passivation film.
(3)前記二酸化シリコン膜及び窒化シリコン膜の積層
体は、層間絶縁膜であることを特徴とする請求項1に記
載のpn接合を有する半導体装置。
(3) The semiconductor device having a pn junction according to claim 1, wherein the stack of the silicon dioxide film and the silicon nitride film is an interlayer insulating film.
JP2228690A 1990-08-29 1990-08-29 Semiconductor device with p-n junction Pending JPH04109623A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2228690A JPH04109623A (en) 1990-08-29 1990-08-29 Semiconductor device with p-n junction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2228690A JPH04109623A (en) 1990-08-29 1990-08-29 Semiconductor device with p-n junction

Publications (1)

Publication Number Publication Date
JPH04109623A true JPH04109623A (en) 1992-04-10

Family

ID=16880278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2228690A Pending JPH04109623A (en) 1990-08-29 1990-08-29 Semiconductor device with p-n junction

Country Status (1)

Country Link
JP (1) JPH04109623A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5440168A (en) * 1993-02-22 1995-08-08 Ryoden Semiconductor System Engineering Corporation Thin-film transistor with suppressed off-current and Vth
US5523616A (en) * 1993-10-29 1996-06-04 Nec Corporation Semiconductor device having laminated tight and coarse insulating layers
US5545919A (en) * 1993-04-14 1996-08-13 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of fabricating the same
US5627403A (en) * 1993-05-31 1997-05-06 Sgs-Thomson Microelectronics S.R.L. Adhesion between dielectric layers in an integrated circuit
WO2000003345A1 (en) * 1998-07-09 2000-01-20 Infineon Technologies Ag Semiconductor component having a passivation
WO2010098295A1 (en) * 2009-02-25 2010-09-02 日本電気株式会社 Optical waveguide, optical waveguide circuit, and method for manufacturing optical waveguide circuit
JP2021509226A (en) * 2017-12-27 2021-03-18 マイクロン テクノロジー,インク. An array of transistors and strings extending in the height direction of the memory cells
US11404571B2 (en) 2017-07-10 2022-08-02 Micron Technology, Inc. Methods of forming NAND memory arrays
US11538919B2 (en) 2021-02-23 2022-12-27 Micron Technology, Inc. Transistors and arrays of elevationally-extending strings of memory cells

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5440168A (en) * 1993-02-22 1995-08-08 Ryoden Semiconductor System Engineering Corporation Thin-film transistor with suppressed off-current and Vth
US6103556A (en) * 1993-02-22 2000-08-15 Mitsubishi Denki Kabushiki Kaisha Thin-film transistor and method of manufacturing the same
US5545919A (en) * 1993-04-14 1996-08-13 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of fabricating the same
US5627403A (en) * 1993-05-31 1997-05-06 Sgs-Thomson Microelectronics S.R.L. Adhesion between dielectric layers in an integrated circuit
US5795821A (en) * 1993-05-31 1998-08-18 Sgs-Thomson Microelectronics, S.R.L. Process for improving the interface union among dielectric materials in an integrated circuit manufacture
US5523616A (en) * 1993-10-29 1996-06-04 Nec Corporation Semiconductor device having laminated tight and coarse insulating layers
WO2000003345A1 (en) * 1998-07-09 2000-01-20 Infineon Technologies Ag Semiconductor component having a passivation
KR100413860B1 (en) * 1998-07-09 2004-01-07 인피니언 테크놀로지스 아게 Semiconductor finger print sensor
WO2010098295A1 (en) * 2009-02-25 2010-09-02 日本電気株式会社 Optical waveguide, optical waveguide circuit, and method for manufacturing optical waveguide circuit
US11404571B2 (en) 2017-07-10 2022-08-02 Micron Technology, Inc. Methods of forming NAND memory arrays
JP2021509226A (en) * 2017-12-27 2021-03-18 マイクロン テクノロジー,インク. An array of transistors and strings extending in the height direction of the memory cells
US11538919B2 (en) 2021-02-23 2022-12-27 Micron Technology, Inc. Transistors and arrays of elevationally-extending strings of memory cells

Similar Documents

Publication Publication Date Title
JP2799744B2 (en) Manufacturing method of thermistor using diamond
EP0732757A2 (en) N-channel field-effect transistor including a thin-film fullerene
JPH04109623A (en) Semiconductor device with p-n junction
JPH0350414B2 (en)
US5645976A (en) Capacitor apparatus and method of manufacture of same
CN100379030C (en) Monolithic integrated SOI circuit with capacitor
JPH0923001A (en) Manufacture of semiconductor device
CN111029404A (en) P-GaN/AlGaN/GaN enhancement device based on fin-shaped gate structure and manufacturing method thereof
JPH0572107B2 (en)
US20080217603A1 (en) Hot electron transistor and semiconductor device including the same
JP3441358B2 (en) Manufacturing method of microstructure
JPH07112052B2 (en) Method for manufacturing photoelectric conversion device
JPS59136971A (en) Manufacture of thin-film field-effect transistor
US5798562A (en) Semiconductor device having an isolation layer and two passivation layers with edges that are not aligned with each other
JPH0273622A (en) Manufacture of amorphous superlattice structure
JP2704576B2 (en) Manufacturing method of capacitive element
JP2002033326A (en) Semiconductor device and method for manufacturing the same
JPH01198061A (en) Manufacture of semiconductor device
JPH11312733A (en) Manufacturing method of integrated circuit device
JPS6125217B2 (en)
JPH06132281A (en) Manufacture of silicon oxide film
JP2956682B2 (en) Semiconductor device and manufacturing method thereof
CN110767650A (en) SMIM capacitor structure for improving breakdown resistance and manufacturing method
EP1026732A1 (en) A method of forming a high voltage semiconductor device
JPH03228361A (en) Manufacture of semiconductor device