JPH0410954A - Thermal head and manufacturing method therefor - Google Patents

Thermal head and manufacturing method therefor

Info

Publication number
JPH0410954A
JPH0410954A JP15118190A JP15118190A JPH0410954A JP H0410954 A JPH0410954 A JP H0410954A JP 15118190 A JP15118190 A JP 15118190A JP 15118190 A JP15118190 A JP 15118190A JP H0410954 A JPH0410954 A JP H0410954A
Authority
JP
Japan
Prior art keywords
wiring
input
plating
substrate
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15118190A
Other languages
Japanese (ja)
Inventor
Ikuo Kasai
笠井 郁男
Koji Kameda
浩司 亀田
Takehiro Yoshimura
吉村 武裕
Takashi Hattori
恭士 服部
Takayuki Yamaguchi
隆行 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP15118190A priority Critical patent/JPH0410954A/en
Publication of JPH0410954A publication Critical patent/JPH0410954A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

PURPOSE:To reduce the number of processes for assembling and to prevent deterioration of flatness caused by fluctuation of the temperature by a method wherein an input wiring and an input member are integrally formed to a heat generating substrate on which a heat generating member is provided, and an integrated circuit of driving semiconductors is installed to the heat generated substrate. CONSTITUTION:An input wiring 20 for a first layer of an input member, an output wiring 14 for an output member, a selecting electrode 14a, and common electrodes 16, 16a are provided over a substrate 2. Then a heat generating body 4, a common electrode 8, and a clothglass 22, an interlayering insulating film, are formed. After this, a conductor 24 for a second layer of the input member, soldering pads 18a, 28 are formed, and an overglass 30, a protection covering, is formed thereon. After bumps are formed by plating a pad 20a for the input wiring 20 and a pad 14b for the output wiring 14 with gold, an IC device 32 is installed and input pins 8 are connected there by soldering.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はプリンタやファクシミリなどに用いられるサー
マルヘッドとその製造方法に関し、特に発熱部が形成さ
れている基板に駆動用半導体集積回路装置が搭載された
ダイレクトドライブ型サーマルヘッドとその製造方法に
関するものである。
[Detailed Description of the Invention] (Industrial Application Field) The present invention relates to a thermal head used in printers, facsimiles, etc. and a method for manufacturing the same, and in particular, a driving semiconductor integrated circuit device is mounted on a substrate on which a heat generating part is formed. The present invention relates to a direct drive type thermal head and a manufacturing method thereof.

(従来の技術) 発熱体はセラミック基板などの基板に厚膜法又は薄膜法
により形成されるが、厚膜法であるか薄膜法であるかに
かかわらず1発熱体が形成されている基板と、コネクタ
を有し外部から入力された入力信号を駆動用半導体集積
回路装置に分配したり電源を供給したりする入力配線を
有する配線基板とが別の基板として形成されている。
(Prior art) A heating element is formed on a substrate such as a ceramic substrate by a thick film method or a thin film method, but regardless of whether it is a thick film method or a thin film method, one heating element is formed on the substrate. , and a wiring board having a connector and input wiring for distributing input signals inputted from the outside to the driving semiconductor integrated circuit device and supplying power are formed as separate boards.

第7図はその一例を表わしたものであり、セラミック基
板40上に発熱体42が形成され、さらに駆動用半導体
集積回路装置44(樹脂封止されている)が搭載され、
発熱体42と集積回路装置44を接続する出力配線も基
板40上に形成されている。一方、基板40とは別の入
力配線基板46が例えばフレキシブルプリント配線基板
により構成され、基板40における集積回路装置44へ
の入力配線と入力配線基板46の配線とが支持板48上
で位置合わせされ、圧接ゴム50を介して圧接補強板5
2で圧接ねじ54により圧接されて接続されている。
FIG. 7 shows an example, in which a heating element 42 is formed on a ceramic substrate 40, and a driving semiconductor integrated circuit device 44 (sealed with resin) is mounted.
Output wiring connecting the heating element 42 and the integrated circuit device 44 is also formed on the substrate 40. On the other hand, an input wiring board 46 separate from the board 40 is formed of, for example, a flexible printed wiring board, and the input wiring to the integrated circuit device 44 on the board 40 and the wiring of the input wiring board 46 are aligned on the support plate 48. , the press-contact reinforcing plate 5 via the press-contact rubber 50
2, they are connected by being pressure-welded by a pressure-welding screw 54.

第8図は他の例を表わしたものであり、発熱体58が形
成されたセラミック基板56と、入力配線基板60とが
支持板62上に位置合わせして接着され、入力配線基板
60上には駆動用半導体集積回路装置64が搭載され、
基板56上の出力配線と集積回路装置64の間がワイヤ
ボンディング法により接続され、入力配線基板60上の
入力配線と集積回路装置64の間もワイヤボンディング
法により接続されている。
FIG. 8 shows another example, in which a ceramic substrate 56 on which a heating element 58 is formed and an input wiring board 60 are aligned and bonded on a support plate 62, and the input wiring board 60 is bonded. is equipped with a driving semiconductor integrated circuit device 64,
The output wiring on the substrate 56 and the integrated circuit device 64 are connected by the wire bonding method, and the input wiring on the input wiring board 60 and the integrated circuit device 64 are also connected by the wire bonding method.

(発明が解決しようとする課題) 第7図のサーマルヘッドでは、発熱基板40と入力配線
基板46を精度よく圧接して接続する技術が必要となり
、その接続工程も必要となる。例えば12ドツト/ m
 m以上の高密度なサーマルヘッドにおいては、入力配
線基板46を発熱基板40へ圧接するのは精度上から技
術的に困難である。
(Problems to be Solved by the Invention) The thermal head shown in FIG. 7 requires a technique for connecting the heat generating board 40 and the input wiring board 46 by pressing them together with high precision, and also requires a connection process. For example, 12 dots/m
In a high-density thermal head of more than m, it is technically difficult to press the input wiring board 46 to the heat generating board 40 from the viewpoint of accuracy.

また、圧接するための圧接補強板52やねじ54、圧接
ゴム50などの余分な部材が必要となり、コストや組立
て工数が増えるだけではなく、ねじ54の締め力次第で
サーマルヘッド自体の平面度にも影響が出るなど品質面
でも問題がある。
In addition, extra members such as the pressure welding reinforcing plate 52, screws 54, and pressure welding rubber 50 are required for pressure welding, which not only increases cost and assembly man-hours, but also affects the flatness of the thermal head itself depending on the tightening force of the screws 54. There are also problems in terms of quality, such as the impact on

第8図のサーマルヘッドでは、入力配線基板60の配線
と集積回路装置i64との接続のために入力配線基板6
0の配線への金メッキや、高密度化による入力配線基板
60のスルーホールの微小化などが必要となり、コスト
を上昇させる。また、基板56と入力配線基板60を支
持板62へ接着すると、3つの部材56,60.62の
材質の違いによる熱膨張係数の違いにより、温度変化に
より平面度が損なわれるなどの品質上の問題が発生する
In the thermal head shown in FIG. 8, the input wiring board 60 is connected to the wiring of the input wiring board 60 and the integrated circuit device i64.
It is necessary to gold plate the 0 wiring and to miniaturize the through holes of the input wiring board 60 due to higher density, which increases the cost. In addition, when the board 56 and the input wiring board 60 are bonded to the support plate 62, the difference in thermal expansion coefficient due to the different materials of the three members 56, 60, 62 may cause quality problems such as loss of flatness due to temperature changes. A problem occurs.

本発明は、発熱基板と入力配線基板とが別の基板になっ
ていることによる品質上の問題やコスト高や工数が多い
ことの問題を解決することのできるサーマルヘッドを提
供することを目的とするものである。
SUMMARY OF THE INVENTION An object of the present invention is to provide a thermal head that can solve the problems of quality, high cost, and a large number of man-hours due to the heat generating board and input wiring board being separate boards. It is something to do.

(課題を解決するための手段) 本発明では、発熱部が形成されている基板に外部から倍
量や電源を入力する入力部が設けられ、駆動用半導体集
積回路装置が搭載されており、前記基板上にはさらに前
記入力部と前記駆動用半導体集積回路装置とを接続する
入力配線や前記駆動用半導体集積回路装置と前記発熱部
とを接続する出力配線などの配線が配置されている。
(Means for Solving the Problems) According to the present invention, an input section for inputting double power and power from the outside is provided on a substrate on which a heat generating section is formed, and a driving semiconductor integrated circuit device is mounted thereon. Wiring such as input wiring connecting the input section and the driving semiconductor integrated circuit device and output wiring connecting the driving semiconductor integrated circuit device and the heat generating section are further arranged on the substrate.

駆動用半導体集積回路装置を搭載するには配線にバンプ
を形成する必要がある。バンプを電解メッキ方法により
形成する場合には1本発明の一方法として基板上に配線
及び発熱部を形成し、入力ピンを接続する配線のパッド
にリードフレームを接続し、配線のバンプ形成領域を露
出させた状態で基板をメッキ液に浸し、前記リードフレ
ームを介して通電し、バンプ形成領域に電解メッキを施
してバンプ1形成するメッキ工程を含み、メッキ後に前
記リードフレームを所定の位置で切断して入力ピンとす
る。
In order to mount a driving semiconductor integrated circuit device, it is necessary to form bumps on the wiring. When forming bumps by electrolytic plating, one method of the present invention is to form wiring and a heat generating part on a substrate, connect a lead frame to the pad of the wiring that connects the input pin, and form the bump forming area of the wiring. The method includes a plating step in which the exposed substrate is immersed in a plating solution, electricity is applied through the lead frame, and the bump formation area is electrolytically plated to form bumps 1, and after plating, the lead frame is cut at a predetermined position. and use it as an input pin.

(作用) 発熱部が形成されている発熱基板に入力配線及び入力部
も一体的に構成されており、駆動用半導体集積回路装置
もその発熱基板に搭載されているので、従来のように発
熱基板と入力配線基板とを支持板上に接着したり、圧接
により発熱基板と入力配線基板とを組み立てるための工
程が不要になり、組立て工数が少なくなってコストが低
下するとともに、単一基板により構成されているので、
温度変化によっても平面度が損なわれることがなく、品
質も安定する。
(Function) The input wiring and the input part are also integrally formed on the heat generating board on which the heat generating part is formed, and the driving semiconductor integrated circuit device is also mounted on the heat generating board, so the heat generating board is This eliminates the need for assembling the heat-generating board and input wiring board by bonding the input wiring board and the input wiring board onto a support plate, and reduces assembly man-hours and costs. Since it has been
The flatness is not affected by temperature changes and the quality is stable.

(実施例) 第1図は一実施例の外観斜視図、第2図は同実施例の発
熱体及び導体パターンを示す部分平面図、第3図は第2
図におけるほぼA−A線位置における断面図、第4図は
第2図の発熱体と入力配線の詳細を示す部分平面図であ
る。
(Example) Fig. 1 is an external perspective view of one embodiment, Fig. 2 is a partial plan view showing the heating element and conductor pattern of the same embodiment, and Fig. 3 is a partial plan view of the heating element and conductor pattern of the same embodiment.
4 is a sectional view taken approximately along the line A--A in the figure, and FIG. 4 is a partial plan view showing details of the heating element and input wiring in FIG. 2.

第1図において、表面がガラス質のグレーズ層で被われ
たセラミック基板2上に、一端に沿って発熱体4が厚膜
法により形成され、他端部にはプリンタなどの機器本体
に接続されて入力信号と電源を取り込む入力ビン8とし
てリードフレームのリードが半田付は接続されている。
In FIG. 1, a heating element 4 is formed along one end by a thick film method on a ceramic substrate 2 whose surface is covered with a glassy glaze layer, and the other end is connected to the main body of a device such as a printer. The leads of the lead frame are connected by soldering as input bins 8 for receiving input signals and power.

6はその入力ビン8を含む入力部を示している。6 indicates an input section including the input bin 8.

10は駆動用半導体集積回路装置が実装され、樹脂によ
り封止されている駆動部である。駆動部10と発熱体4
の間の領域13は出力部であり。
Reference numeral 10 denotes a driving section on which a driving semiconductor integrated circuit device is mounted and sealed with resin. Drive unit 10 and heating element 4
The area 13 between is an output section.

厚膜法により形成された出力配線が形成されている。1
8は発熱体4に駆動用電源を供給する共通電極であり、
入力ビン8と接続されている。共通電極18も厚膜法に
より形成されたものである。
Output wiring is formed using a thick film method. 1
8 is a common electrode that supplies driving power to the heating element 4;
It is connected to input bin 8. The common electrode 18 is also formed by the thick film method.

駆動部10と入力部6の間には入力ビン8により供給さ
れる入力信号を駆動部の集積回路装置に分配するための
入力配線部12が配置されており、この入力配線部12
には厚膜法による多層配線が形成されている。
An input wiring section 12 is disposed between the driving section 10 and the input section 6 for distributing the input signal supplied from the input bin 8 to the integrated circuit device of the driving section.
Multilayer wiring is formed using the thick film method.

第2図から第4図によりさらに詳細に説明する。This will be explained in more detail with reference to FIGS. 2 to 4.

第3図に示されるように基板2はアルミナセラミック基
板2a上がガラス質のグレーズ層2bで被われた構造を
している。基板2上には、入力部12のうちの第2図で
記号2oで示された入力配線、発熱体4を個別に選択す
る選択電極14及び発熱体4に駆動用電源を供給する共
通電極16が厚膜である金レジネート(メタルオーガニ
ック金ともいう)により形成されている。金レジネート
の膜厚は例えば0.3〜1μmである。第4図に示され
るように出力配線14の先端には選択電極14aが配置
されており、選択電極14aと共通電極16aが交互に
配置され、画電極14a、16aに交差して帯状の発熱
体4が厚膜法により形成されている。発熱体4は例えば
酸化ルテニウムRu2Oであり、その膜厚は例えば数μ
m〜10μmである。共通電極16aは幅の広い共通電
極16と接続されている。
As shown in FIG. 3, the substrate 2 has a structure in which an alumina ceramic substrate 2a is covered with a glassy glaze layer 2b. On the substrate 2, there are input wirings shown by the symbol 2o in FIG. It is made of a thick film of gold resinate (also called metal organic gold). The thickness of the gold resinate is, for example, 0.3 to 1 μm. As shown in FIG. 4, a selection electrode 14a is arranged at the tip of the output wiring 14, and the selection electrode 14a and the common electrode 16a are arranged alternately. 4 is formed by a thick film method. The heating element 4 is made of, for example, ruthenium oxide Ru2O, and its film thickness is, for example, several microns.
m to 10 μm. The common electrode 16a is connected to the wide common electrode 16.

入力部12では二層配線構造とするために、スルーホー
ルが形成される部分を除いて絶縁層としてクロスガラス
22が形成されている。クロスガラス22上には第2図
で横方向の第2M目の配線24.26 (ハツチングの
施されたもの)が形成され、この配線24.26と共通
電極18はAgによる厚膜法により形成され、入力ビン
8が半田付は接続される半田パッド部18a、28はA
g−Pdによる°厚膜法により形成されている。26は
グランド用配線である。これらのAg又はAg−Pdの
膜厚は例えば10〜30μmである。八g−Pdに代え
てAg−Ptを用いてもよい。
In order to have a two-layer wiring structure in the input section 12, a cross glass 22 is formed as an insulating layer except for the portion where the through hole is formed. On the cross glass 22, a 2M-th horizontal wiring 24.26 (hatched) is formed in the horizontal direction in FIG. 2, and this wiring 24.26 and the common electrode 18 are formed by a thick film method using Ag. The solder pads 18a and 28 to which the input pin 8 is soldered are connected to A.
It is formed by a thick film method using g-Pd. 26 is a ground wiring. The film thickness of these Ag or Ag-Pd is, for example, 10 to 30 μm. Ag-Pt may be used instead of 8g-Pd.

半田パッド部18a、28.コンデンサやサーミスタな
どの素子を接続するパッド部36及び駆動用半導体集積
回路装置が実装される駆動部10をMいて、保護膜30
としてオーバーガラスが形成されている。クロスガラス
22やオーバーガラス30の厚さは例えば約5〜10μ
mである。
Solder pad portions 18a, 28. A pad portion 36 for connecting elements such as a capacitor or a thermistor, and a driving portion 10 on which a driving semiconductor integrated circuit device is mounted, are covered with a protective film 30.
An overglass is formed as a. The thickness of the cross glass 22 and over glass 30 is, for example, approximately 5 to 10 μm.
It is m.

第3図に示されるように、駆動部10中には半導体集積
回路装置32が入力配線2oのバンプ20aと出力配線
14のバンプ14bの間にフリップチップ法により実装
されており、集積回路装置32は樹脂38により封止さ
れている。集積回路装置32はカイヤボンディング法に
より入力配線2oと出力配線14に接続してもよい。
As shown in FIG. 3, a semiconductor integrated circuit device 32 is mounted in the drive section 10 between the bump 20a of the input wiring 2o and the bump 14b of the output wiring 14 by the flip-chip method. is sealed with resin 38. The integrated circuit device 32 may be connected to the input wiring 2o and the output wiring 14 by the Kaya bonding method.

入力部の半田パッド18a、28には半田34により入
力ビン8が半田付は接続されている。
The input pin 8 is connected to the solder pads 18a and 28 of the input section by solder 34.

次に、本実施例の製造方法について説明する。Next, the manufacturing method of this example will be explained.

基板2上に第1導体として金レジネートを印刷し焼成し
た後、写真製版とエツチングによりパターン化を施して
入力部の1層目の入力配線20、出力部の出力配線14
、選択電極14a、共通電極16a、16を形成する。
After printing and firing gold resinate as a first conductor on the substrate 2, patterning is performed by photolithography and etching to form the first layer input wiring 20 of the input section and the output wiring 14 of the output section.
, a selection electrode 14a, and common electrodes 16a, 16 are formed.

次に、発熱体4を印刷法と焼成により形成する。Next, the heating element 4 is formed by printing and firing.

共通電極18を印刷法により形成する。The common electrode 18 is formed by a printing method.

眉間絶縁膜のクロスガラス22を形成する。A cross glass 22 of an insulating film between the eyebrows is formed.

その後、入力部の2層目の導体24を印刷法と焼成によ
り形成し、半田パッド部18a、28を印刷法と焼成に
より形成する。
Thereafter, the second layer conductor 24 of the input section is formed by printing and baking, and the solder pad parts 18a and 28 are formed by printing and baking.

その後、保護膜のオーバーガラス3oを印刷法と焼成に
より形成する。入力配線2oのパッドと出力配線14の
パッドに金メッキを施してバンプを形成する。その後に
、集積回路装置32を実装し、入力ビン8を半田付は接
続する。
Thereafter, an overglass 3o as a protective film is formed by printing and baking. The pads of the input wiring 2o and the pads of the output wiring 14 are plated with gold to form bumps. After that, the integrated circuit device 32 is mounted and the input pin 8 is connected by soldering.

入力配線20と出力配線14は金レジネートにより形成
されており、実施例のように郵動用半導体集積回路装置
32をフリップチップ法により接続しようとすると、そ
れらのパッドにはバンプを形成する必要がある。そのバ
ンプは例えば金メッキを施すことにより形成することが
できる。
The input wiring 20 and the output wiring 14 are formed of gold resinate, and when attempting to connect the postal semiconductor integrated circuit device 32 by the flip-chip method as in the embodiment, it is necessary to form bumps on these pads. . The bump can be formed by, for example, gold plating.

入力部1sI20のパッドと出力配線14のパッドに金
メッキを施してバンプを形成する方法を次に説明する。
Next, a method of forming bumps by gold plating the pads of the input section 1sI20 and the pads of the output wiring 14 will be described.

出力配線14は発熱体を介して共通電極16゜18に接
続されているため、共通電極18をメッキ装置の電極に
接続することにより電解メッキを施すことができる。し
かし、入力部Iw120はお互いに独立しているため、
入力配線2oのボンディング部のバンプを形成するため
には、入力配線20を−まとめにしてメッキ装置の電極
に接続する必要がある。
Since the output wiring 14 is connected to the common electrodes 16 and 18 through the heating element, electrolytic plating can be performed by connecting the common electrode 18 to an electrode of a plating device. However, since the input units Iw120 are independent from each other,
In order to form a bump at the bonding portion of the input wiring 2o, it is necessary to connect the input wiring 20 together to an electrode of a plating device.

第5図は電解メッキを施す一方法を示したものである。FIG. 5 shows one method of applying electrolytic plating.

入力配線20の近傍に電解メッキ用の電極70を形成し
ておき、各入力配線20とメッキ用電極70の間を電極
72で接続し、共通電極18とメッキ用電極70の間も
電極72で接続しておく、基板2はメッキ用電極70を
形成する分だけ広めに必要となる。
An electrode 70 for electrolytic plating is formed near the input wiring 20, and each input wiring 20 and the plating electrode 70 are connected with the electrode 72, and the electrode 72 is also connected between the common electrode 18 and the plating electrode 70. The connected substrate 2 needs to be wide enough to form the plating electrode 70.

メッキ用電極70は電極72を介して各入力配線2o及
び共通電極18.16と接続され、共通電極16からさ
らに発熱体4を介して出力配線14と接続される。そこ
で、入力配線20のボンディング部と出力配線14のボ
ンディング部とメッキ用電極70の一部に開口を有する
ようにレジストパターンを形成し、金メッキ用メッキ液
に浸し、電極70をメッキ用電源の陰極に接続してメッ
キを施すと、入力配線20のボンディング部にはバンプ
20aが、出力配線14のボンディング部にはバンプ1
4bがそれぞれ金メッキにより形成される。電極70の
露出部にもメッキ70aが形成される。その後に、破線
の位置74で切断すれば入力配線20を相互に独立させ
、入力配線20と共通電極18の間も独立させることが
できる。
The plating electrode 70 is connected to each input wiring 2o and the common electrode 18.16 via the electrode 72, and further connected from the common electrode 16 to the output wiring 14 via the heating element 4. Therefore, a resist pattern is formed so as to have openings in the bonding part of the input wiring 20, the bonding part of the output wiring 14, and a part of the plating electrode 70.The resist pattern is immersed in a plating solution for gold plating, and the electrode 70 is connected to the cathode of the plating power source. When plating is applied to the bonding portion of the input wiring 20, a bump 20a is formed on the bonding portion of the input wiring 20, and a bump 1 is formed on the bonding portion of the output wiring 14.
4b are each formed by gold plating. Plating 70a is also formed on the exposed portion of electrode 70. After that, by cutting at the position 74 indicated by the broken line, the input wiring 20 can be made independent from each other, and the input wiring 20 and the common electrode 18 can also be made independent.

第6図はボンディング用のバンプ20aと14bを形成
するための他のメッキ方法を表わしている。
FIG. 6 shows another plating method for forming bonding bumps 20a and 14b.

第5図ではメッキ用電極70を設けているが。In FIG. 5, a plating electrode 70 is provided.

第6図ではメッキ用電極70は設けない。入力配線20
の半田パッド部28と共通電極18の半田パッド部18
aを形成した後、メッキを施す前にそれらの半田パッド
部に入力ビンとなるリードフレーム8を半田付は接続す
る。リードフレーム8は一体として連結されており、各
入力配線20と接続され、共通電極18とも接続され、
さらに共通電極18.16から発熱体4を介して出力配
線14とも接続されることになる。この状態でリードフ
レーム8をメッキ電極に用いる。メッキの際は入力配線
と出力配線のボンディング部に開口をもつよう1こレジ
ストパターンを形成し、基板2を金メッキ液に浸し、リ
ードフレーム8をメッキ用電源の陰極に接続する。これ
によりボンディング部にはそれぞれ金メッキのバンプ2
0a、14bが形成される。その後、破線76で示され
る位置でリードフレーム8を切断すると、入力配線の半
田パッド蔀28と共通電極18の半田パッド部18aに
入力ビン8が接続された状態ができ上がる。
In FIG. 6, the plating electrode 70 is not provided. Input wiring 20
The solder pad portion 28 of the common electrode 18 and the solder pad portion 18 of the common electrode 18
After forming the lead frame 8, which will become an input via, the lead frame 8, which will become an input via, is connected to the solder pad portions by soldering before plating. The lead frame 8 is connected as one piece, is connected to each input wiring 20, is also connected to the common electrode 18,
Further, the common electrodes 18 and 16 are also connected to the output wiring 14 via the heating element 4. In this state, the lead frame 8 is used as a plating electrode. During plating, a resist pattern is formed so as to have an opening at the bonding portion of the input wiring and the output wiring, the substrate 2 is immersed in a gold plating solution, and the lead frame 8 is connected to the cathode of a power source for plating. As a result, each bonding part has two gold-plated bumps.
0a and 14b are formed. Thereafter, when the lead frame 8 is cut at the position indicated by the broken line 76, a state is completed in which the input pin 8 is connected to the solder pad lip 28 of the input wiring and the solder pad portion 18a of the common electrode 18.

その後にバンプ20a、14bの間に駆動用半導体集積
回路装置をフリップチップ法により接続する。
Thereafter, a driving semiconductor integrated circuit device is connected between the bumps 20a and 14b by the flip-chip method.

実施例では基板として表面がグレーズ層で被われたセラ
ミック基板を用いているので、配線のパターン化の歩留
まりが向上する。
In this embodiment, since a ceramic substrate whose surface is covered with a glaze layer is used as the substrate, the yield of wiring patterning is improved.

また、配線を全て厚膜材料で形成しているので。Also, all the wiring is made of thick film material.

電流容量の確保と同時に安価で大量に生産することがで
きる。WI腹膜法比べてパターンの変化に対してすばや
く対応することができる。
It is possible to ensure current capacity and at the same time to produce at low cost and in large quantities. Compared to the WI peritoneal method, it can respond more quickly to changes in patterns.

多層配線の部分では、17!目をAuとし、2層目をA
g又はAg−Pdとしているので2コストを低下させる
ことができる。
In the multilayer wiring part, 17! Eyes are Au, second layer is A
Since it is made of Ag or Ag-Pd, the cost can be reduced by 2.

(発明の効果) 本発明では、発熱部が形成されている発熱基板に入力配
線及び入力部も一体的に構成したので、温度変化によっ
ても平面度が損なわれることがなく品質が向上し、組立
て工数が少なくなってコストが低下する。
(Effects of the Invention) In the present invention, since the input wiring and the input section are integrally formed on the heat generating board on which the heat generating section is formed, the flatness is not impaired even by temperature changes, improving the quality and making it easier to assemble. Fewer man-hours and lower costs.

また、使用機器へ装着するのが容易になる。Moreover, it becomes easy to attach it to the equipment used.

酩動用半導体集積回路装置を搭載するバンプを電解メッ
キにより形成する際、入力ピンを接続する配線のパッド
に接続したリードフレームをメッキ用電極に兼用するこ
とにより、基板上にメッキ用の電極を別に設けてメッキ
後に基板を切断するのに比べると、基板を縮小すること
ができ、また製造工数を短縮することができ、製造工程
を少なくすることができる。これにより、一体型サーマ
ルヘッドのコストを低減することができる。
When forming bumps on which an inductive semiconductor integrated circuit device is mounted by electrolytic plating, the lead frame connected to the pad of the wiring that connects the input pin can also be used as the plating electrode, making it possible to separate the plating electrode on the board. Compared to the case where the substrate is provided and then cut after plating, the substrate can be reduced in size, the number of manufacturing steps can be shortened, and the number of manufacturing steps can be reduced. Thereby, the cost of the integrated thermal head can be reduced.

リードフレームは基板上に設けられたメッキ用電極に比
べて低抵抗であり、したがって、多数配列されたバンプ
に均一に通電することができ、バンプのメッキ膜厚が均
一になって歩留まりが向上する。
The lead frame has a lower resistance than the plating electrodes provided on the substrate, so it can uniformly conduct electricity to a large number of bumps arranged, making the plating thickness of the bumps uniform and improving yield. .

【図面の簡単な説明】[Brief explanation of drawings]

第1図は一実施例の外観斜視図、第2図は同実施例の発
熱体及び導体パターンを示す部分平面図、第3図は第2
図におけるほぼA−A線位置における断面図、第4図は
第2図の発熱体と入力配線の詳細を示す部分平面図、第
5図及び第6図はそれぞれ配線のポンディングパッドへ
のメッキ方法を示す概略平面図である。第7図及び第8
図は従来のサーマルヘッドを示す断面図である。 2・・・・・・基板、2a・・・・・・セラミック基板
、2b・・・・・・グレーズ層、4・・・・・・発熱体
、8・・・・・・入力ピン、14・・・・・・出力配線
、14a・・・・・・選択電極、16゜16a、18・
・・・・・共通電極、18a、28・・・・・・半田パ
ッド、20・・・・・・IM目の入力配線、22・・・
・・・層間絶縁膜、24・・・・・・2層目の入力配線
、26・・・・・・グランド用配線、32・・・・・・
集積回路装置、34・・・・・・半田。
Fig. 1 is an external perspective view of one embodiment, Fig. 2 is a partial plan view showing the heating element and conductor pattern of the same embodiment, and Fig. 3 is a second embodiment.
4 is a partial plan view showing details of the heating element and input wiring in Figure 2, and Figures 5 and 6 are plating on the bonding pads of the wiring, respectively. FIG. 3 is a schematic plan view showing the method. Figures 7 and 8
The figure is a sectional view showing a conventional thermal head. 2...Substrate, 2a...Ceramic substrate, 2b...Glaze layer, 4...Heating element, 8...Input pin, 14 ...Output wiring, 14a...Selection electrode, 16°16a, 18.
...Common electrode, 18a, 28...Solder pad, 20...IM input wiring, 22...
...Interlayer insulating film, 24...2nd layer input wiring, 26...Ground wiring, 32...
Integrated circuit device, 34...Solder.

Claims (2)

【特許請求の範囲】[Claims] (1)発熱部が形成されている基板に外部から信号や電
源を入力する入力部が設けられ、駆動用半導体集積回路
装置が搭載されており、前記基板上にはさらに前記入力
部と前記駆動用半導体集積回路装置とを接続する入力配
線や前記駆動用半導体集積回路装置と前記発熱部とを接
続する出力配線などの配線が配置されているサーマルヘ
ッド。
(1) An input section for inputting signals and power from the outside is provided on the substrate on which the heat generating section is formed, and a driving semiconductor integrated circuit device is mounted, and the input section and the driving device are further mounted on the substrate. The thermal head is provided with wiring such as input wiring for connecting the semiconductor integrated circuit device for driving and output wiring for connecting the semiconductor integrated circuit device for driving and the heat generating section.
(2)基板上に配線及び発熱部を形成し、入力ピンを接
続する配線のパッドにリードフレームを接続し、配線の
バンプ形成領域を露出させた状態で基板をメッキ液に浸
し、前記リードフレームを介して通電し、バンプ形成領
域に電解メッキを施してバンプを形成するメッキ工程を
含み、メッキ後に前記リードフレームを所定の位置で切
断して入力ピンとするサーマルヘッドの製造方法。
(2) Form wiring and a heat generating part on the board, connect a lead frame to the pad of the wiring that connects the input pin, immerse the board in a plating solution with the bump forming area of the wiring exposed, and then The method for manufacturing a thermal head includes a plating step of applying electricity through the lead frame and electrolytically plating a bump forming area to form a bump, and after plating, the lead frame is cut at a predetermined position to form an input pin.
JP15118190A 1990-04-27 1990-06-08 Thermal head and manufacturing method therefor Pending JPH0410954A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15118190A JPH0410954A (en) 1990-04-27 1990-06-08 Thermal head and manufacturing method therefor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2-113158 1990-04-27
JP11315890 1990-04-27
JP15118190A JPH0410954A (en) 1990-04-27 1990-06-08 Thermal head and manufacturing method therefor

Publications (1)

Publication Number Publication Date
JPH0410954A true JPH0410954A (en) 1992-01-16

Family

ID=26452177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15118190A Pending JPH0410954A (en) 1990-04-27 1990-06-08 Thermal head and manufacturing method therefor

Country Status (1)

Country Link
JP (1) JPH0410954A (en)

Similar Documents

Publication Publication Date Title
JPH05102382A (en) Repair structure and repair method of i/o pin
EP0474508A2 (en) Liquid crystal display device and mounting arrangement therefor
JPS63179764A (en) Thermal recording head
JPH0410954A (en) Thermal head and manufacturing method therefor
EP0171783A2 (en) Module board and module using the same and method of treating them
KR20010074816A (en) Thermal head and thermal head unit
US4990935A (en) Thermal head
JPS6225067A (en) Electrode forming method for thermal head
JP2582999Y2 (en) Thermal head
KR930000703B1 (en) Thermal recording element
JPH0678004B2 (en) Thermal print head
JPH0751810Y2 (en) Printed wiring board for thermal head
JP3488798B2 (en) Thermal head
JP2820870B2 (en) Thermal head and manufacturing method
JP2003103817A (en) Thermal head
JPS58205780A (en) Heat sensitive printing head
JPH0939281A (en) Thermal printing head
JPS61237663A (en) Thermal printer head
JPH03121862A (en) Thermal head
JPH0443052A (en) Thermal head
JPH03124458A (en) Printing head
JPH0564906A (en) Thermal print head
JPH0630886B2 (en) Thermal head
JPH0439798B2 (en)
JPS62238760A (en) Thermal head