JPH0410726A - Instrument for counting delay time of network - Google Patents
Instrument for counting delay time of networkInfo
- Publication number
- JPH0410726A JPH0410726A JP2112548A JP11254890A JPH0410726A JP H0410726 A JPH0410726 A JP H0410726A JP 2112548 A JP2112548 A JP 2112548A JP 11254890 A JP11254890 A JP 11254890A JP H0410726 A JPH0410726 A JP H0410726A
- Authority
- JP
- Japan
- Prior art keywords
- delay time
- flag
- receiving
- reception
- network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims description 55
- 238000004364 calculation method Methods 0.000 claims description 6
- 230000001186 cumulative effect Effects 0.000 claims description 3
- 238000005259 measurement Methods 0.000 abstract description 16
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
【発明の詳細な説明】
[概 要〕
パケット交換網等の網の特性を知るために、網を介して
入出力されるデータの遅延時間を測定するようにした紺
の遅延時間測定装置に関し、正確な測定結果を得ること
を目的とし、送信フラグを網に一定周期で送出する送信
フラグ生成手段と、フラグ生成手段から最初の送信フラ
グが送出されたときに動作を開始し、以後、送信フラグ
のそれぞれに対応して網の内部状態に応じた遅延を付加
した受信フラグが順次入力され、連続する2つの受信フ
ラグの受信間隔を測定する受信間隔測定手段と、受信間
両測定手段の測定による受信間隔を累積し、この累積結
果から送信フラグの送出間隔を整数倍した値を減算する
ことにより、送信フラグを送出してから対応する受信フ
ラグが入力されるまでの遅延時間を算出する遅延時間算
出手段とを備えるように構成する。[Detailed Description of the Invention] [Summary] This invention relates to a navy blue delay time measuring device that measures the delay time of data input and output via a network in order to know the characteristics of a network such as a packet switching network. In order to obtain accurate measurement results, there is a transmission flag generation means that sends transmission flags to the network at regular intervals, and the operation starts when the first transmission flag is sent from the flag generation means. The reception flags to which a delay is added according to the internal state of the network are sequentially input corresponding to each of the reception flags. Delay time that calculates the delay time from sending out a sending flag until the corresponding receiving flag is input by accumulating the receiving interval and subtracting an integer multiple of the sending interval of the sending flag from this cumulative result. and calculation means.
本発明は、パケット交換網等の網の特性を知るために、
綱を介して入出力されるデータの遅延時間を測定するよ
うにした網の遅延時間測定装置に関するものである。In order to know the characteristics of a network such as a packet switching network, the present invention provides
The present invention relates to a network delay time measuring device that measures the delay time of data input/output via a network.
〔従来の技術]
パケット交換網では網の内部状態に応じてパケットデー
タの伝送経路が異なるため、このパケット交換網を介し
て受信されるパケットデータの遅延時間は一定していな
い。そのため、パケットデータの遅延時間を測定して網
の特性を調べ、受信バッファの設定時間を決める必要が
ある。このパケットデータの遅延時間を図るものが遅延
時間測定装置である。[Prior Art] In a packet-switched network, the transmission route for packet data varies depending on the internal state of the network, so the delay time of packet data received via this packet-switched network is not constant. Therefore, it is necessary to measure the packet data delay time, examine the network characteristics, and determine the reception buffer setting time. A delay time measurement device measures the delay time of this packet data.
第6図に従来の遅延時間測定装置の構成を示す。FIG. 6 shows the configuration of a conventional delay time measuring device.
従来の遅延時間測定装置611は、一定周期の送信フラ
グ(パルス)aを出力するパターンジェネレータ613
と、この送信フラグaが出力される毎にリセットされる
カウンタ615と、送信フラグaに対してバケット交換
網621内で遅延が付加された受信フラグbが入力され
たときにカウンタ615の値(遅延時間)を保持するラ
ッチ617と、ラッチ617に保持された遅延時間を受
は取って解析を行うパーソナルコンピュータ(以後パソ
コンと称する)619とを備えており、パソコン619
によって遅延時間の分布等を解析し、解析結果を表示さ
せていた。A conventional delay time measurement device 611 includes a pattern generator 613 that outputs a transmission flag (pulse) a with a constant period.
A counter 615 is reset each time this transmission flag a is output, and when a reception flag b to which a delay is added in the bucket switching network 621 to the transmission flag a is input, the value of the counter 615 ( A personal computer (hereinafter referred to as a personal computer) 619 receives and analyzes the delay time held in the latch 617.
The distribution of delay times was analyzed and the analysis results were displayed.
ところで、上述した従来方式にあっては、送信フラグa
が出力されたときにカウンタ615をリセットしてこの
送信フラグaの出力から受信フラグbが返送されてくる
までの時間を計測していたため、受信フラグbが返送さ
れてくる前に次の送信フラグaが出力されると計測値が
読み出される前にカウンタ615がリセットされてしま
い正確な測定結果が得られないという問題点があった。By the way, in the conventional method described above, the transmission flag a
was output, the counter 615 was reset and the time from the output of this sending flag a until receiving flag b was sent back was measured, so the next sending flag was sent before receiving flag b was sent back. There is a problem in that when a is output, the counter 615 is reset before the measured value is read out, making it impossible to obtain accurate measurement results.
例えば第7図に示すように、送信フラグaと受信フラグ
bとが交互に入出力される場合(AとA′及びBとB“
の場合)には正常な遅延時間xl。For example, as shown in FIG. 7, when the transmission flag a and the reception flag b are input and output alternately (A and A' and B and B
), the normal delay time xl.
X2がカウンタ615で計測されるが、受信フラグbが
返送される前に送信フラグaが出力される場合(Cに対
応するC゛が返送されてくる前にDが出力された場合)
には、正常な遅延時間X3ではなく次の送信フラグaと
1つ前の送信フラグaに対応した受信フラグbとの時間
間隔であるX4が測定結果として得られることになる。When X2 is measured by the counter 615, but the transmission flag a is output before the reception flag b is returned (when D is output before the C corresponding to C is returned)
In this case, instead of the normal delay time X3, the measurement result is X4, which is the time interval between the next transmission flag a and the reception flag b corresponding to the previous transmission flag a.
本発明は、このような点にかんがみて創作されたもので
あり、正確な測定結果を得ることができる網の遅延時間
測定装置を提供することを目的としている。The present invention was created in view of these points, and an object of the present invention is to provide a network delay time measuring device that can obtain accurate measurement results.
第1図は、本発明の網の遅延時間測定装置の原理ブロッ
ク図である。FIG. 1 is a block diagram of the principle of a network delay time measuring device according to the present invention.
図において、送信フラグ生成手段121は、送信フラグ
を網111に一定周期で送出する。In the figure, a transmission flag generating means 121 sends a transmission flag to the network 111 at regular intervals.
受信間隔測定手段123は、フラグ生成手段121から
最初の送信フラグが送出されたときに動作を開始し、以
後、送信フラグのそれぞれに対応して編111の内部状
態に応じた遅延を付加した受信フラグが順次人力され、
連続する2つの受信フラグの受信間隔を測定する。The reception interval measuring means 123 starts operating when the first transmission flag is sent from the flag generation means 121, and thereafter performs reception with a delay added according to the internal state of the unit 111 corresponding to each transmission flag. The flags are manually added one by one,
Measure the reception interval between two consecutive reception flags.
遅延時間算出手段125は、受信間隔測定手段123の
測定による受信間隔を累積し、この累積結果から送信フ
ラグの送出間隔を整数倍した値を減算することにより、
送信フラグを送出してから対応する受信フラグが入力さ
れるまでの遅延時間を算出する。The delay time calculation means 125 accumulates the reception intervals measured by the reception interval measurement means 123, and subtracts from this cumulative result a value obtained by multiplying the sending interval of the transmission flag by an integer.
Calculate the delay time from when a transmission flag is sent until the corresponding reception flag is input.
従って、全体として、受信フラグの受信間隔のみを測定
することにより遅延時間測定を行うように構成されてい
る。Therefore, the overall configuration is such that the delay time is measured by measuring only the reception interval of the reception flag.
送信フラグ生成手段121から一定周期で送信フラグが
出力されると、網111からはこの送信フラグのそれぞ
れに対応して網111自身の内部状態に応じた遅延を付
加した受信フラグが返送されてくる。When the transmission flag generation means 121 outputs transmission flags at regular intervals, the network 111 returns reception flags to which a delay according to the internal state of the network 111 itself has been added corresponding to each of the transmission flags. .
受信間隔測定手段123ば、最初の送信フラグ送出時に
動作を開始し、以後受信フラグが順次入力される毎に受
信フラグの受信間隔を測定しており、遅延時間算出手段
125は、この受信間隔を累積した結果から送信フラグ
の送出間隔を整数倍した値を減算することで遅延時間を
算出する。The reception interval measuring means 123 starts its operation when the first transmission flag is sent out, and thereafter measures the reception interval of the reception flag every time the reception flag is sequentially input.The delay time calculation means 125 measures the reception interval of the reception flag. The delay time is calculated by subtracting a value obtained by multiplying the transmission interval of the transmission flag by an integer from the accumulated result.
例えば、送信フラグの送出間隔をT、最初の送信フラグ
が送出されてから最初の受信フラグが入力されるまでの
時間をXl、以後順次入力される受信フラグの受信間隔
をX2 + X3 + ・・・とすると、最初の送信
フラグに付加された遅延時間はXTXO1以後順に(X
I +X2 ) ’rx1、(XIx2+x3)−T
X2.・・・とじて算出される。For example, the transmission interval of transmission flags is T, the time from when the first transmission flag is sent until the first reception flag is input is Xl, and the reception interval of reception flags that are input sequentially thereafter is X2 + X3 + .・Then, the delay time added to the first transmission flag is (X
I +X2) 'rx1, (XIx2+x3)-T
X2. It is calculated by dividing...
本発明にあっては、送信フラグ生成手段121から最初
の送信フラグが送出された後に各受信フラグの受信間隔
のみを受信間隔測定手段123で測定し、送信フラグの
送出間隔の大小とは無関係にこの測定結果に基づいて遅
延時間算出手段125によって正確な遅延時間が算出さ
れる。In the present invention, after the first transmission flag is sent out from the transmission flag generation means 121, only the reception interval of each reception flag is measured by the reception interval measuring means 123, regardless of the size of the sending interval of the transmission flag. Based on this measurement result, the delay time calculation means 125 calculates an accurate delay time.
〔実施例]
以下、図面に基づいて本発明の実施例について詳細に説
明する。[Example] Hereinafter, an example of the present invention will be described in detail based on the drawings.
第2図は、本発明の一実施例における網の遅延時間測定
装置の構成を示す。FIG. 2 shows the configuration of a network delay time measuring device in an embodiment of the present invention.
図において、211は遅延時間測定装置を、221はパ
ターンジェネレータを、223は七ットリセット型フリ
ップフロップ(R3−FF)を、225.227及び2
29はインバータを、231はアンドゲートを、233
はカウンタを、235はクロック発生回路を、237は
ラッチを、241はパソコンを、251はパケット交換
網をそれぞれ示している。In the figure, 211 is a delay time measuring device, 221 is a pattern generator, 223 is a 7-bit reset type flip-flop (R3-FF), 225, 227 and 2
29 is an inverter, 231 is an AND gate, 233
235 is a clock generation circuit, 237 is a latch, 241 is a personal computer, and 251 is a packet switching network.
パターンジェネレータ221は、一定周期で送信フラグ
5FLGを発生するものであり、発生した送信フラグ5
FLGはパケット交換網251に入力されると共に、イ
ンバータ225を介しテR3−FF223のリセット端
子Rに入力される。The pattern generator 221 generates the transmission flag 5FLG at a constant period, and the generated transmission flag 5
The FLG is input to the packet switching network 251 and is also input to the reset terminal R of the terminal R3-FF 223 via the inverter 225.
R3−FF223は、電源投入時に作成されるパワーオ
ンリセット信号XR3Tがセット端子Sに入力され、電
源投入時にセットされて出力端子Qから論理゛1“の信
号を出力する。また、R3−FF223は、パターンジ
ェネレータ221から出力される最初の送信フラグ5F
LGによってリセットされ、以後出力端子Qからは論理
°“0′”の信号が出力される。In R3-FF223, the power-on reset signal XR3T created when the power is turned on is input to the set terminal S, and when the power is turned on, it is set and outputs a logic "1" signal from the output terminal Q. , the first transmission flag 5F output from the pattern generator 221
It is reset by LG, and thereafter a logic 0' signal is output from the output terminal Q.
アンドゲート231は、インバータ227を介したR3
−FF223の出力が一方の入力端子に、インバータ2
29を介した受信フラグ5FLGが他方の入力端子にそ
れぞれ入力されており、2つの信号の論理積出力をカウ
ンタ233のロード端子りに供給している。AND gate 231 connects R3 via inverter 227.
-The output of FF223 is connected to one input terminal of inverter 2.
The reception flag 5FLG via 29 is input to the other input terminal, respectively, and the AND output of the two signals is supplied to the load terminal of the counter 233.
カウンタ233は、ロード端子りに入力される信号の論
理が“0“′になったときに入力端子D1〜DNに入力
される各ビットが“′1゛の固定データを取り込み、そ
の後クロック端子CKに入力されるクロック発生回路2
35からのクロックに同期した計数動作を行う。全ビッ
トが°l”′である値を初期値として取り込むので、次
に入力されるクロックに同期してr□、、rlJ、・・
・と順にカウントアンプされる。このカウンタ値の各ビ
ットは出力端子Q1〜QNから出力される。The counter 233 takes in fixed data in which each bit input to the input terminals D1 to DN is "'1" when the logic of the signal inputted to the load terminal becomes "0"', and then the clock terminal CK Clock generation circuit 2 input to
The counting operation is performed in synchronization with the clock from 35. Since the value in which all bits are °l"' is taken as the initial value, r□,, rlJ,...
・The count is amplified in order. Each bit of this counter value is output from output terminals Q1 to QN.
ラッチ237は、入力端子Gに受信フラグRFLGが入
力されたときに、入力端子D1〜DNに入力されるカウ
ンタ233のカウンタ値を取り込んで保持するものであ
り、保持したカウンタ値は出力端子Q1〜QNから出力
される。The latch 237 captures and holds the counter value of the counter 233 that is input to the input terminals D1 to DN when the reception flag RFLG is input to the input terminal G, and the held counter value is transferred to the output terminals Q1 to DN. Output from QN.
パソコン241は、ラッチ237に保持したカウンタ値
を読み込んで、このカウンタ値に基づいて送信フラグ5
FLGを送出してから受信フラグRFLGを受は取るま
での遅延時間を算出する。The personal computer 241 reads the counter value held in the latch 237 and sets the transmission flag 5 based on this counter value.
The delay time from sending out FLG to receiving reception flag RFLG is calculated.
また、算出した遅延時間を解析して遅延時間の分布等の
表示を行ったりする。It also analyzes the calculated delay time and displays the delay time distribution and the like.
第2図に示したパケット交換網251は、実際のパケッ
ト交換網と同様の遅延を生しるようにパソコン等で疑似
的に実現したものであり、入力される送信フラグ5FL
Gに実際のパケット交換網をシミュレートした遅延時間
を付加して受信フラグRFLGを返送するように構成さ
れている。The packet switching network 251 shown in FIG. 2 is simulated using a personal computer or the like so as to cause a delay similar to that of an actual packet switching network.
It is configured to add a delay time simulating an actual packet switching network to G and send back a reception flag RFLG.
次に、上述した本発明実施例の動作を説明する。Next, the operation of the embodiment of the present invention described above will be explained.
第3図は、一実施例における遅延時間測定の概略を示す
。同図において、A、 B等は送信フラグS F L
Gをパケット交換W4251に送出するタイミングを示
しており、八“、B゛等ば各送信フラグに対応した受信
フラグRFLC;の受信タイミングを示している。また
、Tは送信フラグS F L Cの送出周期を示してい
る。上述した遅延時間測定装置211では、第3図に示
したXI+X2等の受信フラグRFLGの受信間隔時間
をカウンタ値として測定し、この測定結果からパソコン
241によって遅延時間を算出する。具体的には、Aに
対応した最初の送信フラグ5FLGの遅延時間はカウン
タ値X1そのものとなり、Bについては(x、+xz−
’r)が、Cについては(x+ +χ2+ X 3 2
T )がそれぞれ遅延時間として算出される。FIG. 3 shows an outline of delay time measurement in one embodiment. In the same figure, A, B, etc. are transmission flags S F L
8", B", etc. indicate the reception timing of the reception flag RFLC corresponding to each transmission flag. Also, T indicates the reception timing of the reception flag RFLC; corresponding to each transmission flag. The delay time measuring device 211 described above measures the reception interval time of the reception flag RFLG such as XI+X2 shown in FIG. Specifically, the delay time of the first transmission flag 5FLG corresponding to A is the counter value X1 itself, and for B, (x, +xz-
'r), but for C, (x+ +χ2+ X 3 2
T ) are calculated as delay times, respectively.
また、第4図は上述した受信間隔χ3.X2等を求める
ための遅延時間測定装置211の動作タイミングを、第
5図は求めた受信間隔Xl+X2等に基づいて遅延時間
を算出するパソコン241の動作手順を示す。FIG. 4 also shows the above-mentioned reception interval χ3. FIG. 5 shows the operation timing of the delay time measuring device 211 for determining X2, etc., and the operating procedure of the personal computer 241 for calculating the delay time based on the determined reception interval Xl+X2, etc.
以下、第2図〜第5図を参照する。Hereinafter, reference will be made to FIGS. 2 to 5.
遅延時間測定装置211の電源投入が行われると、初期
リセット回路(図示せず)から出力されるパワーオンリ
セラI・信号XR3TによってR3FF223がセット
され、その結果インバータ227の出力論理は0”とな
る。以上で遅延時間測定の準備が完了する。When the delay time measuring device 211 is powered on, the R3FF 223 is set by the power-on reseller I signal XR3T output from the initial reset circuit (not shown), and as a result, the output logic of the inverter 227 becomes 0''. .This completes the preparation for delay time measurement.
この状態でパターンジェネレータ221から最初の送信
フラグ5FLGが出力されパケット交換網251に送ら
れると、この送出動作と同時にR3−FF223がリセ
ットされる。従って、インバータ223の出力論理及び
アンドゲート231の出力論理が“1”となり、カウン
タ233による計数動作が開始される。In this state, when the first transmission flag 5FLG is output from the pattern generator 221 and sent to the packet switching network 251, the R3-FF 223 is reset at the same time as this sending operation. Therefore, the output logic of the inverter 223 and the output logic of the AND gate 231 become "1", and the counting operation by the counter 233 is started.
この最初の送信フラグ5FLGに対応する受信フラグR
FLGがパケット交換網251から返送されてくると、
この受信タイミングに同期してうッチ237によるカウ
ンタ233のカウンタ値X1の取り込みが行われる。こ
の保持されたカウンタ値はパソコン241に送られる。Reception flag R corresponding to this first transmission flag 5FLG
When the FLG is returned from the packet switching network 251,
In synchronization with this reception timing, the counter value X1 of the counter 233 is taken in by the watch 237. This held counter value is sent to the personal computer 241.
また、受信フラグRFLGが返送されると、アンドゲー
ト231の論理が一時的(受信フラグRFLGのパルス
幅分)に0゛に変わるため、再度カウンタ233の初期
値設定が行われる。従って、以後ラッチ237からは1
つ前の受信フラグと2つ前の受信フラグとの時間間隔X
2+X3等が順次保持されて出力される。Further, when the reception flag RFLG is returned, the logic of the AND gate 231 is temporarily changed to 0' (by the pulse width of the reception flag RFLG), so that the initial value of the counter 233 is set again. Therefore, from now on, latch 237 outputs 1
Time interval X between the previous reception flag and the two previous reception flags
2+X3, etc. are held and output in sequence.
パソコン241においては、遅延動作の算出動作に先立
って変数m、nの初期値設定(共に「O」に設定)が行
われる(ステップ511)。In the personal computer 241, initial values of variables m and n are set (both are set to "O") prior to the operation of calculating the delay operation (step 511).
次に、パソコン241は、ラッチ237から出力される
カウンタ値が更新されたか否かを判定しくステップ51
2)、未更新の間は否定判断してこのステップ512の
判定処理を繰り返す。受信フラグRFLGが返送されて
ラッチ237に保持されているカウンタ値が更新される
と(肯定判断)、次に変数nの値にラッチ237から出
力されるカウンタ値を加えた値を新たな変数nの値とし
て変数nの更新を行う(ステップ513)。従って、最
初にカウンタ値がXlに更新されると、変数nはX、に
更新される。Next, the personal computer 241 determines whether or not the counter value output from the latch 237 has been updated (step 51).
2) If no update has been made, a negative determination is made and the determination process in step 512 is repeated. When the reception flag RFLG is returned and the counter value held in the latch 237 is updated (affirmative judgment), the value obtained by adding the counter value output from the latch 237 to the value of the variable n is set as a new variable n. The variable n is updated as the value of (step 513). Therefore, when the counter value is first updated to Xl, the variable n is updated to X.
次に、パソコン241は遅延時間りを、t=nmXT
(Tは送信フラグ5FLGの出力周期)の関係式によっ
て算出する(ステップ514)。Next, the personal computer 241 calculates the delay time, t=nmXT
(T is the output cycle of the transmission flag 5FLG) (step 514).
従って、ステップ513で変数nがXIに設定された場
合には、遅延時間j=x、 −m (−〇)XT=x+
が算出される。このようにして算出された遅延時間tは
パソコン241内部で各種統計処理等に利用される。Therefore, if the variable n is set to XI in step 513, the delay time j=x, -m (-〇)XT=x+
is calculated. The delay time t calculated in this manner is used for various statistical processing within the personal computer 241.
ステップ514における遅延時間tの算出が終わると、
次に変数mの値に「1」を加え、この加算結果を新たな
値として変数mが更新され(ステップ515L以後ステ
ツプ512に戻って処理が繰り返される。When the calculation of the delay time t in step 514 is completed,
Next, "1" is added to the value of variable m, and the variable m is updated using this addition result as a new value (after step 515L, the process returns to step 512 and repeats the process).
従って、次にラッチ237の保持するカウンタ値がX2
に更新されると、ステップ513において変数nは(x
l +xz)に更新され、ステップ514において遅延
時間tは(x+ →−X2−T)として算出される。以
後、同様にして受信フラグRFLGが返送される毎に正
確な遅延時間tが算出される。Therefore, next time the counter value held by the latch 237 is
When the variable n is updated to (x
l +xz), and in step 514, the delay time t is calculated as (x+ → -X2-T). Thereafter, an accurate delay time t is calculated in the same manner every time the reception flag RFLG is returned.
このように、カウンタ233によって受信フラグRFL
Gの受信間隔を測定し、パソコン241によってこの測
定結果を順次累積した値から対応する送信フラグ5FL
Gの送出間隔の整数倍であるO、T、2T等を減算する
ことにより遅延時間算出を行う。In this way, the reception flag RFL is set by the counter 233.
The reception interval of G is measured, and the corresponding transmission flag 5FL is determined from the value accumulated sequentially by the personal computer 241.
The delay time is calculated by subtracting O, T, 2T, etc., which are integral multiples of the G transmission interval.
従って、送信フラグ5FLGの出力周期Tが小さい場合
であっても遅延時間算出を行うことができ、遅延時間の
測定を正確に行うことが可能になる。Therefore, even if the output cycle T of the transmission flag 5FLG is small, the delay time can be calculated and the delay time can be measured accurately.
なお、上述した本発明実施例にあっては、パケット交換
網251による遅延時間を測定する場合について説明し
たが、他の蓄積交換網による遅延時間や回線交換網とパ
ケット交換網とが組み合わさった網(例えばTSDN交
換網)による遅延時間を測定する場合についても適用で
き、特に網の種類によって限定されるものではない。In the embodiment of the present invention described above, a case has been described in which the delay time due to the packet switching network 251 is measured. It can also be applied to the case of measuring delay time due to a network (for example, a TSDN switching network), and is not particularly limited by the type of network.
上述したように、本発明によれば、送信フラグ生成手段
から最初の送信フラグが送出された後に各受信フラグの
受信間隔のみを受信間隔測定手段で測定し、この測定結
果に基づいて遅延時間算出を行っており、遅延時間の正
確な測定結果を得ることができるので、実用的には極め
て有用である。As described above, according to the present invention, after the first transmission flag is sent out from the transmission flag generation means, only the reception interval of each reception flag is measured by the reception interval measurement means, and the delay time is calculated based on this measurement result. This method is extremely useful in practice because it allows accurate measurement of delay time to be obtained.
第1図は本発明の網の遅延時間測定装置の原理ブロック
図、
第2図は本発明の一実施例の構成図、
第3図は一実施例の遅延時間測定の説明図、第4図は一
実施例の動作タイミング図、第5図は一実施例の動作説
明図、
第6図は従来例の構成図、
第7図は従来例の遅延時間測定の説明図である。
図において、
111は網、
121は送信フラグ生成手段、
123は受信間隔測定手段、
125は遅延時間算出手段、
211は遅延時間測定装置、
221はパターンジェネレータ、
223はセット−リセット型フリップフロップ(RIF
F)、
225 227 229はインバ5り、231はアント
ゲ−1・、
233はカウンタ、
235はクロック発生回路、
237はラッチ、
241はパーソナルコンピュータ(パソコン)、251
はパケット交換網である。Fig. 1 is a principle block diagram of the network delay time measuring device of the present invention, Fig. 2 is a block diagram of an embodiment of the present invention, Fig. 3 is an explanatory diagram of delay time measurement of an embodiment, and Fig. 4 5 is an operational timing diagram of one embodiment, FIG. 5 is an explanatory diagram of operation of one embodiment, FIG. 6 is a configuration diagram of a conventional example, and FIG. 7 is an explanatory diagram of delay time measurement in a conventional example. In the figure, 111 is a network, 121 is a transmission flag generating means, 123 is a receiving interval measuring means, 125 is a delay time calculating means, 211 is a delay time measuring device, 221 is a pattern generator, and 223 is a set-reset flip-flop (RIF).
F), 225 227 229 is an inverter, 231 is an ant game, 233 is a counter, 235 is a clock generation circuit, 237 is a latch, 241 is a personal computer, 251
is a packet-switched network.
Claims (1)
送信フラグ生成手段(121)と、 前記フラグ生成手段(121)から最初の送信フラグが
送出されたときに動作を開始し、以後、前記送信フラグ
のそれぞれに対応して前記網(111)の内部状態に応
じた遅延を付加した受信フラグが順次入力され、連続す
る2つの受信フラグの受信間隔を測定する受信間隔測定
手段(123)と、 前記受信間隔測定手段(123)の測定による前記受信
間隔を累積し、この累積結果から前記送信フラグの送出
間隔を整数倍した値を減算することにより、前記送信フ
ラグを送出してから対応する前記受信フラグが入力され
るまでの遅延時間を算出する遅延時間算出手段(125
)と、 を備えるように構成したことを特徴とする網の遅延時間
測定装置。(1) A transmission flag generation means (121) that sends a transmission flag to the network (111) at a constant cycle; and starts operation when the first transmission flag is sent from the flag generation means (121); Reception interval measuring means (123) for measuring the reception interval of two successive reception flags, in which reception flags to which a delay is added according to the internal state of the network (111) are sequentially input corresponding to each of the transmission flags; and, by accumulating the reception interval measured by the reception interval measuring means (123) and subtracting a value obtained by multiplying the transmission interval of the transmission flag by an integer from this cumulative result, taking action after transmitting the transmission flag. delay time calculation means (125) for calculating the delay time until the reception flag is input;
), and a network delay time measuring device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2112548A JPH0410726A (en) | 1990-04-27 | 1990-04-27 | Instrument for counting delay time of network |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2112548A JPH0410726A (en) | 1990-04-27 | 1990-04-27 | Instrument for counting delay time of network |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0410726A true JPH0410726A (en) | 1992-01-14 |
Family
ID=14589416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2112548A Pending JPH0410726A (en) | 1990-04-27 | 1990-04-27 | Instrument for counting delay time of network |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0410726A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7350525B2 (en) | 2003-05-21 | 2008-04-01 | L'oreal | Device for packaging and applying a substance such as a cosmetic or another care product |
JP2011023998A (en) * | 2009-07-16 | 2011-02-03 | Cyber Creative Institute Co Ltd | One-way fluctuation delay time estimating method and apparatus thereof |
-
1990
- 1990-04-27 JP JP2112548A patent/JPH0410726A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7350525B2 (en) | 2003-05-21 | 2008-04-01 | L'oreal | Device for packaging and applying a substance such as a cosmetic or another care product |
JP2011023998A (en) * | 2009-07-16 | 2011-02-03 | Cyber Creative Institute Co Ltd | One-way fluctuation delay time estimating method and apparatus thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4875201A (en) | Electronic pulse time measurement apparatus | |
KR100220672B1 (en) | Time interval measurer having parallel architecture | |
US4093850A (en) | Ratemeter which calculates the reciprocal of the period | |
JPH0410726A (en) | Instrument for counting delay time of network | |
JP2674016B2 (en) | Frequency measuring device | |
JP2742642B2 (en) | Oscillation-synchronous frequency change measurement method and apparatus | |
JPH01124773A (en) | Frequency measuring instrument | |
US4728816A (en) | Error and calibration pulse generator | |
JP3146297B2 (en) | Transmission characteristic measuring device | |
JPS5917914B2 (en) | Jitter measurement device | |
JPS63290423A (en) | Error generator | |
JPH0933619A (en) | Frequency measuring method in semiconductor testing device | |
JP2699399B2 (en) | Time difference measurement circuit | |
SU765663A2 (en) | Weighing apparatus for determining the quantity of objects of equal mass | |
KR920005922B1 (en) | Dial pulse measuring circuit | |
SU836756A1 (en) | Pulse repetition frequency multiplying device | |
SU1582151A1 (en) | Phase meter of infra-low frequencies | |
SU788026A1 (en) | Digital phase meter for measuring phase shift mean value | |
SU1226298A1 (en) | Ultrasonic flaw detector | |
JPH08274763A (en) | Delay time measuring instrument | |
SU588505A1 (en) | Digital phase meter for measuring instantaneous phase shift | |
SU860336A1 (en) | Device for measuring distortion rate in data blocks of various length | |
JP2553350B2 (en) | Pulse count circuit | |
JPH0278966A (en) | Period measuring circuit | |
JPH04312050A (en) | Data transfer rate measurement circuit |