JPH0410430A - 回路基板の製造方法 - Google Patents
回路基板の製造方法Info
- Publication number
- JPH0410430A JPH0410430A JP11093790A JP11093790A JPH0410430A JP H0410430 A JPH0410430 A JP H0410430A JP 11093790 A JP11093790 A JP 11093790A JP 11093790 A JP11093790 A JP 11093790A JP H0410430 A JPH0410430 A JP H0410430A
- Authority
- JP
- Japan
- Prior art keywords
- film
- solder
- forming
- circuit board
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 229910000679 solder Inorganic materials 0.000 claims abstract description 39
- 239000004020 conductor Substances 0.000 claims abstract description 11
- 239000002241 glass-ceramic Substances 0.000 claims abstract description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 7
- 239000010937 tungsten Substances 0.000 claims abstract description 7
- 239000010936 titanium Substances 0.000 claims abstract description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 3
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 claims description 2
- 239000010408 film Substances 0.000 abstract description 46
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 abstract description 4
- 239000000919 ceramic Substances 0.000 abstract description 4
- 239000010409 thin film Substances 0.000 abstract description 2
- 239000011521 glass Substances 0.000 abstract 1
- 239000010949 copper Substances 0.000 description 14
- 239000010410 layer Substances 0.000 description 14
- 239000000758 substrate Substances 0.000 description 10
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910001080 W alloy Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000004506 ultrasonic cleaning Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 235000011149 sulphuric acid Nutrition 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
回路基板の製造方法に関し、
半導体素子など回路素子装着用の半田バンプを備えた新
しい回路基板の製造方法を提供することを目的とし、 清浄化処理したガラスセラミック回路基板（１）の上に
チタン・タングステン膜（１３）、（１５）、 ０５）
を上下に挟んでニッケル腰囲を形成した後、写真蝕刻技
術によりパッド（６）を含む導体線路（５）を形成し、
該パッド（６）形成部のチタン・タングステン膜０５）
を除いた後、該パッド（６）形成部に半田（１６）を付
着して半田バンプ０′７）を形成することを特徴として
回路基板の製造方法を構成する。
しい回路基板の製造方法を提供することを目的とし、 清浄化処理したガラスセラミック回路基板（１）の上に
チタン・タングステン膜（１３）、（１５）、 ０５）
を上下に挟んでニッケル腰囲を形成した後、写真蝕刻技
術によりパッド（６）を含む導体線路（５）を形成し、
該パッド（６）形成部のチタン・タングステン膜０５）
を除いた後、該パッド（６）形成部に半田（１６）を付
着して半田バンプ０′７）を形成することを特徴として
回路基板の製造方法を構成する。
本発明は新しい回路基板の製造方法に関する。
大量の情報を迅速に処理する必要から半導体装置は単位
素子の小型化による大容量化が進んでＬＳＩやＶＬＳＩ
が実用化されている。
素子の小型化による大容量化が進んでＬＳＩやＶＬＳＩ
が実用化されている。
一方、このような集積化に比例して端子数が増すと共に
使用電力が増加し、発熱量が膨大となったことから、従
来のような印刷回路基板では対応できなくなり、セラミ
ック回路基板の使用が必要となった。
使用電力が増加し、発熱量が膨大となったことから、従
来のような印刷回路基板では対応できなくなり、セラミ
ック回路基板の使用が必要となった。
こ−で、ＬＳＩのような半導体集積回路素子の搭載のた
めには多層回路構成をとる必要があるが、セラミック回
路基板の構成材料としてアルミナ（Ａ１２（１３）、（
１５）を使用する場合には焼成温度が約２０００°Ｃと
高いために導体線路の構成材料として融点が高い（３３
８７°Ｃ）タングステン（Ｗ）などを使用する必要があ
った。
めには多層回路構成をとる必要があるが、セラミック回
路基板の構成材料としてアルミナ（Ａ１２（１３）、（
１５）を使用する場合には焼成温度が約２０００°Ｃと
高いために導体線路の構成材料として融点が高い（３３
８７°Ｃ）タングステン（Ｗ）などを使用する必要があ
った。
然し、Ｗは抵抗率が５．６５Ｘ１０−６０ｃｍと大きい
ことから、基板材料をガラスセラミックスに変えること
により、抵抗率が１．６８Ｘ１０−６ΩｃｌＩｌと少な
い銅（Ｃｕ）の使用が可能となり、多層回路基板が形成
されている。
ことから、基板材料をガラスセラミックスに変えること
により、抵抗率が１．６８Ｘ１０−６ΩｃｌＩｌと少な
い銅（Ｃｕ）の使用が可能となり、多層回路基板が形成
されている。
本発明はか−る回路基板の改良に関するものである。
ガラスセラミックスを誘電体とし、Ｃｕを配線パターン
とする回路基板は第３図（Ａ）に示すようにガラスセラ
ミック基板（以下略して基板）■の上にスパッタ法ある
いは真空蒸着法などを用いて、クローム（Ｃｒ）膜２／
Ｃｕ膜３／Ｃｒ膜４の三層の膜形成を行った後、写真蝕
刻技術（フォトリソグラフィ）を用いて配線パターンの
形成が行われている。
とする回路基板は第３図（Ａ）に示すようにガラスセラ
ミック基板（以下略して基板）■の上にスパッタ法ある
いは真空蒸着法などを用いて、クローム（Ｃｒ）膜２／
Ｃｕ膜３／Ｃｒ膜４の三層の膜形成を行った後、写真蝕
刻技術（フォトリソグラフィ）を用いて配線パターンの
形成が行われている。
こ＼で、Ｃｒ膜２はＣｕ膜３と基板１との密着性を向上
するためであり、１０００人程度と薄く形成されている
。
するためであり、１０００人程度と薄く形成されている
。
また、上層のＣｒ膜４は多層化に当たって、この上に形
成される絶縁層との密着を良くするためであり、また基
板１が単層構造をとる場合は保護膜として作用している
。
成される絶縁層との密着を良くするためであり、また基
板１が単層構造をとる場合は保護膜として作用している
。
さて、か−る回路基板への回路素子の装着には殆どの場
合、第２図（Ａ）に示すように導体線路５にパッド６を
設け、同図（Ｂ）に示すように、このパッド６の上に半
田７を被覆して半田バンプ８を作って置き、これを用い
て素子の装着が行われている。
合、第２図（Ａ）に示すように導体線路５にパッド６を
設け、同図（Ｂ）に示すように、このパッド６の上に半
田７を被覆して半田バンプ８を作って置き、これを用い
て素子の装着が行われている。
こ＼で、Ｃｒ／Ｃｕ／Ｃｒの三層構成からなる導体線路
のパッド形成部に半田バンプ８を形成するには、第３図
（Ａ）に示した上部のＣｒ膜４を除去した後、Ｃｕ膜３
の上に直ちに半田層を設けるとＣｕ膜３が半田と容易に
固溶体を形成して（半田に喰われる）上にニッケル（Ｎ
ｉ）膜１０／金（Ａｕ）膜１１と順次に膜形成し、この
篩の上に半田７を設けることにより半田バンプ８が形成
されていた。
のパッド形成部に半田バンプ８を形成するには、第３図
（Ａ）に示した上部のＣｒ膜４を除去した後、Ｃｕ膜３
の上に直ちに半田層を設けるとＣｕ膜３が半田と容易に
固溶体を形成して（半田に喰われる）上にニッケル（Ｎ
ｉ）膜１０／金（Ａｕ）膜１１と順次に膜形成し、この
篩の上に半田７を設けることにより半田バンプ８が形成
されていた。
そのため、工数が嵩み回路基板の低コスト化の障害とな
っていた。
っていた。
〔発明が解決しようとする課題］
ガラスセラミックス回路基板の配線パターンはＣｕを用
いで形成されていることから、半田バンプの形成のため
にはパッド形成位置にＮｉ／＾Ｕの二層膜を形成する必
要があり、工数が嵩むことが問題で、この解決が課題で
ある。
いで形成されていることから、半田バンプの形成のため
にはパッド形成位置にＮｉ／＾Ｕの二層膜を形成する必
要があり、工数が嵩むことが問題で、この解決が課題で
ある。
上記の課題は清浄化処理したガラスセラミック回路基板
上にチタン・タングステン膜を上下に挟んでＮｉ膜を形
成した後、写真蝕刻技術によりパッドを含む導体線路を
形成し、このパッド形成部のチタン・タングステン薄膜
を除いた後、このパッド形成部に半田を付着して半田ハ
ンプを形成することを特徴として回路基板の製造方法を
構成することにより解決することができる。
上にチタン・タングステン膜を上下に挟んでＮｉ膜を形
成した後、写真蝕刻技術によりパッドを含む導体線路を
形成し、このパッド形成部のチタン・タングステン薄膜
を除いた後、このパッド形成部に半田を付着して半田ハ
ンプを形成することを特徴として回路基板の製造方法を
構成することにより解決することができる。
本発明は回路基板の用途によっては必ずしもＣｕのよう
な低抵抗な導体線路を形成する必要がないことに着目し
た結果なされたものである。
な低抵抗な導体線路を形成する必要がないことに着目し
た結果なされたものである。
すなわち、半導体ＩＣ搭載用のインターポーザやこのイ
ンターポーザを装着する多層セラミック回路基板の配線
パターンの形成材料としてはＣｕの使用が必要であるが
、単層構成の回路基板や終端抵抗器搭載用基板のような
配線パターンは薄膜化と微細化がそれほど要求されてい
ないことから、構成材料としては必ずしもＣｕを用いる
必要がなく、半田層われの無い金属材料を使用すること
ができる。
ンターポーザを装着する多層セラミック回路基板の配線
パターンの形成材料としてはＣｕの使用が必要であるが
、単層構成の回路基板や終端抵抗器搭載用基板のような
配線パターンは薄膜化と微細化がそれほど要求されてい
ないことから、構成材料としては必ずしもＣｕを用いる
必要がなく、半田層われの無い金属材料を使用すること
ができる。
発明者はこの材料としてＮｉを用いるもので、これによ
り工程の大幅な減少が可能となる。
り工程の大幅な減少が可能となる。
すなわち、Ｎｉは所謂る半田層われがなく、また半田の
濡れ性も良好である。
濡れ性も良好である。
そこで、ＣｕＯ代わりにＮｉを用いれは半田バンプの形
成に当たって直接に半田層を設けることができる。
成に当たって直接に半田層を設けることができる。
なお、Ｎｉを用いて導体パターンを形成する場合でも基
板との密着性を向上し、また保護膜として動作させるた
めに、三層構成をとることが必要であり、本発明におい
ては第１図（Ａ）に示すようにチタン・タングステン合
金（Ｔｉ−Ｗ）膜を使用する。
板との密着性を向上し、また保護膜として動作させるた
めに、三層構成をとることが必要であり、本発明におい
ては第１図（Ａ）に示すようにチタン・タングステン合
金（Ｔｉ−Ｗ）膜を使用する。
すなわち、ガラスセラミックスよりなる基板１の上にＴ
ｉ−Ｗ膜１３／Ｎｉ膜１４／Ｔｉ−Ｗ膜１５と層形成し
てパッドを含む導体線路を形成した後、パッド位置のＴ
ｉ−Ｗ膜１５を除去し、この位置に同図（Ｂ）に示すよ
うに半田１６を形成することにより半田バンプ１７がで
きあがる。
ｉ−Ｗ膜１３／Ｎｉ膜１４／Ｔｉ−Ｗ膜１５と層形成し
てパッドを含む導体線路を形成した後、パッド位置のＴ
ｉ−Ｗ膜１５を除去し、この位置に同図（Ｂ）に示すよ
うに半田１６を形成することにより半田バンプ１７がで
きあがる。
なお、従来のＣｒ膜の代わりにＴｉ−Ｗ膜を使用する理
由はＴｉ−Ｗはエツチングが容易なことであり、またＣ
ｒのように塩酸（Ｈ（、ｅ）に容易に溶解することがな
く作業性が良いことによる。
由はＴｉ−Ｗはエツチングが容易なことであり、またＣ
ｒのように塩酸（Ｈ（、ｅ）に容易に溶解することがな
く作業性が良いことによる。
〔実施例］
アルミナと硼硅酸ガラスとの混合物よりなり大きさが１
５Ｘ３ｍｍで厚さがｌＩｎ１Ｔｌのガラスセラミック基
板を用い、純水による超音波洗浄とイソプロピルアルコ
ールによる超音波洗浄を行って清浄化した。
５Ｘ３ｍｍで厚さがｌＩｎ１Ｔｌのガラスセラミック基
板を用い、純水による超音波洗浄とイソプロピルアルコ
ールによる超音波洗浄を行って清浄化した。
か−る基板（１）の上にスパッタ法によりＴｉ−Ｗ合金
膜１３を１０００人、Ｎｉ膜１４を２μｍ 、 Ｔｉ
−Ｗ合金膜１５を１０００人と三層に膜形成した後、写
真蝕刻技術を用いてパッド部を含む配線パターンを形成
した。
膜１３を１０００人、Ｎｉ膜１４を２μｍ 、 Ｔｉ
−Ｗ合金膜１５を１０００人と三層に膜形成した後、写
真蝕刻技術を用いてパッド部を含む配線パターンを形成
した。
すなわち、ネガ型のレジスト（品名ＯＭＲ−８３，東京
応化■）を用いて紫外線の選択露光を行い、現像により
露出したＴｉ−Ｗ膜（１５，１３）は過酸化水素（Ｈ，
Ｏ□）を用いてエツチングし、また、Ｎｉ膜１４は硝酸
（ＨＮＯ，） ：酢酸（ＣＨ３ＣＯＯＨ） ：硫酸（
Ｈ２ＳＯ４） −３００ｎｌ ： ３００ｍｆ ： １
２０ｍｊ２のエツチング液を用いてエツチングを行った
。
応化■）を用いて紫外線の選択露光を行い、現像により
露出したＴｉ−Ｗ膜（１５，１３）は過酸化水素（Ｈ，
Ｏ□）を用いてエツチングし、また、Ｎｉ膜１４は硝酸
（ＨＮＯ，） ：酢酸（ＣＨ３ＣＯＯＨ） ：硫酸（
Ｈ２ＳＯ４） −３００ｎｌ ： ３００ｍｆ ： １
２０ｍｊ２のエツチング液を用いてエツチングを行った
。
なお、このＮｉエツチング液のエツチングレートは常温
で６５秒／μｍである。
で６５秒／μｍである。
次に、ＯＭＲ−８３用剥離液を用いてレジストを除去し
た後、再びこのレジストを被覆し、パッド形成部を４０
０μｍ角の大きさに窓開けした後、上層のＴｉ−Ｗ合金
膜１５を除き、Ｎｉ膜１４を露出させた。
た後、再びこのレジストを被覆し、パッド形成部を４０
０μｍ角の大きさに窓開けした後、上層のＴｉ−Ｗ合金
膜１５を除き、Ｎｉ膜１４を露出させた。
次に、パッド形成位置を窓開けしたメタルマスクを位置
合わせし、錫・鉛半田（Ｓｎ６３Ｐｂ：＋、）よりなる
半田ボールをパッド形成位置に置き、基板加熱を行って
半田１６を溶融させることにより半田バンプ１７を備え
た回路基板が完成した。
合わせし、錫・鉛半田（Ｓｎ６３Ｐｂ：＋、）よりなる
半田ボールをパッド形成位置に置き、基板加熱を行って
半田１６を溶融させることにより半田バンプ１７を備え
た回路基板が完成した。
弐図、
である。
図において、
１は基板、
３はＣｕ膜、
６はパッド、
８．１７は半田バンプ、
１３．１５ はＴｉ−Ｗ膜、
である。
２．４はＣｒ膜、
５は導体線路、
７．１６は半田、
１０、１４ はＮｉ膜、
〔発明の効果〕
本発明の実施によりパッド形成位置に所謂る半田層われ
防止用の膜形成を行う必要がなく、これにより回路基板
のコスト低減が可能となる。
防止用の膜形成を行う必要がなく、これにより回路基板
のコスト低減が可能となる。
第１図は本発明に係る半田バンプ形成法を示す断面模式
図、 第２図は半田バンプの形成法を示す断面図、第３図は従
来の半田バンプ形成法を示す断面模（Ａ） （β） 半田バニプｎ形成ユ夫糺ホー１”Ｍ面図第 ２ 図 イ芝老の半田バシプ形べら夫友示寸断面才莫式図第３図
図、 第２図は半田バンプの形成法を示す断面図、第３図は従
来の半田バンプ形成法を示す断面模（Ａ） （β） 半田バニプｎ形成ユ夫糺ホー１”Ｍ面図第 ２ 図 イ芝老の半田バシプ形べら夫友示寸断面才莫式図第３図
Claims (1)
- 清浄化処理したガラスセラミック回路基板（１）の上
にチタン・タングステン膜（１３）、（１５）を上下に
挟んでニッケル膜（１４）を形成した後、写真蝕刻技術
によりパッド（６）を含む導体線路（５）を形成し、該
パッド（６）形成部のチタン・タングステン膜（１５）
を除いた後、該パッド（６）形成部に半田（１６）を付
着して半田バンプ（１７）を形成することを特徴とする
回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11093790A JPH0410430A (ja) | 1990-04-26 | 1990-04-26 | 回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11093790A JPH0410430A (ja) | 1990-04-26 | 1990-04-26 | 回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0410430A true JPH0410430A (ja) | 1992-01-14 |
Family
ID=14548366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11093790A Pending JPH0410430A (ja) | 1990-04-26 | 1990-04-26 | 回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0410430A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5783347A (en) * | 1996-06-27 | 1998-07-21 | Brother Kogyo Kabushiki Kaisha | Positively chargeable single-component developer and image-forming apparatus for using the same |
-
1990
- 1990-04-26 JP JP11093790A patent/JPH0410430A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5783347A (en) * | 1996-06-27 | 1998-07-21 | Brother Kogyo Kabushiki Kaisha | Positively chargeable single-component developer and image-forming apparatus for using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW457602B (en) | Flip chip metallization | |
| US5393697A (en) | Composite bump structure and methods of fabrication | |
| US6232212B1 (en) | Flip chip bump bonding | |
| TWI223419B (en) | Semiconductor device and method of manufacturing the same | |
| US6395626B1 (en) | Method of forming bonding projecting electrodes | |
| JPH05218043A (ja) | 金属接点パッド形成方法及び金属接点ターミナル形成方法 | |
| JP2004048012A (ja) | 細かいピッチの、高アスペクト比を有するチップ配線用構造体及び相互接続方法 | |
| JPH0837376A (ja) | 多層回路基板の製造方法 | |
| EP0939436B1 (en) | Manufacture of flip-chip devices | |
| JP2009231681A (ja) | 半導体装置およびその製造方法 | |
| TW578244B (en) | Underball metallurgy layer and chip structure having bump | |
| KR100752106B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN110349927A (zh) | 多层配线结构体及其制造方法 | |
| JPH09283925A (ja) | 半導体装置及びその製造方法 | |
| JPH0410430A (ja) | 回路基板の製造方法 | |
| JPH06140409A (ja) | 半導体装置の製法 | |
| TW582105B (en) | Wafer surface processing | |
| JPH07307549A (ja) | 薄膜配線パターンの形成方法および薄膜配線基板の製造方法 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JPS6348427B2 (ja) | ||
| US20070093049A1 (en) | Electronic interconnects and methods of making same | |
| TWI783235B (zh) | 電路板結構及其形成方法 | |
| JP3308105B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH05183273A (ja) | 多層配線基板装置とその製造方法ならびにそれを用いた電子装置 | |
| JPS63305533A (ja) | 半導体装置の製造方法 |