JPH04102386U - Circulating burst signal amplification circuit - Google Patents

Circulating burst signal amplification circuit

Info

Publication number
JPH04102386U
JPH04102386U JP363591U JP363591U JPH04102386U JP H04102386 U JPH04102386 U JP H04102386U JP 363591 U JP363591 U JP 363591U JP 363591 U JP363591 U JP 363591U JP H04102386 U JPH04102386 U JP H04102386U
Authority
JP
Japan
Prior art keywords
burst signal
circuit
burst
level
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP363591U
Other languages
Japanese (ja)
Inventor
徹 佐々木
泰行 池口
義周 平尾
信和 細谷
Original Assignee
三洋電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三洋電機株式会社 filed Critical 三洋電機株式会社
Priority to JP363591U priority Critical patent/JPH04102386U/en
Publication of JPH04102386U publication Critical patent/JPH04102386U/en
Pending legal-status Critical Current

Links

Landscapes

  • Processing Of Color Television Signals (AREA)

Abstract

(57)【要約】 【目的】 間欠的に発生する再生バースト信号を巡回す
る場合に、巡回信号の減衰を補正する。 【構成】 バースト信号発生期間に、第2バーストレベ
ル検出回路15にてバースト信号レベルをサンプルホー
ルドし第1バーストレベル検出回路17にて遅延バース
ト信号レベルをサンプルホールドし、両ホールド出力を
レベル比較回路16にて比較し、比較出力にて利得制御
アンプ13の増幅利得を制御して、遅延前と後のバース
ト信号レベルを一致させる。
(57) [Summary] [Purpose] To correct the attenuation of the cyclic signal when the reproduced burst signal that occurs intermittently circulates. [Structure] During the burst signal generation period, the second burst level detection circuit 15 samples and holds the burst signal level, the first burst level detection circuit 17 samples and holds the delayed burst signal level, and both hold outputs are used as a level comparison circuit. 16, and the comparison output controls the amplification gain of the gain control amplifier 13 to match the burst signal levels before and after the delay.

Description

【考案の詳細な説明】[Detailed explanation of the idea]

【0001】0001

【産業上の利用分野】[Industrial application field]

本考案は、カラーバースト信号連続化回路に設ける循環バースト信号増幅回路 の改良に関する。 The present invention is a cyclic burst signal amplification circuit installed in a color burst signal continuation circuit. Regarding improvements.

【0002】0002

【従来の技術】[Conventional technology]

出願人は、特開平1−69189号公報(H04N9/45)に於て、カラー バースト信号連続化回路を提案した。 In Japanese Patent Application Laid-Open No. 1-69189 (H04N9/45), the applicant A burst signal serialization circuit is proposed.

【0003】 この連続化回路は、再生カラーバースト信号と発振回路出力の1/4分周出力 とを位相比較回路にて位相比較し、比較出力にて発振回路の発振状態を制御する 回路に於て、発振出力をクロック入力とするCCD等の遅延回路を設けてカラー バースト発生期間以上の遅延を為し、再生カラーバースト信号の消勢期間にこの 遅延回路の出力を循環的に導出し乍ら、前記位相比較回路に供給して、位相制御 を連続化する点にある。0003 This continuous circuit outputs the reproduction color burst signal and the 1/4 frequency division of the oscillation circuit output. The phase comparison circuit compares the phase of the In the circuit, a delay circuit such as a CCD that uses the oscillation output as the clock input is installed to The delay is longer than the burst generation period, and this occurs during the period when the reproduced color burst signal is inactive. While deriving the output of the delay circuit cyclically, the output is supplied to the phase comparator circuit for phase control. The point is to make it continuous.

【0004】0004

【考案が解決しようとする課題】[Problem that the idea aims to solve]

しかし、上述する従来回路は、帰還した遅延出力を増幅することなく循環せし める為に、その信号レベルが遅延回路を通過する度に減衰し、連続的なジッタ補 正やAGC制御が困難となった。 However, the conventional circuit described above circulates the delayed feedback output without amplifying it. The signal level is attenuated each time it passes through a delay circuit, and continuous jitter Positive and AGC control became difficult.

【0005】 そこで、本考案は、再生カラーバースト信号を減衰することなく循環させ、信 号レベルの減衰を防止し、後続する回路の動作を保証する回路を提案するもので ある。[0005] Therefore, the present invention circulates the reproduced color burst signal without attenuation to provide reliable This paper proposes a circuit that prevents signal level attenuation and guarantees the operation of subsequent circuits. be.

【0006】[0006]

【課題を解決するための手段】[Means to solve the problem]

本考案は、バースト信号の減衰量を検出する減衰量検出回路と、減衰量に応じ てバースト信号の増幅率を制御する利得制御回路とを設けることを特徴とする。 This invention consists of an attenuation detection circuit that detects the amount of attenuation of a burst signal, and a and a gain control circuit for controlling the amplification factor of the burst signal.

【0007】[0007]

【作用】[Effect]

よって、本考案によれば、バースト信号が減衰することなく循環せしめられ、 後続する回路の動作を保証する。 Therefore, according to the present invention, the burst signal is circulated without attenuation, Guarantees the operation of subsequent circuits.

【0008】[0008]

【実施例】【Example】

以下、本考案を図示する実施例に従い説明する。 The present invention will be described below with reference to illustrative embodiments.

【0009】 まず、図1に示す第1実施例に付いて説明する。本実施例は、ピックアップ1 にて再生した再生信号を次段のFM復調器2にて復調し、その出力のジッタを第 1CCD3にて抑圧して再生カラー信号を導出する光学式ビデオディスクプレー ヤに本考案を採用するものである。[0009] First, a first embodiment shown in FIG. 1 will be described. In this example, pickup 1 The reproduced signal is demodulated by the next stage FM demodulator 2, and the jitter of the output is Optical video disc player that derives reproduced color signals by suppressing them with 1 CCD3 The present invention is adopted in this case.

【0010】 ジッタ補正のため本実施例では、バーストゲート7にて分離したバースト信号 を、加算器8を介して第2CCD18に供給し、バースト信号のキャリア周期の 逓倍周期分で且つその遅延時間が約H/16期間(但しHは水平同期期間)とな るようにバースト信号を遅延している。0010 In order to correct jitter, in this embodiment, the burst signal separated by the burst gate 7 is is supplied to the second CCD 18 via the adder 8, and the carrier period of the burst signal is The multiplication period and the delay time are approximately H/16 periods (H is the horizontal synchronization period). The burst signal is delayed so that

【0011】 この遅延信号は、利得制御アンプ13(利得制御回路)にて後述する様に適当 量増幅され、バーストゲートパルスの消勢期間中にスイッチング回路14を介し て加算器8に帰還される。[0011] This delayed signal is sent to the gain control amplifier 13 (gain control circuit) as described later. during the deactivation period of the burst gate pulse through the switching circuit 14. and is fed back to the adder 8.

【0012】 従って、本実施例では、バースト信号が1水平同期期間内にレベルの減衰を伴 うことなく15回遅延されて巡回せしめられる。0012 Therefore, in this embodiment, the burst signal is accompanied by a level attenuation within one horizontal synchronization period. It is delayed 15 times and made to circulate without any delay.

【0013】 本実施例では、バースト信号に同期してバースト信号をH/16遅延させる為 に転送クロックを形成するPLL回路を形成している。[0013] In this embodiment, the burst signal is delayed by H/16 in synchronization with the burst signal. A PLL circuit is formed to form a transfer clock.

【0014】 このPLL回路は、循環するバースト信号を位相比較器9の基準入力とし、フ ィードバックした1/4分周出力を比較入力とし、位相比較出力をローパスフィ ルタ10を介してVCO11の制御入力としており、中心周波数をカラーサブキ ャリアの4倍に設定する前記VCO11は、その発振出力を前記第1・第2CC Dの転送クロック入力として、また1/4分周回路19の帰還用入力としている 。[0014] This PLL circuit uses the circulating burst signal as the reference input of the phase comparator 9, and The feedback 1/4 frequency divided output is used as comparison input, and the phase comparison output is used as low-pass filter. It is used as a control input for VCO 11 via router 10, and the center frequency is set as a color subkey. The VCO 11, which is set to four times the carrier, sends its oscillation output to the first and second CCs. It is used as the transfer clock input of D and also as the feedback input of the 1/4 frequency divider circuit 19. .

【0015】 上述するPLL回路の構成は前述する従来技術と同一であり、本実施例の特徴 とするところは前記利得制御アンプ13とその利得を制御する減衰量検出回路に ある。[0015] The configuration of the PLL circuit described above is the same as that of the prior art described above, and the features of this embodiment are This is because the gain control amplifier 13 and the attenuation detection circuit that controls its gain are be.

【0016】 まず、加算出力を入力する第1バーストレベル検出回路17は、バーストゲー トパルスに同期して遅延前のバースト信号レベルをサンプルホールドしており、 利得制御アンプ出力を入力する第2バーストレベル検出回路15は、バーストゲ ートパルスに同期して丁度16回遅延後のバースト信号レベルをサンプルホール ドしている。[0016] First, the first burst level detection circuit 17 which inputs the addition output is a burst gate. The burst signal level before delay is sampled and held in synchronization with the pulse. The second burst level detection circuit 15 inputting the output of the gain control amplifier Sample the burst signal level after exactly 16 delays in synchronization with the pulse. I'm doing it.

【0017】 両抜取出力を入力するレベル比較回路16は、前記記利得制御アンプ13が1 回の遅延による減衰量に逆比例する増幅率を呈する様にバーストゲートパルスに 同期して利得制御信号を形成し、1水平同期期間中該利得制御アンプ13にこの 利得制御信号を供給する。[0017] The level comparator circuit 16 inputting both sampling outputs is configured so that the gain control amplifier 13 is The burst gate pulse is A gain control signal is formed synchronously, and this signal is applied to the gain control amplifier 13 during one horizontal synchronization period. Provides gain control signal.

【0018】 その結果、16回巡回したバースト信号レベルは、入力されるバースト信号レ ベルに一致せしめられる。[0018] As a result, the burst signal level that has been cycled 16 times is the input burst signal level. Matched to Bell.

【0019】 上述する実施例は、バースト信号を16回遅延した出力と、次のタイミングに 発生するバースト信号とをレベル比較しているが、バースト信号とそれを1回遅 延した出力とをレベル比較するように構成しても良い。[0019] The embodiment described above outputs the burst signal delayed 16 times and outputs the burst signal at the next timing. The level of the generated burst signal is compared, but the burst signal is delayed by one time. The configuration may be such that the level is compared with the extended output.

【0020】 また、図2は、遅延時間の短いアナログ遅延回路を利用してバースト信号を途 切れることなく連続的に形成する回路に本考案を採用する第2実施例を示す回路 ブロック図である。[0020] Figure 2 also shows how to interrupt a burst signal by using an analog delay circuit with a short delay time. A circuit showing a second embodiment in which the present invention is applied to a circuit that is continuously formed without breaking. It is a block diagram.

【0021】 図示する様に、本実施例ではバーストゲート出力を、位相比較器9と遅延量を 90度とするアナログ遅延回路11と第2バーストレベル検出回路15及びAP C検波回路5に供給している。[0021] As shown in the figure, in this embodiment, the burst gate output is connected to the phase comparator 9 and the delay amount is 90 degree analog delay circuit 11, second burst level detection circuit 15 and AP It is supplied to the C detection circuit 5.

【0022】 前記アナログ遅延回路11は、その出力を前記位相比較器9と90度進相用の 移相器12に供給している。[0022] The analog delay circuit 11 sends its output to the phase comparator 9 for 90 degrees phase advance. It is supplied to the phase shifter 12.

【0023】 前記位相比較器9は、遅延前と遅延後の位相を比較し、その位相差が常時丁度 90度に保たれる様に前記アナログ遅延回路11の遅延量を制御すべく、位相比 較出力をローパスフィルタ10を介して前記アナログ遅延回路11に供給してい る。[0023] The phase comparator 9 compares the phases before and after the delay, and makes sure that the phase difference is always exactly In order to control the delay amount of the analog delay circuit 11 so that it is maintained at 90 degrees, the phase ratio is A calibration output is supplied to the analog delay circuit 11 via a low-pass filter 10. Ru.

【0024】 また、前記移相回路12は、加算出力と同位相の進相出力を利得制御アンプ1 3に供給して、進相出力の減衰を解消している。[0024] Further, the phase shift circuit 12 sends an advanced output having the same phase as the addition output to the gain control amplifier 1. 3 to eliminate the attenuation of the advanced phase output.

【0025】 このアンプ出力は、スイッチング回路14を介してバースト期間終了直後に加 算回路8に帰還される。[0025] This amplifier output is added via the switching circuit 14 immediately after the burst period ends. It is fed back to the calculation circuit 8.

【0026】 また、アンプ出力は第1バーストレベル検出回路17に入力され、バーストゲ ートパルスに同期して増幅後のバースト信号レベルがサンプルホールドされる。[0026] In addition, the amplifier output is input to the first burst level detection circuit 17, and the burst level detection circuit 17 The amplified burst signal level is sampled and held in synchronization with the pulse.

【0027】 更に、前記第2バーストレベル検出回路15もバーストゲートパルスに同期し てバーストゲートを経たバースト信号レベルをサンプルホールドしている。[0027] Furthermore, the second burst level detection circuit 15 is also synchronized with the burst gate pulse. The burst signal level that has passed through the burst gate is sampled and held.

【0028】 レベル比較回路16は、サンプルホールド出力レベルが一致するように制御信 号を前記利得制御アンプ13に供給している。その結果、バースト信号は減衰す ることなく連続的に形成導出される。[0028] The level comparison circuit 16 receives a control signal so that the sample and hold output levels match. The signal is supplied to the gain control amplifier 13. As a result, the burst signal is attenuated. It is continuously formed and extracted without any trouble.

【0029】 一方、減衰することなく連続化的に導出される加算出力を入力するAPC検波 回路は、基準発振器6が発生する基準信号と加算出力とを比較して比較出力をV CO4に供給する。[0029] On the other hand, APC detection inputs the summed output that is derived continuously without attenuation. The circuit compares the reference signal generated by the reference oscillator 6 with the addition output and outputs the comparison output as V. Supply CO4.

【0030】 該VCO4は、バーストキャリア周波数の4倍の周波数を中心周波数とする発 振器であり、APC検波出力に応じて発振周波数を制御し、発振出力を転送クロ ックとして前記第1CCD3に供給し、ジッタ補正を実現している。[0030] The VCO4 generates a signal whose center frequency is four times the burst carrier frequency. It is an oscillator that controls the oscillation frequency according to the APC detection output, and transfers the oscillation output to the transfer clock. The signal is supplied to the first CCD 3 as a clock to realize jitter correction.

【0031】 上述する各実施例は、ジッタ補正に本考案を採用したが、連続化したバースト 信号をAGC制御に利用する場合にも本考案を採用することが可能であり、その 様な構成も本考案に含まれることは云うまでもない。[0031] Each of the above-mentioned embodiments employs the present invention for jitter correction, but continuous burst The present invention can also be adopted when the signal is used for AGC control; It goes without saying that various configurations are also included in the present invention.

【0032】[0032]

【考案の効果】[Effect of the idea]

よって、本考案によれば、バースト信号を減衰することなく遅延する為、ジッ タ補正等の連続的な制御が確実に保障されその効果は大である。 Therefore, according to the present invention, since the burst signal is delayed without being attenuated, the jitter is Continuous control such as data correction is reliably guaranteed, and the effect is great.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】第1実施例の回路ブロック図である。FIG. 1 is a circuit block diagram of a first embodiment.

【図2】第2実施例の回路ブロック図である。FIG. 2 is a circuit block diagram of a second embodiment.

【符号の説明】[Explanation of symbols]

17 第1バーストレベル検出回路 15 第2バーストレベル検出回路 16 レベル比較回路 13 利得制御アンプ 17 First burst level detection circuit 15 Second burst level detection circuit 16 Level comparison circuit 13 Gain control amplifier

───────────────────────────────────────────────────── フロントページの続き (72)考案者 細谷 信和 守口市京阪本通2丁目18番地 三洋電機株 式会社内 ──────────────────────────────────────────────── ─── Continuation of front page (72) Creator Nobukazu Hosoya 2-18 Keihan Hondori, Moriguchi City Sanyo Electric Co., Ltd. Inside the ceremony company

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】 再生カラー映像信号中のカラーバースト
信号を遅延回路を介して帰還せしめ、カラーバースト信
号を循環的に発生するバースト信号連続化回路に於て、
カラーバースト信号レベルの循環に伴う減衰量を検出す
る減衰量検出回路と、前記減衰量に基づいて帰還される
バースト信号の増幅率を制御する利得制御回路とを、そ
れぞれ配して成る循環バースト信号増幅回路。
1. A burst signal serialization circuit that returns a color burst signal in a reproduced color video signal via a delay circuit to cyclically generate a color burst signal, comprising:
A cyclic burst signal comprising an attenuation detection circuit that detects the amount of attenuation accompanying the circulation of the color burst signal level, and a gain control circuit that controls the amplification factor of the burst signal fed back based on the attenuation amount. Amplification circuit.
JP363591U 1991-02-04 1991-02-04 Circulating burst signal amplification circuit Pending JPH04102386U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP363591U JPH04102386U (en) 1991-02-04 1991-02-04 Circulating burst signal amplification circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP363591U JPH04102386U (en) 1991-02-04 1991-02-04 Circulating burst signal amplification circuit

Publications (1)

Publication Number Publication Date
JPH04102386U true JPH04102386U (en) 1992-09-03

Family

ID=31732712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP363591U Pending JPH04102386U (en) 1991-02-04 1991-02-04 Circulating burst signal amplification circuit

Country Status (1)

Country Link
JP (1) JPH04102386U (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS578297U (en) * 1980-06-18 1982-01-16
JPS6469189A (en) * 1987-09-10 1989-03-15 Sanyo Electric Co Pll circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS578297U (en) * 1980-06-18 1982-01-16
JPS6469189A (en) * 1987-09-10 1989-03-15 Sanyo Electric Co Pll circuit

Similar Documents

Publication Publication Date Title
US5157359A (en) Carrier reset fm modulator and method of frequency modulating video signals
JP3894965B2 (en) Phase detector for phase-locked loop
JPH04102386U (en) Circulating burst signal amplification circuit
JP3323611B2 (en) Frequency converter for VTR
JP2850643B2 (en) Digital color signal demodulator
JP2840569B2 (en) Clock synchronization circuit between stations
JPH10228730A (en) Clock generating circuit
JP2870222B2 (en) Subcarrier regenerator
JP2555597B2 (en) Burst clock synchronizer
JP2809141B2 (en) PLL circuit
JP2508402B2 (en) Magnetic playback device
JP2958935B2 (en) Time base collector circuit
JPH077686A (en) Am demodulator
JPS62209976A (en) Video signal dc stabilizing system
JP3371195B2 (en) Color synchronization circuit
JP2855765B2 (en) Video signal processing circuit
JPS6117588Y2 (en)
JP2649917B2 (en) Rotating head playback device
JPH0644217Y2 (en) Burst sampling circuit
JP2573213B2 (en) Horizontal sync signal regeneration circuit
JPS5844874A (en) Afc circuit
JPS61270918A (en) Phase locked loop device
JPS62165708A (en) Impulsive noise eliminating circuit
JPS63209378A (en) Television sound demodulation circuit
JPH02188086A (en) Phase-locked loop device