JPH0410151A - 信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、コンピュータ等の情報処理装置と、プリンタ
、スキャナ等の周辺装置とのＳＣＳＩ信号を利用したイ
ンターフェースに関するものである。

［従来の技術］ ５Ｃ３Ｉ信号には、シングルエンド信号と、差動信号の
２つの種類があり、従来、小さなシステムではシングル
エンド信号が用いられ、大きなシステムでは差動信号が
用いられていた。

［発明が解決しようとしている課題］ しかしながら、前記の２種類のｓ　ｃ　Ｓ　Ｉ　＜信号
は互換性がないので、従来は、小さなシステムを大きく
するとか、両方のシステムを自由に組み合わせることに
対して、柔軟性がなかった。

そこで、２種類のＳＣＳ　Ｉ信号に互換性を持たせて中
継する信号処理装置が望まれる。

そのとき、同一の信号を複数のデバイスが途切れること
なく切り替わって駆動する場合、信号の抜けや誤動作が
生じる危険がある。

［課題を解決するための手段］ 上記課題を解決するために、本発明信号処理装置は、同
一の信号を複数のデバイスが途切れることなく切り替わ
って駆動する場合、当該信号を最初に駆動したデバイス
の存在するバスを認識する第１認識手段と、当該信号を
最終的に駆動したデバイスの存在するバスを認識する第
２認識手段と、前記第１、第２の認識手段によって認識
されたバスとは異なるバス側の信号を駆動して伝達する
ように制御する制御手段とを備える。

［作用］ 本発明によれば、中継を行なう信号処理装置は、同一の
信号を複数のデバイスが途切れることなく切り替わって
駆動する場合、当該信号を最初に駆動したデバイスの存
在するバスと、当該信号を最終的に駆動したデバイスの
存在するバスとを認識し、認識されたバスとは異なるバ
ス側の信号を駆動して伝達する。

［実施例］ 第１図は本発明を適用した５Ｃ５Ｉ信号中継装置を用い
た情報処理システムのブロック構成図であり、同図にお
いて１，２は互いに直接接続されていない５Ｃ５Ｉバス
で、１はＲ５４８５規格を用いた差動信号、２はＴＴＬ
のシングルエンド信号を用いている。３は５Ｃ５Ｉ信号
中継装置、４〜９は５Ｃ５Ｉバスに接続されたデバイス
でイニシエータまたはターゲットとして動作しＩＤ番号
はすべて異なる。

第２図〜第４図は５ｃｓｒ信号中継装置３の内部回路で
あり、／Ｏ．１１は差動信号を用いた５Ｃ５Ｉ用のコネ
クタであり、１２〜２９はＲ５４８５規格の差動信号を
ＴＴＬレベルの信号に変換するレシーバ、３０〜４７は
ＴＴＬレベルの信号をＲ５４８５規格の差動信号に変換
するトランスミッタ、４８〜６５はＴＴＬレベルの信号
をＴＴＬオーブンコレクタの信号に変換するドライバ、
６６〜８３はオーブンコレクタの信号を入力するシュミ
ットインバータ、８４〜８６はＤフリップフロップ、８
７は４人力ＡＮＤゲート、８８は３人力ＮＡＮＤゲート
、８９〜９０は２人力ＡＮＤゲート、９１〜９６はＤフ
リップフロップ、９７は２人力ＯＲゲート、９８は３人
力ＮＡＮＤゲート、９９は４人力ＡＮＤゲート、／Ｏ０
は２人力ＮＯＲゲート、／Ｏ１は２人力ＡＮＤゲート、
／Ｏ２は２人力ＮＯＲゲート、／Ｏ３は２人力ＡＮＤゲ
ート、／Ｏ４〜／Ｏ６はＤフリップフロップ、／Ｏ７は
３人力ＮＡＮＤゲート、／Ｏ８は２人力ＮＡＮＤゲート
、／Ｏ９〜１／ＯはＤフリップフロップ、Ｉｌｌは３人
力ＮＡＮＤゲート、１１２は２人力ＮＡＮＤゲート、１
１３〜１１５は２人力ＯＲゲート、１１６はＪＫフリッ
プフロップ、１１７〜１１８は３人力ＮＡＮＤゲート、
１１９〜１２１はインバータ、１２２〜１２７は２人力
ＮＡＮＤゲート、１２８〜１２９は３人力ＮＡＮＤゲー
ト、１３０〜１３３はＤフリップフロップ、１３４〜１
３７は２人力ＡＮＤゲート、１３８〜１４５はＤ７リツ
プ７０−／ブ、１４６．１４８．１５ｏ１１５２は２人
力ＮＯＲゲート、１４７．１４９．１５１．１５３は２
人力ＡＮＤゲート、１５４〜１５７はＤフリップフロッ
プ、１５８〜１６１はＤフリップフロップ、１６２〜１
６５は２人力ＡＮＤゲート、１６６〜１７３はＤフリッ
プ７０−／ブ、１７４．１７６．１７８．１８ｏは２人
カＮＯＲゲート、１７５．１７７．１７９．１８１は２
人力ＡＮＤゲート、１８２〜１８５はＤフリップフロッ
プ、１８６〜１８８はＤフリップフロップ、１８９〜１
９１は２人力ＡＮＤゲート、１９２〜１９７はＤフリッ
プフロップ、１９８．２００．２０２は２人力ＮＯＲゲ
ート、１９９．２０１．２０３は２人力ＡＮＤゲート、
２０４〜２０６はＤフリップフロップ、２０７〜２／Ｏ
はＤフリップフロップ、２１１〜２１４は２人力ＡＮＤ
ゲート、２１５〜２２２はＤフリップフロップ、２２３
．２２５．２２７．２２９は２人力ＮＯＲゲート、２２
４．２２６．２２８．２３０は２人力ＡＮＤゲート、２
３１〜２３４はＤフリップフロップである。

次に上記構成においてバスフリー、アービトレーション
、セレクション、リセレクション、情報転送の各フェー
ズがどのように推移していくか説明する。

■バスフリーフェーズとはセレクション（ＳＥＬ）およ
びビジー（ＢＳＹ）信号が共に４００ｎｓ以上の開駆動
されていないことをいう。

■アービトレーションフェーズとはバスフリーフェーズ
検出後８００ｎｓ以上かつ１．８μｓを超えない時間以
内にＢＳＹ信号と自己の５Ｃ３Ｉ　　ＩＤに対するデー
タビットを駆動し、さらに２．２μｓ以上経過後データ
バス上の値を比較してバス使用権要求の優先順位を判定
し、自分よりも高位の優先度を持つデータビットが駆動
されていることを検出した５ｃｓｒデバイスは、他の５
Ｃ５ＩデバイスによりＳＥＬ信号が駆動されてから８０
０ｎｓ以内にすべてのバスの信号を駆動することを停止
し、最高位の優先度を持つデータビットを駆動していた
５ｃｓｒデバイスは、ＳＥＬ信号を駆動することにより
、バスの使用権を獲得し、さらにＳＥＬ信号を駆動して
からセレクションフェーズまたはりセレクションフェー
ズへの移行を開始するまで、１．２μｓ以上待っている
ことをいう。

■セレクションフェーズとはイニシェータからターゲッ
トを選択するためのフェーズであり、バス権を獲得した
５ＣＳＩデバイス（イニシエータ）がＳＥＬ信号を駆動
し始めて１．２μｓ以上経過してから、データバス上に
ターゲットとイニシエータ自身の５Ｃ５Ｉ　　ＩＤのデ
ータビットを駆動し、その後９０ｎｓ以上待ってからＢ
ＳＹ信号の駆動を停止し、さらに４００ｎｓ以上経過し
てから、ターゲットがＢＳＹ信号を駆動するまで待ち、
一方ターケットは４００ｎｓ以上の間、ＳＥＬおよび自
己の５Ｃ５Ｉ　　ＩＤに対応するデータバスビットが駆
動されかつＢＳＹ信号とＩ／Ｏ信号が駆動されていない
ことを検出したときに、自己が選択されていることを認
識し、２００μｓ以内に、ＢＳＹ信号を駆動することに
より応答し、イニシエータはＢＳＹ信号を検出してから
９０ｎｓ以内にＳＥＬ信号の駆動を停止することを言う
。

■リセレクションフェーズはターゲット側からイニシエ
ータ側を選択するためのフェーズであり、バス権を獲得
した５Ｃ８Ｉデバイス（ターゲット）がＳＥＬ信号を駆
動し始めてから１．２μｓ以上経過してから、データバ
ス上にＩ／Ｏ信号とイニシエータとターゲット自身の５
ＣＳＩ　　／Ｏを駆動し、その後９０ｎｓ以上待ってか
らＢＳＹ信号の駆動を停止し、さらに４００ｎｓ以上経
過してから、イニシエータがＢＳＹ信号を駆動するまで
待ち、一方イニジエータは４００ｎｓ以上の間、ＳＥＬ
信号、Ｉ／Ｏ信号および自己の５Ｃ５Ｉ　　ＩＤに対応
するデータビットが駆動されていてかつＢＳＹ信号が駆
動されていないことを検出したときに、自己が選択され
ていることを認識し、２００μｓ以内にＢＳＹ信号を駆
動することによりターゲットに対して応答し、ターゲッ
トはＢＳＹ信号を検出してから自分もＢＳＹ信号を駆動
した後、９０ｎｓ以内にＳＥＬ信号の駆動を停止し、さ
らにイニシエータはＳＥＬ信号の駆動が停止したことを
検出した後、自己のＢＳＹ信号の駆動を停止することを
言う。

■情報転送フェーズとはコマンド、データ、ステータス
、メツセージの各フェーズを総称したもので情報の転送
方向によりイン（ターゲット→イニシエータ）とアウト
（イニシエータ→ターゲット）に区別される。情報転送
フェーズの制御権はすべてターゲット側が握っており、
情報の転送はターゲットが駆動する転送要求信号である
ＲＥＱ信号およびイニシェークが駆動する応答信号であ
るＡＣＫ信号によって制御される。１組のＲＥＱおよび
ＡＣＫ信号により、１バイトの情報転送を行なうが、Ｒ
ＥＱ信号とＡＣＫ信号および応答確認方法の違いによっ
て、非同期モードと同期モードの２種類の転送制御方法
がある。

非同期モード転送とはＲＥＱ信号とＡＣＫ信号を相互に
確認しあいながら転送を制御する方法であり、すべての
情報転送フェーズで使用することができる。Ｉ／Ｏ信号
が駆動されているとバス上の情報はターゲットからイニ
シエータに転送される。ターゲットはデータバスの値が
確定してからＲＥＱ信号を駆動する。−イニシエータは
データバスの値を取込み、ＡＣＫ信号を駆動して応答す
る。ターゲットはＡＣＫ信号が駆動されるまでデータバ
スの値を保持し、ＡＣＫ信号が駆動されるとＲＥＱ信号
の駆動を停止する。イニシエータはＲＥＱ信号の駆動が
停止した後ＡＣＫ信号の駆動を停止する。ターゲットは
ＡＣＫ信号の駆動が停止されたことを確認してから次の
バイトの転送に移る。一方Ｉ／Ｏ信号が駆動されていな
いときは、データバス上の情報はイニシエータからター
ゲットへ転送される。ターゲットはＲＥＱ信号を駆動し
イニシエータに対し情報転送の要求をする。イニシエー
タは要求された種類の情報をデータバス上に送出してか
らＡＣＫ信号を駆動する。ターゲットはデータバスのデ
ータを取込んでＲＥＱ信号の駆動を停止する。イニシェ
ークはＲＥＱ信号の駆動が停止したことを検出するまで
データバスの値を保持し、ＲＥＱ信号の駆動が停止する
とＡＣＫ信号の駆動も停止する。ターゲットはＡＣＫ信
号の駆動が停止したことを検出した後、次のバイトの転
送要求に移る。これが非同期モード転送である。

一方同期モード転送とは、データフェーズでのみ使用す
ることができる転送方法で、ＲＥＱおよびＡＣＫ信号の
転送周期と、ＡＣＫの応答無しに連続してＲＥＱを送出
できるオフセット数とをイニシエータとターゲットの間
で取り決めておき、複数バイトを一度に転送する、高速
なデータ転送方法である。

以上′のような５Ｃ５Ｉの規約によりデータ転送するわ
けであるが、本発明の５ＣＳＩ信号中継装置を使用した
場合も、論理的に一体となった２つの５Ｃ５Ｉバス全体
が、上記の５ＣＳＩの規約を守ることができな（ではな
らない。

第５図はモードの遷移を示す図であり、二つの５Ｃ５Ｉ
バスが一体となって動作するとき、第１図の５Ｃ５Ｉ信
号中継装置３がどのようなモードで動作すべきであるか
が第５図に示されている。まず■のバスフリーフェーズ
、次にアービトレーシタンフェーズで■の５Ｃ５Ｉバス
ｌのＢＳＹ信号のみ駆動（オン）された場合、次に■の
５ＣＳＩバス２のＢＳＹ信号のみオンされた場合、次に
■の５Ｃ５Ｉバスｌと２両方がオンされた場合、さらに
■の５Ｃ５Ｉバスｌにターゲットが存在する場合のりセ
レクションフェーズ、さらに■の５Ｃ５Ｉバス１にイニ
シエータが存在する場合のセレクションフェーズ、さら
に■の５Ｃ５Ｉバス２にイニシエータが存在する場合の
セレクションフェーズ、さらに■の５ＣＳＩバス２にタ
ーゲットが存在する場合のりセレクションフェーズ、さ
らに■の５Ｃ５Ｉバスｌにイニシエータとターゲットが
存在する場合の情報転送フェーズ、さらに［相］の５Ｃ
５Ｉバスｌにターゲットおよび５Ｃ５Ｉバス２にイニシ
エータが存在する場合の情報転送フェーズ、さらに■の
５Ｃ５Ｉバス２にターゲットおよび５ｃｓｒバスｌにイ
ニシエータが存在する場合の情報転送フェーズ、最後に
＠の５Ｃ５Ｉバス２にイニシエータとターゲットが存在
する場合の情報転送フェーズに分けることができる。

具体的な動作の例を以下に説明する。

第１の動作では第１図に示した５Ｃ５Ｉデバイス６が５
ＣＳＩバスｌのＢＳＹ信号と自己のＩＤであるデータビ
ット４を駆動し、その後５Ｃ５Ｉデバイス９がイニシエ
ータとして５Ｃ５Ｉバス２のＢＳＹ信号と自己のＩＤで
あるデータビット６を駆動し、その結果５ｃｓｒテハイ
ス９がバス権を獲得して５Ｃ５Ｉバス２のＳＥＬ信号を
駆動し、それにより５Ｃ５Ｉデバイス６は５Ｃ５Ｉバス
１のＢＳＹ信号とデータビット４の駆動を停止し、さら
に５ｃｓｒデバイス９は５Ｃ５Ｉバス２のデータビット
２を駆動し、その後ＢＳＹ信号の駆動を停止する。ＩＤ
　＝　２の５ｃｓｒデバイス５はターゲットとして５Ｃ
８Ｉバス１のＢＳＹ信号を駆動し、それを受けて５ｃｓ
ｒデバイス９は５Ｃ５Ｉバス２のＳＥＬ信号の駆動を停
止しセレクションフェーズは終了する。その結果５ｃｓ
ｒバスｌと５ｃｓｒバス２を用いて５Ｃ５Ｉデバイス９
と５の情報転送を行ない、転送終了後５ｃｓｒデバイス
５は５Ｃ５ＩバスｌのＢＳＹ信号の駆動を停止しバスフ
リー状態になる。以上の経緯を５ｃｓｒ信号中継装置の
入力部で観察した状態を第６図に示す。灰色で示した実
線は、５ｃｓｒの各信号が、５Ｃ５Ｉ信号中継装置のド
ライバおよびトランスミッタにより駆動されておらず、
Ｈレベルは外部の５ｃｓｒデバイスにより駆動されてい
ることを、Ｌレベルはどこからも駆動されていないこと
を示しており、黒色で示した実線は５Ｃ５Ｉの各信号が
、５Ｃ５Ｉ信号中継装置のドライバまたはトランスミッ
タにより駆動されていることを示している（この時外部
の５Ｃ５Ｉデバイスが駆動しているかどうか５ｃｓｒ信
号中継装置からは認識できない）。破線で示していると
ころは駆動のオンオフを繰り返しているところの時間を
省略していることを図示していて、灰色の破線は５Ｃ５
Ｉ信号中継装置が駆動することは無いが外部でＯＮ、Ｏ
ＦＦされる可能性があることを示しており、黒色の破線
は５Ｃ５Ｉ信号中継装置のドライバまたはトランスミッ
タがＯＮ、ＯＦＦをする可能性があることを示している
（外部でＯＮ。

ＯＦＦされるかどうかは分からない）。

第２の動作では、５Ｃ５Ｉデバイス６が５ｃｓｒバスｌ
のＢＳＹ信号と自己のＩＤであるデータビット４を駆動
し、その後５ｃｓｒデバイス９がイニシエータとしてＢ
ＳＹ信号と自己のＩＤであるデータビット６を駆動し、
その結果５Ｃ５Ｉデバイス９がバス権を獲得して５ｃｓ
ｒバス２のＳＥＬ信号を駆動し、それにより５Ｃ５Ｉデ
バイス６は５ｃｓｒバス１のＢＳＹ信号とデータビット
４の駆動を停止し、さらに５ｃｓｒデバイス９は５Ｃ５
Ｉバス２のデータビット３を駆動し、その後ＢＳＹ信号
を停止する。ＩＤ＝３の５Ｃ５Ｉデバイス８はターゲッ
トとして５Ｃ５Ｉバス２上のＢＳＹ信号を駆動し、それ
を受けて５Ｃ５Ｉデバイス９は５Ｃ３Ｉバス２のＳＥＬ
信号の駆動を停止してセレクションフェーズは終了する
。その結果５ＣＳＩバス２のみを用いて５ｃｓｉデバイ
ス９と８の情報転送を行ない、転送終了後５ｃｓｒデバ
イス８は５ｃｓｒバス２のＢＳＹ信号の駆動を停止しバ
スフリー状態になる。以上の経緯を５Ｃ５Ｉ信号中継装
置の入力部で観察した状態を第７図に示す。

第３の動作として５Ｃ５Ｉデバイス６が５Ｃ５Ｉバスｌ
のＢＳＹ信号と自己のＩＤであるデータビット４を駆動
し、その後５Ｃ５Ｉデバイス９がターゲットとしてＢＳ
Ｙ信号と自己のＩＤであるデータビット６を駆動し、そ
の結果５Ｃ５Ｉデバイス９がバス権を獲得して５ｃｓｉ
バス２のＳＥＬ信号を駆動し、それにより５Ｃ５Ｉデバ
イス６は５Ｃ５ＩバスｌのＢＳＹ信号とデータビット４
の駆動を停止し、さらに５Ｃ５Ｉデバイス９は５Ｃ５Ｉ
バス２のＩ／Ｏ信号とデータビット３を駆動し、その後
ＢＳＹ信号を停止する。ＩＤ　＝　３の５Ｃ５Ｉデバイ
ス８はイニ／エータとして５ｃｓｒバス２上のＢＳＹ信
号を駆動しそれを受けて５Ｃ５Ｉデバイス９は５Ｃ５Ｉ
バス２のＢＳＹ信号を駆動しＳＥＬ信号の駆動を停止す
る。その後５ｃｓｒデバイス８は５Ｃ５Ｉ／（ス２のＢ
ＳＹ信号の駆動を停止する。これによりリセレクション
フェーズは終了する。その結果５ｃｓｒバス２のみを用
いて５Ｃ５Ｉデバイス９と８の情報転送を行ない、転送
終了後５Ｃ５Ｉデバイス９は５Ｃ８Ｉバス２のＢＳＹ信
号の駆動を停止しバスフリー状態になる。以上の経緯を
５ｃｓｒ信号中継装置の入力部で観察した状態を第８図
に示す。

第４の動作として５ｃｓｒデバイス６が５Ｃ８Ｉバス１
のＢＳＹ信号と自己のＩＤであるデータビット４を駆動
し、その後５Ｃ５Ｉデバイス９がターゲットとしてＢＳ
Ｙ信号と自己のＩＤであるデータビット６を駆動し、そ
の結果５Ｃ５Ｉデバイス９がバス権を獲得して５Ｃ５Ｉ
バス２のＳＥＬ信号を駆動し、それにより５Ｃ３Ｉデバ
イス６は５Ｃ８ＩバスｌのＢｓＹ信号とデータビット４
の駆動を停止し、さらに５Ｃ３Ｉデバイス９は５ｃｓｒ
バス２のＩ／Ｏ信号とデータビット２を駆動し、その後
ＢＳＹ信号を停止する。ＩＤ＝２の５ＣＳＩデバイス５
はイニシエータとして５Ｃ８Ｉバスｌ上のＢＳＹ信号を
駆動し、それを受けて５Ｃ５Ｉデバイス９は５ｃｓｒバ
ス２のＢＳＹ信号を駆動し、ＳＥＬ信号の駆動を停止す
る。その後５ｃｓｒデバイス５は５Ｃ５ＩバスｌのＢＳ
Ｙ信号の駆動を停止する。

これによりリセレクションフェーズは終了する。その結
果５Ｃ５Ｉバスｌと５Ｃ５Ｉバス２を用いて５Ｃ５Ｉデ
バイス９と５の情報転送を行ない、転送終了後５ｃｓｒ
デバイス９は５Ｃ５Ｉバス２のＢＳＹ信号の駆動を停止
しバスフリー状態になる。以上の経緯を５Ｃ５Ｉ信号中
継装置の入力部で観察した状態を第９図に示す。

第５図に示す状態のうちで第６図から第９図で示されて
いない状態はすべて５Ｃ５Ｉバス１と５Ｃ５Ｉバス２が
対称であることとアービトレーションフェーズで同時に
ＢＳＹ信号を駆動しないことで示すことができるので説
明は省略する。

次に、第６図のタイミングチャートに従って、第１の動
作の際の５Ｃ５Ｉ信号中継装置の内部動作を説明する。

まず、■のタイミングで５Ｃ５Ｉバスｌに接続された５
Ｃ５Ｉデバイス６がＢＳＹ信号とデータビット４を駆動
し、レシーバ２２の出力ＢＳＹ−ＩＩとレシーバ１６の
出力ＤＢ４−ＩＩがＨに遷移する。そのためＤフリップ
フロップ８４はＣＬＫがＬからＨになったときζ出力が
Ｈになる。ＡＮＤゲート８７はすべての入力がＨになっ
たことによりＨになり、Ｄフリップフロップ９１は次の
ＣＬＫがＬからＨになったときζ出力がＨになる。これ
によりドライバ５８がＯＮＬ、デバイスが駆動していな
い側の５Ｃ５Ｉバス２のＢＳＹ信号が駆動され、ＢＳＹ
−２ＩがＨになる。同様にＤフリップフロップ１５８．
１６６のζ出力がＨとなり、ドライバ５２がＯＮＬ、５
Ｃ５Ｉバス２のデータビット４が駆動され、ＤＢ４−２
ＩがＨになる。その後■のタイミングで、今度は５Ｃ５
Ｉバス２に接続された５Ｃ５Ｉデバイス９がＢＳＹ信号
とデータビット６を駆動し、インバータ７６の出力ＢＳ
Ｙ−２Ｉとインバータ７２の出力ＤＢ６−２ＩがＨに遷
移する。Ｄフリップフロップ／Ｏ４のζ出力はＣＬＫが
ＬからＨになったときＨになるが、Ｄフリ・リブフロッ
プ９１のζ出力がＨになっていて、ＯＲゲート９７の出
力はＨとなり、ＮＡＮＤゲート９８の出力もしとなるた
め、ＡＮＤゲート９９の出力はＬのままでＤフリップフ
ロップ９２の出力はＨとなることができない。一方Ｄフ
リップフロップ１８４．１７１のζ出力はＨとなりトラ
ンスミッタ３６が５ｃｓｒバス１のデータビット６を駆
動し、ＤＢ６−ＩＩをＨとする。その次に０１のタイミ
ングで５Ｃ５Ｉデバイス９は自分のＩＤの優先度が一番
高いことを認識し、ＳＥＬ信号を駆動するためインバー
タ８０の出力５ＥＬ−２■はＨとなる。そのためＤフリ
ップフロップ／Ｏ５．９４のζ出力はＨとなり、トラン
スミッタ４４をＯＮし、５ＣＳＩ／＜スｌのＳＥＬ信号
を駆動するため５ＥＬ−１１はＨとなる。Ｄフリップフ
ロップ９４のζ出力がＨになると同時に、次のＣＬＫが
ＬからＨになってＤフリップフロップ／Ｏ９のζ出力が
Ｌになるｌクロックの間、ＮＡＮＤゲート／Ｏ８の出力
ａはＬになるため、ＡＮＤゲート８７の出力はり、ＮＡ
ＮＤゲート９８とＡＮＤゲート９９の出力がＨになるこ
とでＤフリップフロップ９１のζ出力はＬになり、Ｄフ
リップフロップ９２のζ出力はＨとなる。そのためトラ
ンスミッタ４０がＯＮＬ、ドライバ５８がＯＦＦする。

これによりアービトレーションフェーズでバス権を掘ら
なかった５Ｃ５ＩバスｌのＢＳＹ信号は５ＣＳＩ信号中
継装置が駆動することになる。

もし、上記でＤフリップフロップ９１のζ出力がＨのま
まだと、次の０２のタイミングで、バス権を握らなかっ
た５ｃｓｒデバイス６が５Ｃ５ＩバスｌのＢＳＹ信号と
データビット４の駆動を停止することで、まずＤフリッ
プフロップ８４．９１のζ出力がＬとなり、そのためＯ
Ｒゲート９７の出力がＬにＮＡＮＤゲート９８とＡＮＤ
ゲート９９の出力がＨになるため、Ｄフリップフロップ
９２のζ出力がＨとなり、トランスミッタ４０がＯＮさ
れ、５Ｃ５ＩバスｌのＢＳＹ信号が駆動される。つまり
、ζ出力がＨになるＤフリップフロップが入れ換わるの
は同じであるが、入れ換わる際に５Ｃ５ＩバスｌのＢＳ
Ｙ信号が１クロツクの開駆動されないタイミングが生じ
、これは５Ｃ５Ｉの規約に違反する。

この回路では、バス権を握った５Ｃ５ＩデバイスのＢＳ
Ｙ信号を検出しているので、■２のタイミングでは５Ｃ
３Ｉバスｌおよび２ともＢＳＹ信号の駆動状態に変化は
生じない。また５ＥＬ−２ＩがＨになることでＯＲゲー
ト１１３の出力がＨとなり、ＪＫフリップフロップ１１
６のζ出力が次のＣＬＫがＬがらＨになるときにＨとな
る。次に５ｃｓｒデバイス９がターゲットを選択するた
めに、■３のタイミングで５Ｃ５Ｉバス２のデータビッ
ト２を駆動すると、インバータ６８の出力がＨとなり、
Ｄフリップフロップ１５６と１４３のＱ出力がＨとなり
、トランスミッタ３２がＯＮし、５Ｃ５Ｉバス１のデー
タビット２を駆動する。５ｃｓｒデバイス９は、■４の
タイミングで５Ｃ５Ｉバス１のＢＳＹ信号の駆動を停止
し、セレクションフェーズ■に入る。その結果インバー
タ７６の出力はＬになり、ＣＬＫ信号がＬからＨになる
とＤフリップフロップ／Ｏ４の出力がし、その次のＣＬ
Ｋ信号がＬからＨになることでＤフリップフロップ９２
もＬになり、トランスミッタ４０がＯＦＦし、５ｃｓｒ
バスｌのＢＳＹ信号の駆動が停止する。

５Ｃ５Ｉデバイス５は、ＳＥＬ信号と自己のＩＤ＝２が
駆動され、ＢＳＹ信号およびＩ／Ｏ信号が駆動されてい
ないことで自己がターゲットとして選択されていること
を認識すると、■１のタイミングで５Ｃ５Ｉバス１のＢ
ＳＹ信号を駆動し、そのためレシーバ２２の出力ＢＳＹ
−ＩＩがＨとなり、Ｄフリップフロップ８４．９１のＱ
出力がＨとなりドライバ５８がＯＮし、５Ｃ５Ｉバス２
のＢＳＹ信号が駆動される。５ｃｓｉデバイス９はター
ゲットからＢＳＹ信号の応答があったことを確認し、■
２のタイミングでＳＥＬ信号の駆動を停止する。これに
よりセレクションフェーズは終了し情報転送フェーズ■
に入る。情報転送フェーズではＪＫフリップフロップ１
１６のＱ出力がＨとなり、ＯＲゲート１１３の出力がＬ
１インバータ１１９の出力がＨとなるためＮＡＮＤゲー
ト１１８の出力ｆがＬとなり、Ｄフリップフロップ２１
５のＱ出力がＨとなり、レシーバ２８の出力ＲＥＱ−Ｉ
Ｉがクロックの遅れな（そのままドライバ６４に出力さ
れる。同様にＤフリップフロップ２１８のＱ出力がＨと
なり、インバータ７７の出力ＡＣＫ−２Ｉがクロックの
遅れなくそのままトランスミッタ４１に出力される。す
なわち情報転送モードでは、ＲＥＱ。

ＡＣＫと言う高速性を必要とする信号を高速に相手側の
５ｃｓｒバスに伝えることができる。同様にデータ信号
も高速性を必要とするが、データ信号はターゲットから
出力されるＩ／Ｏ信号により伝達方向が異なるため、少
々複雑になる。今の場合はターゲットである５Ｃ５Ｉデ
バイス５が５Ｃ５Ｉバス１に存在し、ＢＳＹ信号を出力
しているので、Ｄフリップフロップ９１のＱ出力ＢＳＹ
−２ＥがＨになっており、データ転送方向がアウト（イ
ニシエータ→ターゲット）の場合はＤフリップフロップ
９５のＱ出力ｌ１Ｏ−２ＥがＬ１イン（ターゲット→イ
ニシエータ）の場合はｌ１Ｏ−２ＥがＨとなり、アウト
の場合はＮＡＮＤゲート１２４の出力のみＬとなるので
ＮＡＮＤゲート１２７の出力がＨとなり、ＪＫフリップ
フロップ１１６のＱ出力およびインバータ１１９の出力
がＨとなっているため、ＮＡＮＤゲート１２９の出力り
がＬとなる。インの場合はＮＡＮＤゲート１２３の出力
のみＬとなるのでＮＡＮＤゲート１２６の出力がＨとな
り、ＪＫフリップフロップ１１６のＱ出力およびインバ
ータ１１９の出力がＨとなっているためＮＡＮＤゲート
１２８の出力ｇがＬとなる。このためアウトではＤフリ
ップフロップ１３９．１４１１１４３．１４５．１６７
．１６９．１７１．１７３．１９３のＱ出力がＨとなり
、イニシエータが存在する５Ｃ５Ｉバス２からターゲッ
トが存在する５ｃｓｒバス１にクロックの遅れなくその
ままデータが伝達される。同様にインではＤフリップフ
ロップ１３８．１４０．１４２．１４４．１６６．１６
８．１７０．１７２．１９２のＱ出力がＨとなり、ター
ゲットが存在する５Ｃ５Ｉバス１がらイニシエータが存
在する５ｃｓｒバス２にクロックの遅れなくそのままデ
ータが伝達される。情報転送フェーズが終了すると、５
Ｃ３Ｉデバイス５はＢＳＹ信号の駆動を停止し、５Ｃ５
Ｉバスを開放しパスフリーフェーズに入る。ＳＥＬ信号
、ＢＳＹ信号はすべて駆動されていないためＯＲゲート
１１３．１１４．１１５のＯＲゲートのＱ出力はＬとな
り、ＪＫフリップフロップ１１６のＱ出力はＣＬＫがＬ
がらＨになるとＬになる。そのためｆ、　ｇ、　ｈの出
力はすべてＨに再び戻る。そして次のアービトレーショ
ンフェーズを待つ。

次に第７図のタイミングチャートに従って第２の動作の
時の５ｃｓｒ信号中継装置の内部動作を説明する。

まず■のタイミングで５Ｃ５Ｉバスｌに接続された５Ｃ
５Ｉデバイス６がＢＳＹ信号とデータビット４を駆動し
、レシーバ２２の出力ＢＳＹ−ＩＩとレシーバ１６の出
力ＤＢ４−ＩＩがＨに遷移する。そのためＤフリップフ
ロップ８４はＣＬＫがＬからＨになったときζ出力がＨ
になる。ＡＮＤゲート８７はすべての入力がＨになった
ことによりＨになり、Ｄフリップフロップ９１は次のＣ
ＬＫがＬからＨになつなときζ出力がＨになる。これに
よりドライバ５８がＯＮＬ、５Ｃ５Ｉバス２のＢＳＹ信
号が駆動される。同様にＤフリップフロップ１５８．１
６６のζ出力がＨとなりドライバ５２がＯＮＬ、５Ｃ５
Ｉバス２のデータビット４が駆動される。その後■のタ
イミングで今度は５Ｃ５Ｉバス２に接続された５Ｃ５Ｉ
デバイス９がＢＳＹ信号とデータビット６を駆動し、イ
ンバータ７６の出力ＢＳＹ−２Ｉとインバータ７２の出
力ＤＢ６−２ＩがＨに遷移する。Ｄフリップフロップ／
Ｏ４のζ出力はＣＬＫがＬからＨになったときＨになる
が、Ｄフリップフロップ９１のζ出力がＨになっていて
、ＯＲゲート９７の出力はＨになり、ＮＡＮＤゲート９
８の出力もしとなるため、ＡＮＤゲート９９の出力はＬ
のままでＤフリップフロップ９２の出力はＨとなること
ができない。一方りフリブプフロップＬ８４．１７１の
ζ出力はＨとなり、トランスミッタ３６が５Ｃ５Ｉバス
ｌのデータビット６を駆動する。その次に■ｌのタイミ
ングで５Ｃ５Ｉデバイス９は自分のＩＤの優先度が一番
高いことを認識し、ＳＥＬ信号を駆動するためインバー
タ８０の出力５ＥＬ−２ＩはＨとなる。そのためＤフリ
ップフロップ／Ｏ５．９４のζ出力はＨとなり、トラン
スミッタ４４をＯＮｔ、、５Ｃ５Ｉバス１のＳＥＬ信号
を駆動する。Ｄフリップフロップ９４のζ出力がＨにな
ると同時に、次のＣＬＫがＬからＨになってＤフリップ
フロップ／Ｏ９のζ出力がＬになる１クロツクの間、Ｎ
ＡＮＤゲート／Ｏ８の出力ａはＬになるためＡＮＤゲー
ト８７の出力はり、ＮＡＮＤゲート９８とＡＮＤゲート
９９の出力がＨになることでＤフリップフロップ９１の
ζ出力はＬになり、Ｄフリップフロップ９２のζ出力は
Ｈとなる。そのためトランスミッタ４０がＯＮし、ドラ
イバ５８がＯＦＦする。これによりアービトレーション
フェーズでバス権を握らなかった５ＣＳＩバス１のＢＳ
Ｙ信号は５Ｃ５Ｉ信号中継装置が駆動することになる。

もし、上記でＤフリップフロップ９１のζ出力がＨのま
まだと、次の■２のタイミングで、バス権を握らなかっ
た５Ｃ８Ｉデバイス６が５Ｃ５Ｉバス１のＢＳＹ信号と
データビット４の駆動を停止することで、まずＤフリッ
プフロップ８４．９１のζ出力がＬとなり、そのためＯ
Ｒゲート９７の出力がＬにＮＡＮＤゲート９８とＡＮＤ
ゲート９９の出力がＨになるため、Ｄフリップ７０ツブ
９２のζ出力がＨとなりトランスミッタ４０がＯＮされ
、５Ｃ５ＩバスｌのＢＳＹ信号が駆動される。つまり、
ζ出力がＨになるＤフリップフロップが入れ換わるのは
同じであるが、入れ換わる際に５Ｃ５ＩバスｌのＢＳＹ
信号が１クロツクの開駆動されないタイミングが生じ、
これは５Ｃ５Ｉの規約に違反する。

この回路では、バス権を握った５ＣＳＩデバイスのＢＳ
Ｙ信号を検出しているので、■２のタイミングでは５Ｃ
ＳＩバスｌおよび２ともＢＳＹ信号の駆動状態に変化は
生じない。また５ＥＬ−２１がＨになることでＯＲゲー
ト１１３の出力がＨとなり、ＪＫフリップフロップ１１
６のζ出力が、次のＣＬＫがＬからＨになるときにＨと
なる。次に、５Ｃ５Ｉデバイス９がターゲットを選択す
るために■３のタイミングで５Ｃ５Ｉバス２のデータビ
ット３を駆動すると、インバータ６９の出力ＤＢ３−２
１がＨとなり、Ｄフリップフロップ１５７と１４５のζ
出力がＨとなり、トランスミッタ３３がＯＮＬ、、５Ｃ
３Ｉバス１のデータビット３を駆動する。５Ｃ５Ｉデバ
イス９は、■４のタイミングで５Ｃ５Ｉバス２のＢＳＹ
信号の駆動を停止し、セレクションフェーズ■に入る。

その結果インバータ７６の出力はＬになり、ＣＬＫ信号
がＬからＨになるとＤフリップフロップ／Ｏ４の出力が
Ｌｌその次のＣＬＫ信号がＬからＨになることでＤフリ
ップフロップ９２もＬになり、トランスミッタ４０がＯ
ＦＦ　Ｌ、、５Ｃ５ＩバスｌのＢＳＹ信号の駆動が停止
する。５Ｃ３Ｉデバイス８は、ＳＥＬ信号と自己のＩＤ
が駆動されＢＳＹ信号およびＩ／Ｏ信号が駆動されてい
ないことで自己がターゲットとして選択されていること
を認識すると、■ｌのタイミングで５ｃｓｒバス２のＢ
ＳＹ信号を駆動し、そのためインバータ７６の出力ＢＳ
Ｙ−２ＩがＨとなりＤフリップフロップ／Ｏ４．９２の
Ｑ出力がＨとなりトランスミッタ４０がＯＮｔ、、５Ｃ
５ＩバスｌのＢＳＹ信号が駆動される。５Ｃ５Ｉデバイ
ス９はターゲットからＢＳＹ信号の応答があったことを
確認し、■２のタイミングでＳＥＬ信号の駆動を停止す
る。これによりセレクションフェーズは終了し情報転送
フェーズ＠に入る。情報転送フェーズではＪＫフリップ
フロップ１１６のＱ出力がＨとなり、ＯＲゲート１１３
の出力がＬ１インバータ１１９の出力がＨとなるためＮ
ＡＮＤゲート１１７の出力ｅがＬとなり、Ｄフリップフ
ロップ２１６のＱ出力がＨとなり、インバータ８２の出
力ＲＥＱ−２Ｉがクロックの遅れなくそのままトランス
ミッタ４６に出力される。同様にＤフリップフロップ２
１７のＱ出力がＨとなりレシーバ２３の出力ＡＣＫ−Ｉ
Ｉがクロックの遅れなくそのままドライバ５９に出力さ
れる。しかし実際にはターゲットもイニシエータも５ｃ
ｓｒバス２に接続されているため、ＲＥＱ信号は５Ｃ８
Ｉパス１に伝達されるがＡＣＫ信号は５Ｃ５Ｉバス１に
は伝達されなくなる。このように同じ５Ｃ５Ｉバス側に
イニシエータとターゲットが存在する場合は、ＲＥＱ、
ＡＣＫの高速伝達機能は役に立っていない。同様にデー
タ信号の高速伝達機能も役に立っていないが、副作用が
無いことを説明する。今の場合はターゲットが５Ｃ５Ｉ
バス２に存在しＢＳＹ信号を出力しているので、Ｄフリ
ップフロップ９２のＱ出力ＢＳＹ−ＩＥがＨになってお
り、データ転送方向がアウト（イニシエータ→ターゲッ
ト）の場合はＤフリップフロップ９６のＱ出力ｌ／Ｏ−
　ＩＥがＬ１イン（ターゲット→イニシエータ）の場合
はｌ１Ｏ−ＩＥがＨとなりアウトの場合はＮＡＮＤゲー
ト１２２の出力のみＬとなるのでＮＡＮＤゲート１２６
の出力がＨとなり、ＪＫフリップフロップ１１６のＱ出
力およびインバータ１１９の出力がＨとなっているため
ＮＡＮＤゲート１２８の出力ｇがＬとなる。インの場合
はＮＡＮＤゲート１２５の出力のみＬとなるのでＮＡＮ
Ｄゲート１２７の出力がＨとなり、ＪＫフリップフロッ
プ１１６のＱ出力およびインバータ１１９の出力がＨと
なっているため、ＮＡＮＤゲート１２９の出力りがＬと
なる。

このためアウトではＤフリップフロップ１３８．１４０
．１４２．１４４．１６６．１６８．１７０．１７２．
１９２のＱ出力がＨとなり、５Ｃ５Ｉバスｌから５ｃｓ
ｒバス２にクロックの遅れなくそのままデータが伝達さ
れる。

実際にはイニシエータは５Ｃ５Ｉバス２に存在するため
５Ｃ５Ｉ信号中継装置のドライバが駆動されることは無
く、５Ｃ５Ｉバス２の間のデータ転送に副作用を与えな
い。同様にインではＤフリップフロップ１３９．１４１
．１４３．１４５．１６７．１６９．１７１．１７３．
１９３のＱ出力がＨとなり、５Ｃ５Ｉバス２から５Ｃ５
Ｉバス１にクロックの遅れなくそのままデータが伝達さ
れる。この場合は５Ｃ５Ｉ信号中継装置のトランスミッ
タがＯＮするが、５Ｃ５Ｉバスｌには情報転送している
デバイスが無いのでこれも副作用を与えない。情報転送
フェーズが終了すると、５Ｃ５Ｉデバイス８はＢＳＹ信
号の駆動を停止し、５ｃｓｉバスを開放してパスフリー
フェーズに入る。ＳＥＬ信号、ＢＳＹ信号はすべて駆動
されていないため、ＯＲゲート１１３．１１４．１１５
のＯＲゲートのＱ出力はＬとなり、ＪＫフリップフロッ
プ１１６のＱ出力はＣＬＫがＬからＨになるとＬになる
。そのためｅ、　ｇ、　ｈの出力はすべてＨに再び戻る
。そして次のアービトレーションフェーズを待つ。

次に第８図のタイミングチャートに従って、第３の動作
の際の５Ｃ５Ｉ信号中継装置の内部動作を説明する。

まず■のタイミングで、５Ｃ５Ｉバスｌに接続された５
Ｃ５Ｉデバイス６がＢＳＹ信号とデータビット４を駆動
し、レシーバ２２の出力ＢＳＹ−ＩＩとレジ−／１６の
出力ＤＢ４−ＩＩがＨに遷移する。そのためＤフリップ
フロップ８４は、ＣＬＫがＬからＨになったときＱ出力
がＨになる。ＡＮＤゲート８７はすべての入力がＨにな
ったことによりＨになり、Ｄフリップフロップ９１は次
のＣＬＫがＬからＨになったときＱ出力がＨになる。こ
れによりドライバ５８がＯＮし、５ｃｓｒバス２のＢＳ
Ｙ信号が駆動される。同様にＤフリップフロップ１５８
．１６６のＱ出力がＨとなりドライバ５２がＯＮＬ、５
Ｃ５Ｉバス２のデータビット４が駆動される。その後■
のタイミングで今度は５ＣＳＩバス２に接続された５ｃ
ｓｒデバイス９がＢＳＹ信号とデータビット６を駆動し
、インバータ７６の出力ＢＳＹ−２Ｉとインバータ７２
の出力ＤＢ６−２ＩがＨに遷移する。Ｄフリップフロッ
プ／Ｏ４のＱ出力はＣＬＫがＬからＨになったときＨに
なるが、Ｄフリップフロップ９１のＱ出力がＨになって
いて、ＯＲゲート９７の出力はＨになり、ＮＡＮＤゲー
ト９８の出力もしとなるため、ＡＮＤゲート９９の出力
はＬのままでＤフリップフロップ９２の出力はＨとなる
ことができない。一方Ｄフリップフロップ１８４．１７
１のＱ出力はＨとなりトランスミッタ３６が５Ｃ５Ｉバ
ス１のデータビット６を駆動する。その次に［株］１の
タイミングで５Ｃ５Ｉデバイス９は自分のＩＤの優先度
が一番高いことを認識し、ＳＥＬ信号を駆動するためイ
ンバータ８０の出力５ＥＬ−２１はＨとなる。そのため
Ｄフリップフロップ／Ｏ５．９４のＱ出力はＨとなり、
トランスミッタ４４を０ＮＬＳＣ５Ｉバス１のＳＥＬ信
号を駆動する。Ｄフリップフロップ９４のＱ出力がＨに
なると同時に、次のＣＬＫがＬからＨになってＤフリッ
プフロップ／Ｏ９のり出力がＬになるｌクロックの間、
ＮＡＮＤゲート／Ｏ８の出力ａはＬになるため、ＡＮＤ
ゲート８７の出力はＬ％ＮＡＮＤゲート９８とＡＮＤゲ
ート９９の出力がＨになることでＤフリップフロップ９
１のＱ出力はＬになり、Ｄフリップフロップ９２のＱ出
力はＨとなる。そのためトランスミッタ４０がＯＮＬ、
ドライバ５８がＯＦＦする。これによりアービトレーシ
ョンフェーズでバス権を握らなかった５Ｃ５Ｉバスｌの
ＢＳＹ信号は５ｃｓｒ信号中継装置が駆動することにな
る。

もし、上記でＤフリップフロップ９１のＱ出力がＨのま
まだと、次のｅｐ２のタイミングで、バス権を握らなか
った５Ｃ８Ｉデバイス６が５ＣＳＩバスｌのＢＳＹ信号
とデータビット４の駆動を停止することで、まずＤフリ
ップフロップ８４．９１のＱ出力がＬとなり、そのため
ＯＲゲート９７の出力がＬになり、ＮＡＮＤゲート９８
とＡＮＤゲート９９の出力がＨになるため、Ｄフリップ
フロップ９２のＱ出力がＨとなりトランスミッタ４０が
ＯＮされ、５Ｃ５Ｉバス１のＢＳＹ信号が駆動される。

つまり、Ｑ出力がＨになるＤフリップフロップが入れ換
わるのは同じであるが、入れ換わる際に５Ｃ５Ｉバスｌ
のＢＳＹ信号が１クロツクの開駆動されないタイミング
が生じ、これは５ｃｓｒの規約に違反する。

この回路ではバス権を握った５Ｃ５ＩデバイスのＢＳＹ
信号を検出しているので、［株］２のタイミングでは５
Ｃ５Ｉバスｌおよび２ともＢＳＹ信号の駆動状態に変化
は生じない。また５ＥＬ−２ＩがＨになることでＯＲゲ
ート１１３の出力がＨとなり、ＪＫフリップフロップ１
１６のＱ出力が、次のＣＬＫがＬからＨになるときにＨ
となる。次に、５Ｃ５Ｉデバイス９がイニーシエータを
選択するために［株］３のタイミングでＩ／Ｏ信号と５
Ｃ５Ｉバス２のデータビット３を駆動すると、′インバ
ータ６９と８３の出力ＤＢ３−２１ＳＩ／Ｏ−２ＩがＨ
となるため、Ｄフリップフロップ１５７と１４５．／Ｏ
６と９６のＱ出力がＨとなりトランスミッタ３３と４７
が０ＮＬＳＣ５Ｉバス１のデータビット３とＩ／Ｏ信号
を駆動する。５Ｃ５Ｉデバイス９はｏ４のタイミングで
ＢＳＹ信号の駆動を停止しりセレクションフェーズ■に
入る。その結果インバータ７６の出力ＢＳＹ−２ＩはＬ
になりＣＬＫ信号がＬからＨになるとＤフリップフロッ
プ１’０４の出力がＬとなり、その次のＣＬＫ信号がＬ
からＨになることでＤフリップフロップ９２もＬになり
、トランスミッタ４０がＯＦＦ　Ｌ、５Ｃ３Ｉバスｌの
ＢＳＹ信号の駆動が停止する。５Ｃ５Ｉデバイス８はＳ
ＥＬ信号とＩ／Ｏ信号と自己のＩＤのデータビットが駆
動され、ＢＳＹ信号が駆動されていないことで自分がイ
ニシエータとして選択されていることを認識すると、■
ｌのタイミングで５Ｃ５Ｉバス２のＢＳＹ信号を駆動し
、そのためインバータ７６の出力がＨとなり、Ｄフリッ
プフロップ／Ｏ４．９２のＱ出力がＨとなり、トランス
ミッタ４０がＯＮＬ、５Ｃ５Ｉバス１のＢＳＹ信号が駆
動される。５Ｃ８Ｉデバイス９はイニシエータからＢＳ
Ｙ信号の応答があったことを確認し、ターゲットとして
ＢＳＹ信号を駆動し、■２のタイミングでＳＥＬ信号の
駆動を停止する。

イニシエータはＳＥＬ信号の駆動が停止したことを確認
してからＢＳＹ信号の駆動を停止する。このようにリセ
レクションフェーズの際、ＢＳＹ信号は最初イニシエー
タが駆動し、最後にはターゲットが駆動している。すな
わち５Ｃ５Ｉ信号中継装！はＳＥＬ信号を駆動している
５Ｃ３Ｉバスの■／Ｏ信号がＳＥＬ信号の駆動が停止す
る際に駆動されているとりセレクションフェーズである
と判定し、もしＢＳＹ信号の転送方向がＩ／Ｏ／Ｏ０転
送方向と異なる場合はＢＳＹ信号の転送方向をＩ／Ｏ／
Ｏ０転送方向と同じにする。具体的に説明すると、Ｄフ
リップフロップ９４と９６のζ出力がＨであるときＳＥ
Ｌ信号の駆動が停止し、９４のζ出力がＬになるときに
ζ出力がＨとなるため、ＮＡＮＤゲー１−／Ｏ７の出力
すが１クロツクの間りとなり、そのためＡＮＤゲート８
７の出力がＬとなる。ＮＡＮＤゲート９８の出力は、Ｏ
Ｒゲート９７の出力がＬだったため、ｂがＬになっても
Ｈで変化は無＜、ＡＮＤゲート９９の出力もＨのままで
ある。すなわちＤフリップフロップ９１のζ出力はし、
９２のζ出力はＨのままとなる。これによりリセレクシ
ョンフェーズは終了し情報転送フェーズ＠に入る。情報
転送フェーズではＪＫフリップフロップ１１６のζ出力
がＨとなり、ＯＲゲート１１３の出力がＬ１インバータ
１１９の出力がＨとなるためＮＡＮＤゲート１１７の出
力ｅがＬとなり、Ｄフリップフロップ２１６のζ出力が
Ｈとなり、インバータ８２の出力がクロックの遅れなく
そのままトランスミッタ４６に出力される。同様にＤフ
リップフロップ２１７のζ出力がＨとなり、レシーバ２
３の出力がクロックの遅れなくそのままドライバ５９に
出力される。しかし実際には、ターゲットもイニシエー
タも５Ｃ５Ｉバス２に接続されているため、ＲＥＱ信号
は５Ｃ５Ｉバス１に伝達されるが、ＡＣＫ信号は５ｃｓ
ｒバスｌには伝達されなくなる。このように同じ５Ｃ５
Ｉバス側にイニシエータとターゲットが存在する場合は
、ＲＥＱ、ＡＣＫの高速伝達機能は役に立っていない。

同様にデータ信号の高速伝達機能も役に立っていないが
、副作用が無いことを説明する。今の場合はターゲット
が５Ｃ５Ｉバス２に存在し、ＢＳＹ信号を出力している
ので、Ｄフリップフロップ９２のＱ出力ＢＳＹ−ＩＥが
Ｈになっており、データ転送方向がアウト（イニシエー
タ→ターゲット）の場合はＤフリップフロップ９６のζ
出力ｌ１Ｏ−ＩＥがＬ１イン（ターゲット→イ二シエー
タ）の場合はｌ１Ｏ−ＩＥがＨとなり、アウトの場合は
ＮＡＮＤゲート１２２の出力のみＬとなるのでＮＡＮＤ
ゲート１２６の出力がＨとなり、ＪＫフリップフロップ
１１６のζ出力およびインバータ１１９の出力がＨとな
っているためＮＡＮＤゲート１２８の出力ｇがＬとなる
。インの場合はＮＡＮＤゲート１２５の出力のみＬとな
るのでＮＡＮＤゲート１２７の出力がＨとなり、ＪＫフ
リップフロップ１１６のζ出力およびインバータ１１９
の出力がＨとなっているため、ＮＡＮＤゲート１２９の
出力りがＬとなる。

このためアウトではＤフリップフロップ１３８．１４０
．１４２．１４４．１６６．１６８．１７０．１７２．
１９２のζ出力がＨとなり、５Ｃ５Ｉバス１から５Ｃ５
Ｉバス２にクロックの遅れなくそのままデータが伝達さ
れる。

実際にはイニシエータは５Ｃ３Ｉバス２に存在するため
、５ｃｓｒ信号中継装置のドライバが駆動されることは
無く、５Ｃ５Ｉバス２の間のデータ転送に副作用を与え
ない。同様にインではＤフリップフロップ１３９．１４
１．１４３．１４５．１６７．１６９．１７１．１７３
．１９３のζ出力がＨとなり、５Ｃ５Ｉバス２から５Ｃ
５Ｉバス１にクロックの遅れなくそのままデータが伝達
される。この場合は５Ｃ５Ｉ信号中継装置のトランスミ
ッタがＯＮするが、５ｃｓｒバスｌには情報転送してい
るデバイスが無いので、これも副作用を与えない。情報
転送フェーズが終了すると５Ｃ３Ｉデバイス８はＢＳＹ
信号の駆動を停止して５Ｃ８Ｉバスを開放し、パスフリ
ーフェーズに入る。ＳＥＬ信号、ＢＳＹ信号はすべて駆
動されていないためＯＲケート１１３．１１４．１１５
のＯＲゲートのζ出力はＬとなり、ＪＫフリップフロッ
プ１１６のζ出力はＣＬＫがＬからＨになるとＬになる
。そのためｅ、　ｇ、　ｈの出力はすべてＨに再び戻る
。そして次のアービトレーションフェーズを待つ。

次に第９図のタイミングチャートに従って第４図の動作
の場合の５Ｃ５Ｉ信号中継装置の内部動作を説明する。

まず■のタイミングで、５Ｃ５Ｉバス１に接続された５
ＣＳＩデバイス６が、ＢＳＹ信号とデータビット４を駆
動し、レシーバ２２の出力ＢＳＹ−ＩＩとレシーバ１６
の出力ＤＢ４−ＩＩがＨに遷移する。そのためＤフリッ
プフロップ８４は、ＣＬＫがＬからＨになったときζ出
力がＨになる。ＡＮＤゲート８７はすべての入力がＨに
なったことによりＨになり、Ｄフリップフロップ９１は
次のＣＬＫがＬからＨになったときζ出力がＨになる。

これによりドライノ（５８がＯＮＬ、５Ｃ５Ｉバス２の
ＢＳＹ信号が駆動される。同様にＤフリップフロップ１
５８．１６６のζ出力がＨとなりドライバ５２がＯＮＬ
、５Ｃ５Ｉ）（ス２のデータビット４が駆動される。そ
の後■のタイミングで今度は５ＣＳＩバス２に接続され
た５Ｃ５Ｉデバイス９がＢ−５Ｙ信号とデータビット６
を駆動し、インバータ７６の出力ＢＳＹ−２Ｉとインバ
ータ７２の出力ＤＢ６−２１がＨに遷移する。Ｄフリッ
プフロップ／Ｏ４のζ出力はＣＬＫがＬからＨになった
ときＨになるが、Ｄフリップフロップ９１のζ出力がＨ
になっていて、ＯＲゲート９７の出力はＨになり、ＮＡ
ＮＤゲート９８の出力もしとなるため、ＡＮＤゲート９
９の出力はＬのままでＤフリップフロップ９２の出力は
Ｈとなることができない。一方Ｄフリップフロップ１８
４．１７１のζ出力はＨとなり、トランスミッタ３６が
５Ｃ５Ｉバスｌのデータビット６を駆動する。その次に
［株］ｌのタイミングで５Ｃ５Ｉデバイス９は自分のＩ
Ｄの優先度が一番高いことを認識し、ＳＥＬ信号を駆動
するためインバータ８０の出力５ＥＬ−２１はＨとなる
。そのためＤフリップフロップ／Ｏ５．９４のζ出力は
Ｈとなり、トランスミッタ４４を０ＮＬＳＣ５Ｉバスｌ
のＳＥＬ信号を駆動する。Ｄフリップフロップ９４のζ
出力がＨになると同時に、次のＣＬＫがＬからＨになっ
てＤフリップフロップ／Ｏ９のζ出力がＬになる１クロ
ツクの間、ＮＡＮＤゲート／Ｏ８の出力ａはＬになるた
め、ＡＮＤゲート８７の出力はり、ＮＡＮＤゲート９８
とＡＮＤゲート９９の出力がＨになることでＤフリップ
フロップ９１のζ出力はＬになり、Ｄフリップフロップ
９２のζ出力はＨとなる。そのためトランスミッタ４０
がＯＮＬ、ドライバ５８がＯＦＦする。これによりアー
ビトレーションフェーズでバス権を握らなかった５Ｃ５
ＩバスのＢＳＹ信号は５ｃｓｒ信号中継装置が駆動する
ことになる。

もし、上記でＤフリップフロップ９１のζ出力がＨのま
まだと、次の［株］２のタイミングで、バス権を握らな
かった５Ｃ５Ｉデバイス６が５Ｃ５ＩバスｌのＢＳＹ信
号とデータビット４の駆動を停止することで、まずＤフ
リップフロップ８４．９１のζ出力がＬとなり、そのた
めＯＲゲート９７の出力がＬに、ＮＡＮＤゲート９８と
ＡＮＤゲート９９の出力がＨになるため、Ｄフリップフ
ロップ９２のζ出力がＨとなり、トランスミッタ４０が
０ＮＬＳＣ５Ｉバス１のＢＳＹ信号が駆動される。つま
りζ出力がＨになるＤフリップフロップが入れ換わるの
は同じであるが、入れ換わる際に５ＣＳＩバスｌのＢＳ
Ｙ信号が１クロツクの開駆動されないタイミングが生じ
、これは５ｃｓｒの規約に違反する。

この回路では、バス権を握った５Ｃ５ＩデバイスのＢＳ
Ｙ信号を検出しているので、［株］２のタイミングでは
５ＣＳＩパス１および２ともＢＳＹ信号の駆動状態に変
化は生じない。また５ＥＬ−２ＩがＨになることで、Ｏ
Ｒゲートｌ１３の出力がＨとなり、ＪＫフリップフロッ
プ１１６のζ出力が次のＣＬＫがＬからＨになるときに
Ｈとなる。次に５Ｃ５Ｉデバイス９はイニシエータを選
択するため、［株］３のタイミングでＩ／Ｏ信号と５Ｃ
５Ｉバス２のデータビット２を駆動すると、インバータ
６８と８３の出力がＨとなり、Ｄフリップフロップ１５
６と１４３．／Ｏ６と９６のζ出力がＨとなり、トラン
スミッタ３２と４７がＯＮＬ、５ｃｓｒバスｌのデータ
ビット２とＩ／Ｏ信号を駆動する。５Ｃ５Ｉデバイス９
は、［相］４のタイミングでＢＳＹ信号の駆動を停止し
、リセレクションフェーズ■に入る。その結果、インバ
ータ７６の出力はＬになり、ＣＬＫ信号がＬからＨにな
ると、Ｄフリップフロップ／Ｏ４の出力がＬになり、そ
の次のＣＬＫ信号がＬからＨになることでＤフリップフ
ロップ９２もＬになり、トランスミッタ４０がＯＦＦし
、５Ｃ５Ｉバス１のＢＳＹ信号の駆動が停止する。

５ｃｓｒデバイス５は、ＳＥＬ信号とＩ／Ｏ信号と自己
のＩＤが駆動され、ＢＳＹ信号が駆動されていないこと
で、自分がイニシエータとして選択されていることを認
識すると、■１のタイミングで５Ｃ５ＩバスｌのＢＳＹ
信号を駆動し、そのためレシーバ２２の出力ＢＳＹ−Ｉ
ＩがＨとなり、Ｄフリップフロッブ８４．９Ｉのζ出力
がＨとなり、ドライバ５８がＯＮし、５ｃｓｒバス２の
ＢＳＹ信号が駆動される。５Ｃ５Ｉデバイス９は、イニ
シエータからＢＳＹ信号の応答があったことを確認し、
ターゲットとしてＢＳＹ信号を駆動し、■２のタイミン
グでＳＥＬ信号の駆動を停止する。イニシエータはＳＥ
Ｌ信号の駆動が停止したことを確認してからＢＳＹ信号
の駆動を停止する。このようにリセレクションフェーズ
の際、ＢＳＹ信号は、最初イニシエータが駆動し、最後
にはターゲットが駆動している。すなわち５Ｃ５Ｉ信号
中継装置は、ＳＥＬ信号の駆動が停止する際、ＳＥＬ信
号を駆動している５Ｃ３ＩバスのＩ／Ｏ／Ｏ０駆動され
ていると、リセレクションフェーズであると判定し、も
しＢＳＹ信号の転送方向がＩ／Ｏ／Ｏ０転送方向と異な
る場合は、ＢＳＹ信号の転送方向をＩ／Ｏ／Ｏ０転送方
向と同じにする。具体的に説明するとＤフリップフロッ
プ９４と９６のζ出力がＨであるとき、ＳＥＬ信号の駆
動が停止し、９４のζ出力がＬになるときにζ出力がＨ
となるため、ＮＡＮＤゲート／Ｏ７の出力すがｌクロッ
クの間りとなり、そのためＡＮＤゲート８７の出力がＬ
となる。ＮＡＮＤゲート９８の出力はＨとなりＤフリッ
プフロップ／Ｏ４がＨとなっているため、ＡＮＤゲート
９９の出力がＨとなり、ＣＬＫがＬからＨとなるとき、
Ｄフリップフロップ９１のζ出力はＬとなり、９２のζ
出力はＨとなる。これによりリセレクションフェーズは
終了し、情報転送フェーズ■に入る。情報転送フェーズ
では、ＪＫフリップフロップ１１６のζ出力がＨとなり
、ＯＲゲート１１３の出力がＬ１インバータ１１９の出
力がＨとなるため、ＮＡＮＤゲート１１７の出力ｅがＬ
となり、Ｄフリップフロップ２１６のζ出力がＨとなり
、インバータ８２の出力ＲＥＱ−２Ｉがクロックの遅れ
なくそのままトランスミッタ４６に出力される。同様に
Ｄフリップフロップ２１７のζ出力がＨとなり、レシー
バ２３の出力ＡＣＫ−１工がクロックの遅れな（そのま
まドライバ５９に出力される。すなわち情報転送モード
ではＲＥＱ、ＡＣＫと言う高速性を必要とする信号を高
速に相手側の５Ｃ５Ｉバスに伝えることができる。同様
にデータ信号も高速性を必要とするが、データ信号はタ
ーゲットから出力されるＩ／Ｏ／Ｏ０より伝達方向が異
なるため、少々複雑になる。今の場合は、ターゲットが
５Ｃ５Ｉバス２に存在し、ＢＳＹ信号を出力しているの
で、Ｄフリップフロップ９２のＱ出力ＢＳＹ−ＩＥがＨ
になっており、データ転送方向がアウト（イニシエータ
→ターゲット）の場合はＤフリップフロップ９６のζ出
力ｌ１Ｏ−ＩＥがＬ１イン（ターゲット→イニシエータ
）の場合はｌ／Ｏ−　ＩＥがＨとなり、アウトの場合は
ＮＡＮＤゲート１２２の出力のみＬとなるのでＮＡＮＤ
ゲート１２６の出力がＨとなり、ＪＫフリップフロップ
１１６のζ出力およびインバータ１１９の出力がＨとな
っているため、ＮＡＮＤゲート１２８の出力ｇがＬとな
る。インの場合はＮＡＮＤゲート１２５の出力のみＬと
なるのでＮＡＮＤゲート１２７の出力がＨとなり、ＪＫ
フリップフロップ１１６のζ出力およびインバータ１１
９の出力がＨとなっているため、ＮＡＮＤゲート１２９
の出力りがＬとなる。このためアウトではＤフリップフ
ロップ１３８．１４０．１４２．１４４．１６６．１６
８．１７０、１７２．１９２のζ出力がＨとなり、イニ
シェータが存在する５Ｃ８Ｉバスｌからターゲットが存
在する５ｃｓｒバス２に、クロックの遅れな（そのまま
データが伝達される。同様にインではＤフリップフロッ
プ１３９．１４１，１４３．１４５．１６７．１６９．
１７１．１７３．１９３のζ出力がＨとなり、ターゲッ
トが存在する５Ｃ５Ｉバス２からイニシェータが存在す
る５Ｃ５Ｉバスｌに、クロックの遅れなくそのままデー
タが伝達される。情報転送フェーズが終了すると、５Ｃ
５Ｉデバイス９は、ＢＳＹ信号の駆動を停止し、５Ｃ５
Ｉバスを開放し、バスフリーフェーズに入る。ＳＥＬ信
号、ＢＳＹ信号はすべて駆動されていないためＯＲアゲ
−１１３，１１４，１１５のＯＲゲートのＱ出カバＬと
なり、ＪＫフリップフロップ１１６のζ出力はＣＬＫが
ＬからＨになるとＬになる。そのためｅｚｇＳｈの出力
はすべてＨに戻る。そして次のアービトレーションフェ
ーズを待つ。

以上により、異なる５Ｃ５Ｉバスをまるで一つの５Ｃ５
Ｉバスであるかのように構成することができる。

具体的には差動信号を用いた５Ｃ５Ｉデバイスとシング
ルエンドの信号の５Ｃ５Ｉデバイスを混在して使用する
ことができる。

また本発明によれば、第１Ｏ図または第１１図に示すよ
うに５Ｃ５Ｉ信号中継装置を２台または３台用いること
により３または４組の独立した５Ｃ５Ｉバスを１つのバ
スのように用いることができる。これにより各々の５Ｃ
ＳＩデバイスはシングルエンド信号を用い、５Ｃ５Ｉ信
号を伝達するのは差動信号を用いたりすることができる
。

以上説明したように、５Ｃ５Ｉ信号中継装置を用いるこ
とにより、短い距離で用いられるシングルエンドの５Ｃ
５Ｉデバイスを、比較的長い距離の信号伝達が可能な差
動信号に変換することができるので、５Ｃ５Ｉデバイス
のインターフェースをシングルエンド型と差動型の２種
類をわざわざ作る必要が無くなり、システムの変化に迅
速に対応できる。

［発明の効果］ 以上説明したように、本発明によれば、ある信号を駆動
するデバイスが変化しても、信号の抜けや誤動作の発生
を防止する効果がある。

【図面の簡単な説明】

第１図は、本発明を適用したｓｃｓ　Ｉ信号中継装置を
用いた情報処理システムのブロック図、第２図〜第４図
は、ＳＣ５Ｉ信号中継装置の回路構成を示す図、 第５図は、モードの遷移を示す図、 第６図〜第９図は、各信号のタイミングチャート、 第／Ｏ図、第１１図は、他のシステム構成例を示す図で
ある。 図中、ｌ、２は５Ｃ５Ｉバス、３はＳＣ５Ｉ信号中継装
置、４〜９はデバイス、１Ｏ１１１はコネクタ、１２〜
２９はレシーバ、３０〜４７はトランスミッタ、４８〜
６５はドライバである。 第１図 （Ｈ） 第４図 （Ｋ） 第４図 （Ｍン 第／Ｏ図 第１１図

Claims (3)

【特許請求の範囲】
1. （１）互いに直接接続されていない異なる種類のＳＣＳ
   Ｉバスの中継を行なう信号処理装置であって、 同一の信号を複数のデバイスが途切れることなく切り替
   わって駆動する場合、 当該信号を最初に駆動したデバイスの存在するバスを認
   識する第１認識手段と、 当該信号を最終的に駆動したデバイスの存在するバスを
   認識する第２認識手段と、 前記第１、第２の認識手段によって認識されたバスとは
   異なるバス側の信号を駆動して伝達するように制御する
   制御手段を有することを特徴とした信号処理装置。
2. （２）アービトレーションフェーズ中のビジー信号に対
   しては、前記第２の認識手段が、セレクション信号を駆
   動したデバイスの存在するバスを、ビジー信号を最終的
   に駆動したバスと認識することを特徴とする請求項（１
   ）記載の信号処理装置。
3. （３）リセレクションフェーズ中のビジー信号に対して
   は、前記第２の認識手段が、Ｉ／Ｏ信号が駆動されてい
   るときセレクション信号を駆動したデバイスの存在する
   バスを、ビジー信号を最終的に駆動したバスと認識する
   ことを特徴とする請求項（１）記載の信号処理装置。