JPH0397259A - 低温動作半導体装置 - Google Patents

低温動作半導体装置

Info

Publication number
JPH0397259A
JPH0397259A JP1232796A JP23279689A JPH0397259A JP H0397259 A JPH0397259 A JP H0397259A JP 1232796 A JP1232796 A JP 1232796A JP 23279689 A JP23279689 A JP 23279689A JP H0397259 A JPH0397259 A JP H0397259A
Authority
JP
Japan
Prior art keywords
region
impurity concentration
emitter
base
base region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1232796A
Other languages
English (en)
Inventor
Masabumi Miyamoto
宮本 正文
Kazuo Yano
和男 矢野
Masaaki Aoki
正明 青木
Katsuhiro Shimohigashi
下東 勝博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1232796A priority Critical patent/JPH0397259A/ja
Publication of JPH0397259A publication Critical patent/JPH0397259A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はIIL(インテグレイテイド・インジエクシシ
ョン・ロジック)構造あるいはその類似構造を有する半
導体装置に係わり、特に、200K以下の低温において
高速に動作する半導体装置に関する。
〔従来の技術〕
従来のIIL構造について述べられているものには、例
えば、柳井久義,永田穣著の集積回路工学(2)、第8
7項から第92項がある。IILの断面構造を第1図に
,従来のIIL構造での不純物濃度分布を第6図に示す
。通常、IILではエミッタ領域2の不純物濃度は5 
X 1 0 15/ am”程度、ベース領域5の最大
不純物濃度は5X1017/■3程度になっている。n
pnトランジスタを逆方向動作で用いるのがIILの特
徴の一つである。エミッタ領域の濃度が低いのは、同一
チップ上の順方向動作npnトランジスタのコレクタ耐
圧を得るためで、常温(300K)程度の温度では逆方
向動作のIILを十分に動作させることができる。エミ
ッタは基板として全て接地され、電極を取り出す必要が
無いので、集積度は非常に高くなる。また、回路的には
ペースコレクタ間電圧VBE程度の低電圧で動作するの
で、低消費電力であるという特徴を持つ。
〔発明が解決しようとする課題〕
IILの一般的な問題として,逆方向npnトランジス
タの性能が良くないため、動作速度が上がらないという
問題が有る。この問題の解決には基本的に高性能な逆方
向動作トランジスタが必要である.その一つとして、I
ILの低温動作が考えられる。
従来のIILを200K以下の低温で動作させる時の問
題点を第l図を用いて説明する。まず、エミッタ領域2
の不純物濃度がモット転移濃度以下であるためにキャリ
ア・フリーズアウトが起り、多数キャリアが不純物準位
にトラップされる現象が起きる。このため、エミッタ抵
抗が急激に上昇し、動作できなくなる。また、エミッタ
領域の不純物濃度を上げた場合にはバンドギャプナロー
イングを起すことが知られている。ベース領域5の濃度
がエミッタ領域2よりも低い場合には、エミッタのバン
ドギャプナローイング量がベースより大きく、エミッタ
とベースの間にバンドギャップの障壁ができ、エミッタ
からの電子の注入が抑えられ、電流増幅率が下がって、
動作できなくなる。
IIL構造に含まれる横型pnpトランジスタにおいて
も、ベース領域(npnトランジスタのエミッタ領域2
と同一層)のキャリアフリーズアウト,インジェクタ領
域3のバンドギャップナローイングがベース領域2より
も大きいために正孔の注入ができなくなるという問題点
がある。
以上に述べた原因により、従来のI I Lは200K
以下の低温では正常な性能が得られない。
本発明の目的は,低温の環境で起るこのような現象を考
慮して,200K以下の低温において高速な動作を可能
にした、rIL[造を提供することにある。
C?RMを解決するための手段〕 上記目的は、エミッタ領域2の不純物濃度を1018/
am3以上とし、ベース領域5の不純物濃度をエミッタ
領域の不純物濃度以上とすることにより達成される。こ
のような濃度分布は、プレーナプロセス技術を用いた場
合、逆方向動作の方が作りやすい。従って、逆方向動作
が基本になるIIL構造に適している。さらにインジェ
クタ領域3の上記エミッタ領域2に接している部分の不
純物濃度を上記エミッタ領域2と同一あるいはそれ以下
の濃度とすることにより、IILの横型pnp hラン
ジスタ領域も正常に動作する。また、低温ではベース領
域5中の少数キャリア移動度が大幅に上昇するため、常
温よりも高速化が可能である。以上の手段により、20
0K以下の低温で,高速に動作するIIL構造の半導体
素子を提供することができる。
〔作用〕
のIILの200K以下での低温における第一の問題点
は、エミッタ領域2のキャリアフリーズアウトであった
。これはエミッタ領域の不純物濃度をモット転移濃度よ
りも高くすることにより、不純物準位にバンドを作り、
キャリアフリーズアウトを起こらないようにすることで
解決することができる。しかしながら、エミッタ領域の
不純物濃度を高くすると、この領域でのバンドギャップ
ナローイングが問題となる。ベース領域5よりもエミッ
タ領域2のバンドギャップが小さくなるので、低温では
この効果がきいて,電流増幅率が低下し、動作できなく
なる。バンドギャップナローイングは,不純物濃度が高
いほど大きいことが知られている。そこで、ベース領域
5の不純物濃度を10工8/aI+3以上にしてこの現
象を起こさせ、逆にエミッタ領域2は不純物濃度をベー
ス領域5の不純物濃度以下にしてこの現象を抑える。す
ると低温では、ベース領域5のバンドギャップナローイ
ングによるエネルギーギャップが効いてきてエミッタ領
域2からの少数キャリアの注入効率が上がる.またベー
ス領域の不純物濃度が高いので、キャリアフリーズアウ
トも起こらずベース抵抗が上がることもない。
インジエク領域3のベース領域(npnトランジスタの
エミッタ領域2と同一層)に接する部分に設けた低濃度
不純物層4の作用を第4図を用いて説明する。低濃度不
純物層4は、ベース領域と同一あるいはそれ以下の濃度
に設定してある。従って、バンドギャップナローイング
の値は同じかインジェクタ領域の方が小さいので、バン
ドギャップ障壁は生まれない。低温においてもこの関係
は変化しないので、低温においても常温と同じ程度かそ
れ以上の電流増幅率を得ることができる。
以上の作用により、低温においても高性能なIILを提
供することができる。
〔実施例〕
以下に、本発明の実施例を図面を用いて説明する。ここ
で図示されていない冷却装置(例えば、液体窒素、液体
ヘリウム、液体空気等を用いたもによって、半導体装置
は200K以下の低温に冷却されているものとする。
以下の説明では、第1導電型にn型、第2導電型にp型
を対応させたが、これを反対にしても動作原理は同等で
ある。
第1図は本発明の第工の実施例を示したものである。
まず,ベース領域5の最大不純物濃度をIXIO”/■
3に設定してある。不純物濃度が1018/−8以上な
ので,この領域でバンドギャップナローイングが起り、
0.1eV程度バンドギャップが小さくなる。一方、エ
ミッタ領域2では不純物濃度が1018/03程度なの
で、キャリアフリーズアウトは起こらず、また、ベース
領域5と比較してバンドギャップナローイングの値は小
さい。従って,エミッタ領域2とベース領域5はバンド
ギャップの異なる一種のへテロ接合となる。エネルギー
ギャップは0.1 eV程度なので常温ではほとんど無
関係であるが,低温ではこのエネルギーギ?流増幅率(
hfe)が温度の逆数の指数関数で増加する。断面a−
a’の不純物濃度分布と電子のエネルギーバンド図を第
2図に示した。ベース領域はバンドギャップナローイン
グにより、バンドギャップがE+r2に縮小し、エミッ
タ領域はバンドギャップナローイングがほとんど起きな
いのでE■、のままである。
製造方法は、通常のプロセスとほとんど同じである。高
濃度基板1上にエミッタ領域となるリンドープのエビタ
キシャル層2を成長させる。その後、ボロンをイオン打
込みして拡散させ、ベース領域5とインジェクタ領域3
を同時に形成する。
その後ヒ素をイオン打ち込みして拡散し、コレクタ領域
6を形成する。
第lの実施例に対応する回路図を第3図に示す。
点線で囲った部分が第1図の断面構造に対応している。
この回路図から分かるように、IIL回路は、本来負荷
に相当するpnpt’ランジスタが入力のベースに接続
され、1セル単位↓こなっている動作を使用しているた
め,コレクタを多数取り出せるメリットがある。ここで
はインジェクタとして横型pnpを用いているが、この
代わりに抵抗やMOSFETでも動作させることができ
る。
次に第2の実施例を第4図に示す。IILのインジェク
タ領域にエミッタ領域2とほぼ同一な不純物濃度の低不
純物濃度層4を設けている。これにより、インジェクタ
領域のバンドギャップナローイングはエミッタ領域2と
ほぼ同じになるので、インジェクタからエミッタ領域へ
の正孔の注入効率が低温においても低下せずに動作する
ことができる。この領域の断面b−b’の不純物濃度分
布とバンド図を第5図に示す.さらに、ベース1!極下
のエミッタ領域に面する部分に設けた領域7は、領域4
と同じ濃度の層で、この領域へのエミッタ領域からの電
子の注入を抑えている。これにより、npn トランジ
スタの真性部分に電子が注入されるので、電流増幅率、
遮断周波数等において本来の性能を引きだすことができ
る。また、低不純物果もある, 製造方法は、第1の実施例のプロセスに加えて、低不純
物濃度層形成の工程が入る。エミッタ領域エビタキシャ
ル層を或長させた後、ボロンをイオン打ち込みして、拡
散させ、低不純物濃度層4と7を同時に形成する。その
後は第1の実施例のプロセスと同じである。
次に第3の実施例を第7図,第8図を用いて説明する。
この実施例はS I C O S (SIdewall
Contact Structure)を用いた、低温
動作IILの実施例である.基本的な濃度分布は第2の
実施例と同じである.インジェクタ領域3と注入効率を
高めるための低不純物濃度層4はポリシリコン11から
の二重拡散で形成している。先ず、ポリシリコンに通常
の1/10の量のボロンのイオン打ち込みをして,ドラ
イブイン拡散を行なって、低不純物層4を形成する.こ
の時、横型pnpトランジスタのコレクタ側のポリシリ
コンに低濃度層は形成しないほうがよい.インジェクタ
から注入された正孔を効率良く集めるため、バンドギャ
ツプナローイングを起こさせた方が良いからである。次
に通常の量のボロンをイオン打ち込みして、その後は通
常のSICOSII造工程に従って作成する。その後の
熱工程により、通常のインジェクタ領域3形成する。n
pnトランジスタ領域の周辺部分(グラフトベース)へ
の注入を抑える低不純物濃度層7は,低不純物濃度N4
と同じくポリシリコンからの二重拡散で作っている。
本実施例によれば、エミッタ、ベースの濃度分布と低不
純物濃度層4,7の効果により、低温での高速な動作が
可能になる。さらに、外部ベース領域がほとんどポリシ
リコンで酸化膜上に形成されているため、動作はほとん
ど真性部分となり、また、外部ベース領域とエミッタの
間には接合がなく、ペースエミッタ間の容量が小さいの
で、第2の実施例よりもさらに高速な動作が可能となる
第8図は本実施例の上面図で,ベースのイオン打ち込み
をする前の状態を示している。npnトランジスタの部
分は動作領域のまわりをボリシリコ純物濃度層7と通常
のグラフトース領域12を形成し、横型pnp部分は対
面する一方向だけにポリシリコンを設けて、インジェク
タ領域のみ二重拡散を行なって、横型pnp}’ランジ
スタを実現している。
次に、第4の実施例の断面構造を第9図に、回路図を第
10図に示す。第10図の点線で囲った領域が断面構造
に対応する。本実施例では、第2の実施例のnPnトラ
ンジスタのコレクタ側に、ショットキーダイオードを設
けた。これは、ショットキーIILと呼ばれるものをを
200K以下の低温で動作させようとするものである。
バイボーラトランジスタのVBEは、低温になるにつれ
て上昇する.例えば、常温では0.7V程度の値が、液
体窒素温度(7 7 K)では約0.9vになる。
IILの論理レベルのLowレベルはほぼグランドレベ
ル、HighレベルはVBE程度なので、低温では論理
振幅が大きくなり、高速化の観点から望ましくない。そ
こで,コレクタ側にショットキーダイオードを入れて、
論理のLowレベルをシヨットキーダイオードの順方向
電圧(0.5V)程度にする。これにより論理振幅は0
.9−0.5=0.4V と小さくでき、高速化をはか
ることができる。本実施例のベースとコレクタの間にさ
らにショットキーダイオードを入れて、コレクタ領域の
少数キャリアの蓄積を抑えるショットキー・トランジス
タ・ロジック(STL)も同様に低温動作させることが
できる。
製造方法は,第2の実施例とほとんど変わらない。但し
、ショットキーダイオードを形成するために、コレクタ
領域6の濃度をI X I O”δ/aI18程度にし
てある。ベース領域の濃度を5X101’/aI13程
度に設定し、その後リンのイオン打ち込みで補償して、
コレクタ領域を形威している。また,ショットキー形戊
用の金属層13にはパラジウムを用いたが、白金や、ア
ルミニウムでも良い。
〔発明の効果〕
以上に説明したように、本発明では200K以下の低温
において、高濃度ベース領域のバンドギャップナローイ
ングにより、npnトランジスタ領域の電流利得と遮断
周波数を上昇させ、インジェクタ領域に低不純物濃度層
を股けることにより,横型pnpの低温動作を可能にす
るので,高速に動作するIILを提供することができる
。高集積で低電圧動作するIILの特長をそのまま低温
動作に生かし、さらに常温よりも高速に動作する効果は
大きい.
【図面の簡単な説明】
第1図は本発明の第1の実施例の断面構造を示し、第2
図は第1図のa − a ’断面上のnpn}ランジス
タ領域の不純物濃度分布とバンドギャップを示し、第3
図は第1の実施例の回路図を示し、第4図は本発明の第
2の実施例の断面構造を示し、第5図は本発明の第3図
のb−b’断面上のインジェクタ領域の不純物濃度分布
とバンドギャップを示し、第6図は従来構造での不純物
濃度分布を示し、第7図は本発明の第3の実施例の断面
構造を示し、第8図は本発明の第3の実施例のベース形
成直前の上面構造図を示し、第9図は本発明の第4の実
施例の断面構造を示し、第10図には第?の実施例の回
路図を示す。 1・・・高濃度基板、2・・・エミッタ領域エビタキシ
ャル層、3・・・インジェクタ領域、4・・・インジェ
クタ領域低不純物濃度層、5・・・ベース領域,6・・
・コレクタ領域、7・・・ベース電極下低不純物濃度層
、8・・・シリコン酸化膜、9・・・コレクタボリシリ
コン、1o・・・アルミ電極層.11・・・外部ベース
ボリシリコン層、12・・・グラフトベース領域、13
・・・ショットキー形成用金属電極層、E■1・・・バ
ンドギャップナローイングを起さない場合のバンドギャ
ップ,EfZ・・・バンドギャップナローイングを起し
た場合のバンドギャップ。 1 の 第 2 (2) l 拓 7 区 ! 拓 3 図 第 5 図 猶 6 喝 拓 9 図 第 /θ 口

Claims (1)

  1. 【特許請求の範囲】 1、200K以下の低温で動作させる半導体装置におい
    て、上記半導体装置には、少なくとも一つのIIL(イ
    ンテグレイテイド・インジェクシション・ロジック)構
    造あるいはその類似構造が含まれ、上記のIILは第1
    導電型のエミッタ領域と、該エミッタ領域に接続された
    第2導電型のベース領域と、該ベース領域に接続された
    第1導電型のコレクタ領域と、該エミッタ領域に接続さ
    れた第2導電型のインジェクタ領域からなり、上記ベー
    ス領域の第2導電型不純物濃度の最大値が1×10^1
    ^8/cm^3以上に設定され、上記エミッタ領域中の
    少なくとも上記ベース領域に接する部分の第1導電型の
    不純物濃度が前記ベース領域の第2導電型の不純物濃度
    よりも低く設定されており、上記エミッタ領域、上記ベ
    ース領域、上記コレクタ領域は不純物を除いて同一半導
    体材料によつて形成されていることを特徴とする半導体
    装置。 2、請求項1記載の半導体装置において、前記インジェ
    クタ領域の前記エミッタに接する部分に前記エミッタと
    ほぼ同一あるいはより低濃度の第2導電型の不純物濃度
    領域を設けたことを特徴とする半導体装置。 3、請求項1記載の半導体装置において、前記ベース領
    域中の前記コレクタ領域下あるいはインジェクタ領域に
    対面している領域以外のベース領域の前記エミッタ領域
    に接する部分に前記エミッタ領域とほぼ同一あるいはよ
    り低濃度の第2導電型の不純物濃度領域を設けたことを
    特徴とする半導体装置。 4、請求項1記載の半導体装置において、前記コレクタ
    領域と上記コレクタ領域に接続される金属電極層との間
    にショットキーダイオードを形成することを特徴とする
    半導体装置。 5、請求項1記載の半導体装置において、前記コレクタ
    領域と前記ベース領域の間にショットキーダイオードを
    設けることを特徴とする半導体装置。
JP1232796A 1989-09-11 1989-09-11 低温動作半導体装置 Pending JPH0397259A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1232796A JPH0397259A (ja) 1989-09-11 1989-09-11 低温動作半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1232796A JPH0397259A (ja) 1989-09-11 1989-09-11 低温動作半導体装置

Publications (1)

Publication Number Publication Date
JPH0397259A true JPH0397259A (ja) 1991-04-23

Family

ID=16944891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1232796A Pending JPH0397259A (ja) 1989-09-11 1989-09-11 低温動作半導体装置

Country Status (1)

Country Link
JP (1) JPH0397259A (ja)

Similar Documents

Publication Publication Date Title
US5416354A (en) Inverted epitaxial process semiconductor devices
US5323031A (en) Bipolar transistor with a particular silicon germanium alloy structure
US4047217A (en) High-gain, high-voltage transistor for linear integrated circuits
US4259683A (en) High switching speed P-N junction devices with recombination means centrally located in high resistivity layer
US5200632A (en) Conductivity modulation mosfet
US5270230A (en) Method for making a conductivity modulation MOSFET
US5273917A (en) Method for manufacturing a conductivity modulation MOSFET
US4404738A (en) Method of fabricating an I2 L element and a linear transistor on one chip
JPH07326773A (ja) ダイオードおよびその製造方法
US5264378A (en) Method for making a conductivity modulation MOSFET
US4390890A (en) Saturation-limited bipolar transistor device
JPH0560263B2 (ja)
Yano et al. A high-current-gain low-temperature pseudo-HBT utilizing a sidewall base-contact structure (SICOS)
EP0138563A2 (en) Lateral transistors
US3656034A (en) Integrated lateral transistor having increased beta and bandwidth
JPH0582986B2 (ja)
JPH06318706A (ja) 半導体装置
JPH0397259A (ja) 低温動作半導体装置
JP3074834B2 (ja) シリコンヘテロ接合バイポーラトランジスタ
US7067900B2 (en) Insulated gate bipolar transistor having a reduced tail current and method of fabricating the same
JPH08274306A (ja) 絶縁ゲート型サイリスタ
JP2000058867A (ja) 半導体装置及びその製造方法
JP2763432B2 (ja) 半導体装置
US4337475A (en) High power transistor with highly doped buried base layer
JPS62177968A (ja) ゲ−トタ−ンオフサイリスタ