JPH0394833U - - Google Patents

Description

【図面の簡単な説明】

第１図は本考案に係る多チヤンネルアナログデ
ジタル変換器の基本構成図、第２図はその一実施
例を示す構成図、第３図はメモリ書き込み制御部
の構成図、第４図は間引き情報データの一例、第
５図はタイミングチヤート、第６図は従来の多チ
ヤンネルアナログデジタル変換器の構成図である
。 １……マルチプレクサ、３……アナログデジタ
ル変換部、４……データメモリ、５……制御部、
１０……間引き制御部、１２……アツプカウンタ
、１３……メモリ、１４……メモリ書き込み制御
部。

Claims (1)

1. 【実用新案登録請求の範囲】 複数のアナログ信号を選択するマルチプレクサ
   と、このマルプレクサの出力をデジタル信号に変
   換するアナログデジタル変換部と、このアナログ
   デジタル変換部の出力を格納するデータメモリと
   、このデータメモリにデータを書き込むか否かを
   決定する間引き制御部とを有し、 前記マルチプレクサはサンプリングパルスが入
   力される度に前記複数のアナログ信号をスキヤン
   し、前記アナログデジタル変換部はこのスキヤン
   したアナログ信号をデジタル信号に変換して、こ
   の変換されたデジタル信号の内、前記間引き制御
   部で指定された信号のみ前記データメモリに格納
   するようにしたことを特徴とする多チヤンネルア
   ナログデジタル変換器。