JPH039478A - Cadシステムにおける回路図入力装置 - Google Patents
Cadシステムにおける回路図入力装置Info
- Publication number
- JPH039478A JPH039478A JP1144626A JP14462689A JPH039478A JP H039478 A JPH039478 A JP H039478A JP 1144626 A JP1144626 A JP 1144626A JP 14462689 A JP14462689 A JP 14462689A JP H039478 A JPH039478 A JP H039478A
- Authority
- JP
- Japan
- Prior art keywords
- circuit diagram
- circuit
- empty
- circuits
- symbols
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 title claims abstract description 81
- 230000015572 biosynthetic process Effects 0.000 abstract 2
- 238000013500 data storage Methods 0.000 description 27
- 238000000034 method Methods 0.000 description 10
- 238000012545 processing Methods 0.000 description 9
- 238000013461 design Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 238000012790 confirmation Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、CA D (Computer aided
design)システムにおける回路図入力装置に関
するものである。
design)システムにおける回路図入力装置に関
するものである。
初めに、CADを使ったプリント基板設計について簡単
に説明する。回路の設計者は、ある機能を実現するため
の回路図を第4図のような論理シンボル41〜42とこ
れらのつながりで表わし、後で説明する回路図入力装置
を用いて、計算機に入力する。ここで作成きれた回路図
は、プリント基板上での部品配置の前処理である論理シ
ンボルへの部品の割り付け工程で、論理シンボルそれぞ
れに対応する部品が選ばれ、その次の部品配置工程で基
板上に部品が配置される。さらに配線工程では、回路の
設計者の入力した接続情報と、シンボルと部品の対応を
基に、部品のピンどうしをプリント基板上の配線パター
ンで接続する。
に説明する。回路の設計者は、ある機能を実現するため
の回路図を第4図のような論理シンボル41〜42とこ
れらのつながりで表わし、後で説明する回路図入力装置
を用いて、計算機に入力する。ここで作成きれた回路図
は、プリント基板上での部品配置の前処理である論理シ
ンボルへの部品の割り付け工程で、論理シンボルそれぞ
れに対応する部品が選ばれ、その次の部品配置工程で基
板上に部品が配置される。さらに配線工程では、回路の
設計者の入力した接続情報と、シンボルと部品の対応を
基に、部品のピンどうしをプリント基板上の配線パター
ンで接続する。
次に、従来の回路図入力装置および、割り付けの方法に
ついて説明する。第2図は、従来の回路図入力装置の機
能構成を示す図である。同図において、1は入出力制御
部、2は回路データ記憶部、3はシンボルデータ記憶部
、4はインタフェースデータ出力部、5はコマンド制御
部である。入出力制御部1は、キーボード7及びマウス
6からの入力を受は付け、回路図をCRT8等に表示す
る。回路データ記憶部2は、この入力されたデータを一
時格納するところであり、またキーボード7から入力さ
れた命令に従って、予めシンボルデータ記憶部3に登録
してあるデータを読み出して、回路図データの一部とし
て格納する場合もある。シンボルデータ記憶部3は、回
路図の一部となる絵の情報(直線、円弧など)や、その
シンボルが何個で1部品になるかを記憶している。
ついて説明する。第2図は、従来の回路図入力装置の機
能構成を示す図である。同図において、1は入出力制御
部、2は回路データ記憶部、3はシンボルデータ記憶部
、4はインタフェースデータ出力部、5はコマンド制御
部である。入出力制御部1は、キーボード7及びマウス
6からの入力を受は付け、回路図をCRT8等に表示す
る。回路データ記憶部2は、この入力されたデータを一
時格納するところであり、またキーボード7から入力さ
れた命令に従って、予めシンボルデータ記憶部3に登録
してあるデータを読み出して、回路図データの一部とし
て格納する場合もある。シンボルデータ記憶部3は、回
路図の一部となる絵の情報(直線、円弧など)や、その
シンボルが何個で1部品になるかを記憶している。
インタフェースデータ出力部4は、次工程である割り付
けに必要なデータに変換する。
けに必要なデータに変換する。
割り付け工程では、シンボル毎に回路図にある個数を求
め、シンボルデータ記憶部にある1部品に格納可能なシ
ンボル数から、必要な部品数を求め、それぞれのシンボ
ルを部品にあてはめて行く。あてはめる際のアリゴリズ
ムは、接続関係の近いものを同じ部品に対する等各種の
提案がなされているが、本発明とは直接関係ないので省
略する。また、割り付けられた対応関係は、第9図に示
すように自動又は人手により、回路図に反映される。第
9図(a)は反映される前、同図(b)は反映きれた後
をそれぞれ示す。同図(b)において、ICl0は基板
上のICl0.ICIIは基板上の工C11いう名前の
ついた部品に割り付けられたことを表わしている。
め、シンボルデータ記憶部にある1部品に格納可能なシ
ンボル数から、必要な部品数を求め、それぞれのシンボ
ルを部品にあてはめて行く。あてはめる際のアリゴリズ
ムは、接続関係の近いものを同じ部品に対する等各種の
提案がなされているが、本発明とは直接関係ないので省
略する。また、割り付けられた対応関係は、第9図に示
すように自動又は人手により、回路図に反映される。第
9図(a)は反映される前、同図(b)は反映きれた後
をそれぞれ示す。同図(b)において、ICl0は基板
上のICl0.ICIIは基板上の工C11いう名前の
ついた部品に割り付けられたことを表わしている。
ところで、割り付け工程においては、余剰回路が発生す
ることがある。例えば、LSIのような大きな部品では
、論理シンボルと部品は1対1に対応するが、第3図に
示す74LSOOのような部品では、論理シンボルと部
品の関係が1対nになることがある。このようなとき当
然−つの部品にn個のシンボルが割り付けられるが、回
路図中にある論理シンボルは、必ずしもnの倍数ではな
いので、部品内に余剰シンボルが生じる場合がある(以
後、この部品の余剰シンボルのことを1空回路」と呼ぶ
)。割り付けを自動で行なうCADシステムにおいては
、発生した空回路の情報をリストに出力し、回路図を設
計した人に、空回路がどの部品に存在するかがわかるよ
うに工夫したものもある。
ることがある。例えば、LSIのような大きな部品では
、論理シンボルと部品は1対1に対応するが、第3図に
示す74LSOOのような部品では、論理シンボルと部
品の関係が1対nになることがある。このようなとき当
然−つの部品にn個のシンボルが割り付けられるが、回
路図中にある論理シンボルは、必ずしもnの倍数ではな
いので、部品内に余剰シンボルが生じる場合がある(以
後、この部品の余剰シンボルのことを1空回路」と呼ぶ
)。割り付けを自動で行なうCADシステムにおいては
、発生した空回路の情報をリストに出力し、回路図を設
計した人に、空回路がどの部品に存在するかがわかるよ
うに工夫したものもある。
しかしながら上記従来の回路図入力装置においては、下
記のような問題点があった。
記のような問題点があった。
(1〉空回路の情報はリストだけに限り、回路図を見た
だけではわからない。一般に回路図に入力されたものは
、割り付け配置や配線設計がされ、基板(試作品)が製
造される0回路設計者は製造された基板が期待通りの動
作をするかを確認するが、この段階で設計ミスや小さい
機能の変更があったときは、第5図に示すように、必要
に応じてパターン51.52をカットしたり、ジャンパ
線53.54を張ったりして、空回路を有効利用し、確
認作業を続ける場合がある。この時空回路の情報が回路
図になかったり、回路図とリストの両方を見比べながら
作業するのは、著しく不便である。
だけではわからない。一般に回路図に入力されたものは
、割り付け配置や配線設計がされ、基板(試作品)が製
造される0回路設計者は製造された基板が期待通りの動
作をするかを確認するが、この段階で設計ミスや小さい
機能の変更があったときは、第5図に示すように、必要
に応じてパターン51.52をカットしたり、ジャンパ
線53.54を張ったりして、空回路を有効利用し、確
認作業を続ける場合がある。この時空回路の情報が回路
図になかったり、回路図とリストの両方を見比べながら
作業するのは、著しく不便である。
(2)回路を設計した人と、割り付けや配置を行なう人
が違う場合、作業途中で発生した空回路は、その処理を
回路設計者に問い合わせる必要が発生する。一般に空回
路のピンはノイズ対策や静電気対策上電源やアースと接
続するから、或いはそのまま放置するかのいずれかであ
る。シンボルの種類によって空回路のピンの接続方法が
異なる場合、回路図に存在しない空回路のピンを接続す
る作業をしなければならず、回路設計した人と基板設計
を行なう人との連絡ミスで間違えが発生しやすい。特に
入力された回路図から、ネットリストを取り出し計算機
で自動配線する場合は、回路設計した人から指示きれた
、必要な空回路のピンだけを電源またはアースに接続す
るようにネットリストを人手で修正する必要がある。こ
の作業は人手がかかり、且つ間違いが発生しやすい。
が違う場合、作業途中で発生した空回路は、その処理を
回路設計者に問い合わせる必要が発生する。一般に空回
路のピンはノイズ対策や静電気対策上電源やアースと接
続するから、或いはそのまま放置するかのいずれかであ
る。シンボルの種類によって空回路のピンの接続方法が
異なる場合、回路図に存在しない空回路のピンを接続す
る作業をしなければならず、回路設計した人と基板設計
を行なう人との連絡ミスで間違えが発生しやすい。特に
入力された回路図から、ネットリストを取り出し計算機
で自動配線する場合は、回路設計した人から指示きれた
、必要な空回路のピンだけを電源またはアースに接続す
るようにネットリストを人手で修正する必要がある。こ
の作業は人手がかかり、且つ間違いが発生しやすい。
本発明は上述の点に鑑みてなされたもので、上記従来の
回路図入力装置の問題点を除去し、回路設計者が空回路
のピンの接続を的確にいれることができるど共に、作成
された回路図からは正確なネットリストが作成できるC
ADシステムにおける回路図入力装置を提供することに
ある。
回路図入力装置の問題点を除去し、回路設計者が空回路
のピンの接続を的確にいれることができるど共に、作成
された回路図からは正確なネットリストが作成できるC
ADシステムにおける回路図入力装置を提供することに
ある。
上記課題を解決するため本発明はCADシステムの回路
図入力装置において、作成された回路図を全ページを読
み込み、回路図中にある論理シンボル毎の論理回路の使
用数と、予め登録してある部品に割付け可能な論理シン
ボルの数から空回路を算出する手段と、算出された空回
路に相当する論理シンボルをライブラリより呼び出す手
段と、呼び出された論理シンボルを回路図中の適当な位
置に見やすく配置する手段を設けたことを特徴とする。
図入力装置において、作成された回路図を全ページを読
み込み、回路図中にある論理シンボル毎の論理回路の使
用数と、予め登録してある部品に割付け可能な論理シン
ボルの数から空回路を算出する手段と、算出された空回
路に相当する論理シンボルをライブラリより呼び出す手
段と、呼び出された論理シンボルを回路図中の適当な位
置に見やすく配置する手段を設けたことを特徴とする。
上記の如く空回路を算出する手段を有するので、回路図
作成直後に必要な空回路が自動作成され、回路設計者が
空回路のビンの接続を的確にいれることができると共に
、作成された回路図からは正確なネットリストが作成す
ることができる。
作成直後に必要な空回路が自動作成され、回路設計者が
空回路のビンの接続を的確にいれることができると共に
、作成された回路図からは正確なネットリストが作成す
ることができる。
以下、本発明の一実施例を図面に基づいて説明する。
第1図は、本発明に係る回路図入力装置の機能構成を示
すブロック図である。図中、11は入出力制御部、12
は回路データ記憶部、13はシンボルデータ記憶部、1
4はインタフェースデータ出力部、15はコマンド制御
部、16はマウス、17はキーボード、18はCRTで
あり、これらの各部は第2図に示す従来例と同じである
。19は空回路発生部であり、回路データ記憶部12の
データを基に演算し、必要なデータをシンボルデータ記
憶部13から呼び出し、回路データ記憶部12に追加す
る。回路の設計者は、自らが描いていた回路を総て入力
し終わると、キーボード17より空回路発生命令を入力
する。コマンド制御部15では、この命令が入力きれる
と、制御を空回路発生部19へ移す。
すブロック図である。図中、11は入出力制御部、12
は回路データ記憶部、13はシンボルデータ記憶部、1
4はインタフェースデータ出力部、15はコマンド制御
部、16はマウス、17はキーボード、18はCRTで
あり、これらの各部は第2図に示す従来例と同じである
。19は空回路発生部であり、回路データ記憶部12の
データを基に演算し、必要なデータをシンボルデータ記
憶部13から呼び出し、回路データ記憶部12に追加す
る。回路の設計者は、自らが描いていた回路を総て入力
し終わると、キーボード17より空回路発生命令を入力
する。コマンド制御部15では、この命令が入力きれる
と、制御を空回路発生部19へ移す。
上記空回路発生部19の処理を第6図のフローチャート
に基づいて説明する。先ず、ステップ101では、回路
データ記憶部12から回路図中にある全論理シンボルを
読み出し、種類毎にその個数を一時記憶テーブルに格納
する。第8図はこの一時記憶テーブルを示す。同図に示
すように、−時記憶テーブルには、処理済フラグ(FL
G)、シンボル名称、回路図中のシンボル総数が格納さ
れている。
に基づいて説明する。先ず、ステップ101では、回路
データ記憶部12から回路図中にある全論理シンボルを
読み出し、種類毎にその個数を一時記憶テーブルに格納
する。第8図はこの一時記憶テーブルを示す。同図に示
すように、−時記憶テーブルには、処理済フラグ(FL
G)、シンボル名称、回路図中のシンボル総数が格納さ
れている。
次に、ステップ102では、全ての処理が終了したかを
判断し、−時記憶テーブルにデータが無くなる迄、ステ
ップ103〜ステツプ110の処理を繰り返す。
判断し、−時記憶テーブルにデータが無くなる迄、ステ
ップ103〜ステツプ110の処理を繰り返す。
ステップ103−では、対象となる論理シンボルは1部
品当たり何個割り付けられるかを、シンボルデータ記憶
部13より取り出す。
品当たり何個割り付けられるかを、シンボルデータ記憶
部13より取り出す。
次に、ステップ104において、対象となる論理シンボ
ルが1シンボル1部品であるか否かを判断し、もし1シ
ンボル1部品であるならば、空回路は発生しないので、
処理対象としない。
ルが1シンボル1部品であるか否かを判断し、もし1シ
ンボル1部品であるならば、空回路は発生しないので、
処理対象としない。
次に、ステップ105において、回路図内に存在する同
一シンボル数を一部品当りのシンボル数で割った(り時
の余り(m)を求める。
一シンボル数を一部品当りのシンボル数で割った(り時
の余り(m)を求める。
次に、ステップ106ではmが′O”であるか否かを判
断する6mが“0”の時は空回路は発生しないので、処
理の対象としない。
断する6mが“0”の時は空回路は発生しないので、処
理の対象としない。
次に、ステップ107では、一部品当たりのシンボル数
から余りmを引き算することで、必要な空回路の数nを
求める。
から余りmを引き算することで、必要な空回路の数nを
求める。
次に、ステップ108において、既にページの追加済み
か否かを判断し、回路図に新しいページが追加されてい
なければ、ステップ109において回路データ記憶部1
2に現在存在するページの次のページを追加するため記
憶領域を確保し、追加されていればステップ110に移
行する。
か否かを判断し、回路図に新しいページが追加されてい
なければ、ステップ109において回路データ記憶部1
2に現在存在するページの次のページを追加するため記
憶領域を確保し、追加されていればステップ110に移
行する。
次に、ステップ110において、対象となるシンボルを
シンボルデータ記憶部13より呼び出し、回路データ記
憶部12に追加する。追加に際しては、第3図に示すよ
うに、シンボルの大きさを考慮し、回路図の左上より順
番にシンボルが重ならないように配置する。
シンボルデータ記憶部13より呼び出し、回路データ記
憶部12に追加する。追加に際しては、第3図に示すよ
うに、シンボルの大きさを考慮し、回路図の左上より順
番にシンボルが重ならないように配置する。
なお、ステップ109の処理をステップ111の直後に
実施しなかったのは、空回路を一つも発生させる必要が
なかった時、回路データ記憶部12に余分な領域を発生
させるのを避けるためである。
実施しなかったのは、空回路を一つも発生させる必要が
なかった時、回路データ記憶部12に余分な領域を発生
させるのを避けるためである。
総ての処理が終了すると、空回路発生部19は、コマン
ド制御部15に移し、回路図の作成、変更等の指示がキ
ーボード17やマウス16からできるようにする。
ド制御部15に移し、回路図の作成、変更等の指示がキ
ーボード17やマウス16からできるようにする。
第10図は上記第6図の処理フローを実現するための機
能ブロック図である。図示するように、回路図データ記
憶部41(第1図の回路図データ記憶部12に相当)と
、回路図データ読み取り部42、−時記憶テーブル43
、余剰回路算出部44、シンボルデータ記憶部45(第
1図のシンボルデータ記憶部13に相当)、空回路発生
部46(第1図の空回路発生部19に相当)から構成さ
れる。回路データ記憶部41から回路図中にある全論理
シンボルを読み出し、種類毎にその個数を一時記憶テー
ブル43に格納する。余剰回路算出部44は回路図内に
存在する同−論理シンボル数を一部品当りの論理シンボ
ル数で割って余りの論理シンボル数を求める。空回路発
生部46は対象となる論理シンボルが一部品当り何個割
り付けられるかを、シンボルデータ記憶部45より取り
出し、一部品当りの論理シンボル数から、余剰回路算出
部44で算出した余り論理シンボル数を引き算して空回
路数を求め、回路図データ記憶部41に現在存在するペ
ージを追加するため記憶領域41aを確保する。
能ブロック図である。図示するように、回路図データ記
憶部41(第1図の回路図データ記憶部12に相当)と
、回路図データ読み取り部42、−時記憶テーブル43
、余剰回路算出部44、シンボルデータ記憶部45(第
1図のシンボルデータ記憶部13に相当)、空回路発生
部46(第1図の空回路発生部19に相当)から構成さ
れる。回路データ記憶部41から回路図中にある全論理
シンボルを読み出し、種類毎にその個数を一時記憶テー
ブル43に格納する。余剰回路算出部44は回路図内に
存在する同−論理シンボル数を一部品当りの論理シンボ
ル数で割って余りの論理シンボル数を求める。空回路発
生部46は対象となる論理シンボルが一部品当り何個割
り付けられるかを、シンボルデータ記憶部45より取り
出し、一部品当りの論理シンボル数から、余剰回路算出
部44で算出した余り論理シンボル数を引き算して空回
路数を求め、回路図データ記憶部41に現在存在するペ
ージを追加するため記憶領域41aを確保する。
以上の処理により、回路図には、割り付けで発生される
のと同じ個数の空回路が発生する。回路図の設計者は、
発生された空回路に対して、必要に応じて接続を入力す
ることができる。第7図はその一例である。このように
して作られた空回路を含む回路図は、つぎの割り付け工
程において、シンボルと部品の対応付けが行なわれる。
のと同じ個数の空回路が発生する。回路図の設計者は、
発生された空回路に対して、必要に応じて接続を入力す
ることができる。第7図はその一例である。このように
して作られた空回路を含む回路図は、つぎの割り付け工
程において、シンボルと部品の対応付けが行なわれる。
対応結果は従来と同様に回路図に反映されるため、割り
付け結果が反映きれた回路図を見れば、どの部品に空回
路があるかが簡単にわかる。また、ネットリストを出力
した時は、回路図の設計者の意図する接続関係は、総て
回路図上に表現されるため、ネットワークの修正は一切
不要となる。
付け結果が反映きれた回路図を見れば、どの部品に空回
路があるかが簡単にわかる。また、ネットリストを出力
した時は、回路図の設計者の意図する接続関係は、総て
回路図上に表現されるため、ネットワークの修正は一切
不要となる。
以上説明したように本発明によれば、下記のような優れ
た効果が得られる。
た効果が得られる。
り1)回路図作成直後に必要な空白回路が自動作成され
るので、回路設計者が空回路のピンの接続を的確にいれ
ることができると共に、作成された回路図からは正確な
ネットリストが作成されるので誤りが発生しなくなると
いう優れた効果が得られる。
るので、回路設計者が空回路のピンの接続を的確にいれ
ることができると共に、作成された回路図からは正確な
ネットリストが作成されるので誤りが発生しなくなると
いう優れた効果が得られる。
(2)また、空回路の情報が回路図中に書かれるので、
資料が分散する心配がないという優れた効果も得られる
。
資料が分散する心配がないという優れた効果も得られる
。
第1図は本発明に係る回路図入力装置の機能構成を示す
ブロック図、第2図は従来の回路図入力装置の機能構成
を示すブロック図、第3図は論理シンボルと部品の関係
を示す図、第4図は回路例を示す図、第5図はジャンパ
線による空回路の利用状態例を示す図、第6図は空回路
発生部の処理フローを示す図、第7図は空回路の配置例
(左)と接続関係を入手追加した例(右)を示す図、第
3 8図は一時記憶テーブルの内容へ示す図、第9図は割り
付け結果の回路図への反映を示す図で、同図(a)は反
映前、同図(b)は反映後を示す図、第10図は第6図
の処理フローを実現するだめの機能ブロック図である。 図中、11・・・・入出力制御部、12・・・・回路デ
ータ記憶部、12・・・・回路データ記憶部、13・・
・・シンボルデータ記憶部、14・・・・インタフェー
スデータ出力部、15・・・・コマンド制御部、16・
・・・マウス、17・・・・キーボード、18・・・・
CRT、19・・・・空回路発生部。
ブロック図、第2図は従来の回路図入力装置の機能構成
を示すブロック図、第3図は論理シンボルと部品の関係
を示す図、第4図は回路例を示す図、第5図はジャンパ
線による空回路の利用状態例を示す図、第6図は空回路
発生部の処理フローを示す図、第7図は空回路の配置例
(左)と接続関係を入手追加した例(右)を示す図、第
3 8図は一時記憶テーブルの内容へ示す図、第9図は割り
付け結果の回路図への反映を示す図で、同図(a)は反
映前、同図(b)は反映後を示す図、第10図は第6図
の処理フローを実現するだめの機能ブロック図である。 図中、11・・・・入出力制御部、12・・・・回路デ
ータ記憶部、12・・・・回路データ記憶部、13・・
・・シンボルデータ記憶部、14・・・・インタフェー
スデータ出力部、15・・・・コマンド制御部、16・
・・・マウス、17・・・・キーボード、18・・・・
CRT、19・・・・空回路発生部。
Claims (1)
- 【特許請求の範囲】 CADシステムの回路図入力装置において、各々の論理
シンボルに対応する論理回路が回路図中に何個存在する
かを求める手段と、 予め登録してある該論理シンボルが1部品に含まれる個
数から割り付け時に発生する空回路の数を求める手段と
、 該求めた空回路の数だけそのシンボルを回路図に追加す
る手段を設けたことを特徴とするCADシステムにおけ
る回路図入力装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1144626A JPH039478A (ja) | 1989-06-06 | 1989-06-06 | Cadシステムにおける回路図入力装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1144626A JPH039478A (ja) | 1989-06-06 | 1989-06-06 | Cadシステムにおける回路図入力装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH039478A true JPH039478A (ja) | 1991-01-17 |
Family
ID=15366414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1144626A Pending JPH039478A (ja) | 1989-06-06 | 1989-06-06 | Cadシステムにおける回路図入力装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH039478A (ja) |
-
1989
- 1989-06-06 JP JP1144626A patent/JPH039478A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5513119A (en) | Hierarchical floorplanner for gate array design layout | |
JP3027009B2 (ja) | 設計取り込みシステム | |
US6637013B1 (en) | Method and system for automating design rule check error correction in a CAD environment | |
US6230305B1 (en) | Methods and apparatus for configuring schematic diagrams | |
JPH07262241A (ja) | プリント板実装設計システム及び方法 | |
JP3042761B2 (ja) | 論理エミュレーションシステムにおけるプログラマブルデバイスのプログラムデータ生成方法およびプログラマブルデバイスのプログラムデータ生成装置 | |
US5353234A (en) | Computer aided designing system for designing a pattern for a printed circuit board | |
US6298469B1 (en) | Method and system for allowing an integrated circuit to be portably generated from one manufacturing process to another | |
JP2012208907A (ja) | 実装設計支援プログラム、方法及び装置 | |
US6734046B1 (en) | Method of customizing and using maps in generating the padring layout design | |
JPH039478A (ja) | Cadシステムにおける回路図入力装置 | |
US9875329B1 (en) | Method and system for import of mask layout data to a target system | |
JP2003091566A (ja) | 配置配線構想設計装置 | |
JPH0962726A (ja) | Cadデータインタフェース方法 | |
Welt | NOMAD: A printed wiring board layout system | |
JP2522096B2 (ja) | 半導体集積回路のレイアウト設計の検証方法 | |
Mudge et al. | A VLSI chip assembler | |
JP4071546B2 (ja) | 半導体装置の回路設計支援装置およびレイアウト変更方法 | |
JPH067387B2 (ja) | 自動レイアウト方法 | |
JP3360965B2 (ja) | 回路図の部品番号割り振り装置 | |
Waxman | Design Automation Standards Development | |
Swiatek | A design automation system for telephone electronic switching system | |
JPH10228492A (ja) | Cadシステム | |
JPH03266177A (ja) | 部品仕様一括変更方式 | |
CN113591212A (zh) | 一种基于封装单元及信息关联的船舶设备布置方法 |