JPH039394Y2 - - Google Patents
Info
- Publication number
- JPH039394Y2 JPH039394Y2 JP1982045312U JP4531282U JPH039394Y2 JP H039394 Y2 JPH039394 Y2 JP H039394Y2 JP 1982045312 U JP1982045312 U JP 1982045312U JP 4531282 U JP4531282 U JP 4531282U JP H039394 Y2 JPH039394 Y2 JP H039394Y2
- Authority
- JP
- Japan
- Prior art keywords
- collector
- phototransistor
- circuit
- resistor
- photodiode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 4
- 238000007599 discharging Methods 0.000 claims 2
- 230000007423 decrease Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Optical Communication System (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【考案の詳細な説明】
本考案はフオトダイオードとフオトトランジス
タからなるフオトカプラを用いて、入力信号と電
気的に絶縁された出力信号を得るパルス伝送回路
に関する。
タからなるフオトカプラを用いて、入力信号と電
気的に絶縁された出力信号を得るパルス伝送回路
に関する。
本考案の目的は、フオトトランジスタの導通状
態から遮断状態への遷移時間を短縮することにあ
る。
態から遮断状態への遷移時間を短縮することにあ
る。
第１図は本考案実施例回路の構成図である。入
力端子I1，I2には、フオトカプラのダイオードＤ
が接続され、この発光は同じくフオトトランジス
タＴのベース領域に受光される。このフオトトラ
ンジスタＴのコレクタには、共通電位点Ｅとの間
にV1なる電圧のある電源および抵抗RDからなる
バイアス回路が接続され、バイアス電流を供給す
る。
力端子I1，I2には、フオトカプラのダイオードＤ
が接続され、この発光は同じくフオトトランジス
タＴのベース領域に受光される。このフオトトラ
ンジスタＴのコレクタには、共通電位点Ｅとの間
にV1なる電圧のある電源および抵抗RDからなる
バイアス回路が接続され、バイアス電流を供給す
る。
このフオトトランジスタＴのエミツタは、トラ
ンジスタＱのベースに導かれ、そのコレクタは出
力端子O1に接続される。このトランジスタＱの
エミツタは上記共通電位点に接続され、このベー
スとエミツタとの間に抵抗RBが接続される。出
力端子O2はこの共通電位点Ｅに接続され、抵抗
RCおよびR0は、このトランジスタＱにバイアス
を与える。
ンジスタＱのベースに導かれ、そのコレクタは出
力端子O1に接続される。このトランジスタＱの
エミツタは上記共通電位点に接続され、このベー
スとエミツタとの間に抵抗RBが接続される。出
力端子O2はこの共通電位点Ｅに接続され、抵抗
RCおよびR0は、このトランジスタＱにバイアス
を与える。
もつとも、この回路で抵抗RCおよびR0は信号
の受端に配置し、トランジスタＱの出力回路をオ
ープンコレクタ形とすることができる。
の受端に配置し、トランジスタＱの出力回路をオ
ープンコレクタ形とすることができる。
ここで、本考案の特徴とするところは、フオト
カプラのフオトトランジスタＴのベースとエミツ
タとの間に、第一の抵抗R1が接続されたことと、
同じくコレクタと共通電位点Ｅとの間に第二の抵
抗R2が接続されたことにある。
カプラのフオトトランジスタＴのベースとエミツ
タとの間に、第一の抵抗R1が接続されたことと、
同じくコレクタと共通電位点Ｅとの間に第二の抵
抗R2が接続されたことにある。
このように構成された回路では、フオトダイオ
ードＤが発光すると、これがフオトトランジスタ
Ｔのベース領域に受光され少数キヤリアが発生す
る。これはベース・コレクタ接合部に蓄積され蓄
積電荷となるが、これがある水準を越えるとベー
ス・コレクタ間を導通状態として、コレクタ電流
iCが流れる。フオトダイオードＤの発光が停止す
ると、蓄積電荷が少なくなり、フオトトランジス
タＴのコレクタ・ベース間は遮断状態となり、コ
レクタ電流iCはなくなる。
ードＤが発光すると、これがフオトトランジスタ
Ｔのベース領域に受光され少数キヤリアが発生す
る。これはベース・コレクタ接合部に蓄積され蓄
積電荷となるが、これがある水準を越えるとベー
ス・コレクタ間を導通状態として、コレクタ電流
iCが流れる。フオトダイオードＤの発光が停止す
ると、蓄積電荷が少なくなり、フオトトランジス
タＴのコレクタ・ベース間は遮断状態となり、コ
レクタ電流iCはなくなる。
このとき、抵抗R1が接続されていると、蓄積
電荷はこの抵抗R1を介して放電されるので、発
光が消滅してからコレクタ電流iCがなくなるまで
の時間を短くすることができる。しかし、この抵
抗R1の値はこれを小さくすると、光により蓄積
電荷が生じなくなるのでかなり大きい値にしてお
く必要があり、この抵抗R1のみではフオトトラ
ンジスタＴの導通状態から遮断状態への遷移時間
を十分に短縮することができない。
電荷はこの抵抗R1を介して放電されるので、発
光が消滅してからコレクタ電流iCがなくなるまで
の時間を短くすることができる。しかし、この抵
抗R1の値はこれを小さくすると、光により蓄積
電荷が生じなくなるのでかなり大きい値にしてお
く必要があり、この抵抗R1のみではフオトトラ
ンジスタＴの導通状態から遮断状態への遷移時間
を十分に短縮することができない。
抵抗R2がフオトトランジスタＴのコレクタと
共通電位点Ｅとの間に接続されていると、フオト
ダイオードＤの発光が消滅したとき、フオトトラ
ンジスタＴのベース・コレクタ間接合部に蓄積さ
れていた電荷の一部は、この抵抗R2を介して放
電する。すなわち、フオトダイオードＤの発光が
停止すると、新たな少数キヤリアの発生がなくな
るので、接合部の蓄積電荷が減少しはじめ、コレ
クタ電流が減少しはじめる。このときコレクタ電
圧は上昇をはじめるが、抵抗R2がなければ、コ
レクタ電圧は電源電圧V1に向う。しかし、抵抗
R2があるため、コレクタ電圧の急上昇が押えら
れて、電圧 V1×R2／R1＋R2 に向けて上昇するとともに、ベース・コレクタ
接合部にある蓄積電荷は、抵抗R2を介して放電
され、ベース・コレクタ間は遮断状態に向う。
共通電位点Ｅとの間に接続されていると、フオト
ダイオードＤの発光が消滅したとき、フオトトラ
ンジスタＴのベース・コレクタ間接合部に蓄積さ
れていた電荷の一部は、この抵抗R2を介して放
電する。すなわち、フオトダイオードＤの発光が
停止すると、新たな少数キヤリアの発生がなくな
るので、接合部の蓄積電荷が減少しはじめ、コレ
クタ電流が減少しはじめる。このときコレクタ電
圧は上昇をはじめるが、抵抗R2がなければ、コ
レクタ電圧は電源電圧V1に向う。しかし、抵抗
R2があるため、コレクタ電圧の急上昇が押えら
れて、電圧 V1×R2／R1＋R2 に向けて上昇するとともに、ベース・コレクタ
接合部にある蓄積電荷は、抵抗R2を介して放電
され、ベース・コレクタ間は遮断状態に向う。
ここで、フオトトランジスタＴが導通状態のと
き、コレクタ電流iCを供給する電源電流ISは、 IS＝V1／RD−（１／RD−１／R2） （VCE＋VBE） である。コレクタ電流iCには、ベース電流によ
り制限を受ける最大値iCnaxがあるので、 iC≦IS≦iCnax なる制限条件がある。この制限条件の満足する
ように、各パラメタを選ぶことがよい。
き、コレクタ電流iCを供給する電源電流ISは、 IS＝V1／RD−（１／RD−１／R2） （VCE＋VBE） である。コレクタ電流iCには、ベース電流によ
り制限を受ける最大値iCnaxがあるので、 iC≦IS≦iCnax なる制限条件がある。この制限条件の満足する
ように、各パラメタを選ぶことがよい。
第２図はこの動作を示すタイムチヤートであ
る。入力端子I1，I2の電圧により、フオトダイオ
ードＤの電流iDの電流iDに従いフオトダイオード
Ｄが発光する。これによりフオトトランジスタＴ
のコレクタ電流iCが流れる。これによりトランジ
スタＱが導通して、出力電圧V0が変化する。電
流iFが停止すると発光は停止する。このとき、抵
抗R2がない状態では、コレクタ電流iCは２図の破
線のようにゆるやかに降下するが、抵抗R2が接
続されていると、コレクタ電流iCは実線のように
急速に降下する。
る。入力端子I1，I2の電圧により、フオトダイオ
ードＤの電流iDの電流iDに従いフオトダイオード
Ｄが発光する。これによりフオトトランジスタＴ
のコレクタ電流iCが流れる。これによりトランジ
スタＱが導通して、出力電圧V0が変化する。電
流iFが停止すると発光は停止する。このとき、抵
抗R2がない状態では、コレクタ電流iCは２図の破
線のようにゆるやかに降下するが、抵抗R2が接
続されていると、コレクタ電流iCは実線のように
急速に降下する。
したがつて、入力端子I1，I2に与えられた入力
信号のパルス幅t0は、出力信号V0のパルス幅t2の
ように正しく伝送されることになる。
信号のパルス幅t0は、出力信号V0のパルス幅t2の
ように正しく伝送されることになる。
以上述べたように、本考案によれば、フオトト
ランジスタの導通状態から遮断状態に遷移する時
間が短縮され、パルス幅を忠実に伝送することが
できるようなる。特に、この時間は温度の影響を
受け易いので、この時間が短縮されることにより
温度の影響が小さくなり、安定な特性のパルス伝
送回路が得られる効果が大きい。
ランジスタの導通状態から遮断状態に遷移する時
間が短縮され、パルス幅を忠実に伝送することが
できるようなる。特に、この時間は温度の影響を
受け易いので、この時間が短縮されることにより
温度の影響が小さくなり、安定な特性のパルス伝
送回路が得られる効果が大きい。
第１図は本考案実施例回路構成図。第２図は動
作説明用タイムチヤート。
作説明用タイムチヤート。
Claims (1)
- 【実用新案登録請求の範囲】 入力信号により駆動されるフオトダイオード
と、 このフオトダイオードの発光をベース領域に受
光しこの発光があるときにコレクタ・エミツタ間
が導状態となるフオトトランジスタと、 このフオトダイオードのコレクタにバイアス電
流を供給するバイアス回路と を備え、 このフオトトランジスタのエミツタとこのバイ
アス回路の共通電位点との間の電圧を出力信号と
するフオトカプラによるパルス伝送回路におい
て、 上記フオトトランジスタのベース・エミツタ間
に接続された蓄積電荷放電用の第一の抵抗回路
R1と、 上記フオトトランジスタのコレクタと上記共通
電位点との間に接続された蓄積電荷放電用の第二
の抵抗回路R2と を備えたことを特徴とするフオトカプラによるパ
ルス伝送回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982045312U JPS58166146U (ja) | 1982-03-29 | 1982-03-29 | フオトカプラによるパルス伝送回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982045312U JPS58166146U (ja) | 1982-03-29 | 1982-03-29 | フオトカプラによるパルス伝送回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58166146U JPS58166146U (ja) | 1983-11-05 |
| JPH039394Y2 true JPH039394Y2 (ja) | 1991-03-08 |
Family
ID=30056338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1982045312U Granted JPS58166146U (ja) | 1982-03-29 | 1982-03-29 | フオトカプラによるパルス伝送回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58166146U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101622017B1 (ko) * | 2014-01-20 | 2016-05-17 | 엘에스산전 주식회사 | 인버터의 단자 회로 |
-
1982
- 1982-03-29 JP JP1982045312U patent/JPS58166146U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58166146U (ja) | 1983-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0454500B1 (en) | Battery charger | |
| CN109309989B (zh) | 一种多合一调光信号处理电路 | |
| EP0840467B1 (en) | Light emitting device drive circuit | |
| US4698527A (en) | TTL-ECL level converter operable with small time delay by controlling saturation | |
| JPH039394Y2 (ja) | ||
| JPS6152997B2 (ja) | ||
| JPH039393Y2 (ja) | ||
| JP4606561B2 (ja) | インターフェース回路 | |
| JPH07298605A (ja) | 光結合素子 | |
| JP3181770B2 (ja) | 発光ダイオード駆動回路 | |
| US5134304A (en) | Light projecting circuit in a photoelectric switch | |
| JPS59139B2 (ja) | 発光ダイオ−ドの駆動回路 | |
| CN215452912U (zh) | 一种基于光耦的高速非线性电路 | |
| JPS5840414Y2 (ja) | 初期セツトパルス発生回路 | |
| JPH05335616A (ja) | 高速応答フォトカプラ | |
| JP3380308B2 (ja) | 光半導体リレー装置 | |
| JPH01298774A (ja) | 発光ダイオード駆動回路 | |
| SU743201A1 (ru) | Устройство дл установки логических элементов в исходное состо ние | |
| KR890004481B1 (ko) | 발광소자 구동회로 | |
| JPS5829635Y2 (ja) | 同期発振回路 | |
| JPH0832525A (ja) | 光受信回路 | |
| JP2570480B2 (ja) | レベル変換回路 | |
| JPS5821234Y2 (ja) | タンアンテイマルチバイブレ−タ | |
| JPS645384Y2 (ja) | ||
| JPS5928076B2 (ja) | レ−ザダイオ−ドのバイアス回路 |