JPH038362A - Semiconductor device and semiconductor package used therefor - Google Patents
Semiconductor device and semiconductor package used thereforInfo
- Publication number
- JPH038362A JPH038362A JP14351089A JP14351089A JPH038362A JP H038362 A JPH038362 A JP H038362A JP 14351089 A JP14351089 A JP 14351089A JP 14351089 A JP14351089 A JP 14351089A JP H038362 A JPH038362 A JP H038362A
- Authority
- JP
- Japan
- Prior art keywords
- base
- lead frame
- frame
- line
- cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 239000011521 glass Substances 0.000 claims abstract description 21
- 239000007769 metal material Substances 0.000 claims abstract description 13
- 238000002844 melting Methods 0.000 abstract description 11
- 230000008018 melting Effects 0.000 abstract description 10
- 239000003990 capacitor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000010959 steel Substances 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
Landscapes
- Light Receiving Elements (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、サーディツプタイプの半導体装置及びこれに
用いる半導体パッケージに関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a cerdip type semiconductor device and a semiconductor package used therein.
（従来技術）
サーディツプタイプの半導体パッケージは、通常アルミ
ナセラミック製のベースにリードフレームをガラス溶着
してなるもので、ベースに半導体チップを接合し、ワイ
ヤボンディングした後、キャップにより気密封止される
。(Prior art) A cerdip type semiconductor package is usually made by glass-welding a lead frame to an alumina ceramic base. After a semiconductor chip is bonded to the base and wire bonded, it is hermetically sealed with a cap. Ru.
第３図は従来のグツドタイプのリードを有するサーディ
ツプタイプの半導体装置である６図で１はベース、２は
リードフレーム、３はキャップであり、ベース１および
キャップ３はともにアルミナセラミック製である。４は
ウィンドフレームで、リードフレーム２とキャップ３と
の間に設けられる。ウィンドフレーム４もアルミナセラ
ミック製である。５は低融点の結晶化ガラスであって、
ベース１とリードフレーム２、リードフレーム２とウィ
ンドフレーム４とを溶着している。６はウィンドフレー
ム４およびキャップ３との間を封止する低融点の非晶質
ガラスである。Fig. 3 shows a conventional cerdip type semiconductor device having good type leads. In Fig. 6, 1 is a base, 2 is a lead frame, and 3 is a cap. Both the base 1 and the cap 3 are made of alumina ceramic. . A wind frame 4 is provided between the lead frame 2 and the cap 3. The wind frame 4 is also made of alumina ceramic. 5 is a low melting point crystallized glass,
A base 1 and a lead frame 2, and a lead frame 2 and a wind frame 4 are welded together. 6 is a low melting point amorphous glass that seals between the wind frame 4 and the cap 3.
半導体チップ７はベース１に設けられたメタライズ層８
に接合されてワイヤボンディングされた後にキャップに
より封止されるから、キャップ封止の際には結晶化ガラ
スよりも低融点の非晶質ガラス６が用いられる。The semiconductor chip 7 has a metallized layer 8 provided on the base 1.
Since the amorphous glass 6 having a lower melting point than crystallized glass is used for sealing the cap, amorphous glass 6 having a lower melting point than crystallized glass is used for sealing the cap.
なお、上記のウィンドフレーム４は結晶化ガラス５より
も低融点の非晶質ガラス６を用いてキャップ封止するた
めと、パッケージの強度を保持するために設けられてい
る。また、ウィンドフレーム４を用いないで低融点の非
晶質ガラス６によりキャップ封止するパッケージもある
。The above-mentioned wind frame 4 is provided to seal the cap using amorphous glass 6 having a lower melting point than crystallized glass 5 and to maintain the strength of the package. There is also a package that is cap-sealed with low melting point amorphous glass 6 without using the wind frame 4.
（発明が解決しようとする課題）
ところで、半導体装置においては搭載される半導体チッ
プが高集積化することによる多ビン化と、電気的特性と
しての信号伝播の高速化が要求されている。これに対し
、従来の半導体パッケージおよび半導体装置は多ピン化
および高速化に対して十分に対処されているとはいい這
い、従来の半導体パッケージでは、信号線路間のクロス
トークや電源線路ノイズを低減させる予防処置が十分に
なされておらず、このため高周波信号に対してノイズ等
の影響が大きく作用しゃすい構成となっているからであ
る。(Problems to be Solved by the Invention) Incidentally, semiconductor devices are required to have a larger number of bins due to higher integration of semiconductor chips mounted thereon, and to increase the speed of signal propagation as an electrical characteristic. On the other hand, although conventional semiconductor packages and semiconductor devices have not sufficiently addressed the issue of increased pin counts and higher speeds, conventional semiconductor packages reduce crosstalk between signal lines and power supply line noise. This is because sufficient preventive measures have not been taken to prevent this, and as a result, the configuration is such that high-frequency signals are easily influenced by noise and the like.
そこで、本発明はこれら問題点に鑑みてなされたもので
あり、その目的とするところは、サーディツプタイプの
半導体パッケージで、さらに多ビン化が可能であるとと
もに、信号伝播の高速化にも効果的に対応することので
きる半導体パッケージ及びこの半導体パッケージを用い
た半導体装置を提供しようとするものである。The present invention has been made in view of these problems, and its purpose is to provide a cerdip type semiconductor package that is capable of increasing the number of bins and also speeding up signal propagation. It is an object of the present invention to provide a semiconductor package that can effectively cope with the above problems and a semiconductor device using this semiconductor package.
（課題を解決するための手段） 本発明は上記目的を達成するため次の構成をそなえる。(Means for solving problems) The present invention has the following configuration to achieve the above object.
すなおち、半導体チップを接合するベースにリードフレ
ームをガラス溶着したサーディツプタイプの半導体パッ
ケージにおいて、前記ベースを金属材によって形成し、
ベースをリードフレームのグランド線路に接続したこと
を特徴とする。半導体チップを接合するベースにリード
フレームをガラス溶着し、リードフレームにウィンドフ
レームをガラス溶着した半導体パッケージにおいて、前
記ベースおよびウィンドフレームを金属材によって形成
し、ベースをリードフレームのグランド線路に接続する
とともに、ウィンドフレームをリードフレームの電源線
路に接続したことを特徴とする。前記半導体パッケージ
に半導体チップを搭載してキャップにより気密封止する
半導体装置において、キャップを金属材によって形成し
、キャップとベースとをリードフレームのグランド線路
に接続したことを特徴とする。Specifically, in a cerdip type semiconductor package in which a lead frame is glass-welded to a base to which a semiconductor chip is bonded, the base is formed of a metal material,
The feature is that the base is connected to the ground line of the lead frame. In a semiconductor package in which a lead frame is glass welded to a base to which a semiconductor chip is bonded, and a wind frame is glass welded to the lead frame, the base and the wind frame are formed of a metal material, the base is connected to a ground line of the lead frame, and , the wind frame is connected to the power supply line of the lead frame. The semiconductor device in which a semiconductor chip is mounted on the semiconductor package and hermetically sealed with a cap is characterized in that the cap is formed of a metal material, and the cap and base are connected to a ground line of a lead frame.
（作用）
ベース、あるいはベースとキャップとをグランド線路に
接続して接地電位とすることにより、信号線路に対する
ノイズあるいは信号線路間のクロストークを接地側に逃
がして、信号線路にノイズがはいることを防止する。ウ
ィンドフレームを電源線路とした場合は、リードフレー
ムの電源線路をウィンドフレームで代替でき、リードフ
レームの電源線路を減少させることができる。(Function) By connecting the base or the base and the cap to the ground line and setting it to the ground potential, noise to the signal line or crosstalk between the signal lines is released to the ground side, and noise is introduced into the signal line. prevent. When the wind frame is used as the power line, the wind frame can replace the power line of the lead frame, and the number of power lines of the lead frame can be reduced.
（実施例）
以下本発明の好適な実施例を添付図面に基づいて詳細に
説明する。(Embodiments) Preferred embodiments of the present invention will be described in detail below with reference to the accompanying drawings.
第１図は本発明に係る半導体装置の一実施例を示す断面
図である０図で１０はベース、１２はウィンドフレーム
、１４はリードフレーム、１６はキャップである。ここ
で、ベース１０およびウィンドフレーム１２およびキャ
ップ１６は、いずれも金属材、たとえば鉄−ニッケル合
金、によって形成する。ウィンドフレーム１２は半導体
チップ搭載部を取り囲むように方形の枠体状に形成され
る。FIG. 1 is a cross-sectional view showing an embodiment of a semiconductor device according to the present invention. In FIG. 1, 10 is a base, 12 is a wind frame, 14 is a lead frame, and 16 is a cap. Here, the base 10, the wind frame 12, and the cap 16 are all formed of a metal material, such as an iron-nickel alloy. The window frame 12 is formed into a rectangular frame shape so as to surround the semiconductor chip mounting section.
ベース１０とウィンドフレーム１２との間、およびウィ
ンドフレーム１２とリードフレーム１４との間は低融点
の結晶化ガラス１８によって溶着し、リードフレーム１
４とキャップ１６との間は低融点の非晶質ガラス２０に
よって溶着する。The base 10 and the wind frame 12 and the wind frame 12 and the lead frame 14 are welded by low melting point crystallized glass 18.
4 and the cap 16 are welded together by amorphous glass 20 having a low melting point.
２２はベース１０とリードフレーム１４のグランド線路
とを接続するグランド接続線路で、これによってベース
１０は接地電位に維持される。Reference numeral 22 denotes a ground connection line that connects the base 10 and the ground line of the lead frame 14, whereby the base 10 is maintained at the ground potential.
２４はウィンドフレーム１２とリードフレーム１４の電
源線路とを接続する電源接続線路である。Reference numeral 24 denotes a power supply connection line that connects the wind frame 12 and the power supply line of the lead frame 14.
これによって、ウィンドフレーム１２は電源線路として
機能する。Thereby, the wind frame 12 functions as a power supply line.
２６はベース１０に接合した半導体チップで、２８はリ
ードフレーム１４およびウィンドフレーム１２と半導体
チップ２６とをボンディングするワイヤである。26 is a semiconductor chip bonded to the base 10, and 28 is a wire for bonding the semiconductor chip 26 to the lead frame 14 and the wind frame 12.
上記構成により、半導体チップ２６を電源線路と接続す
る場合はウィンドフレーム１２とワイヤボンディングす
ればよいから、リードフレーム１４と半導体チップ２６
との間は信号線路だけに用いることができる０通常のリ
ードフレームでは電源線路が、全リード中の２０％程度
を占めているから、この電源線路に使用していたリード
を信号線路に利用することによって、リードフレーム１
４のリードをより多ピン化のために効果的に利用するこ
とができる。With the above configuration, when connecting the semiconductor chip 26 to the power supply line, wire bonding to the wind frame 12 is sufficient.
The area between the two can be used only as a signal line.0 In a normal lead frame, the power line accounts for about 20% of the total leads, so the lead used for this power line can be used for the signal line. By this, lead frame 1
4 leads can be effectively used to increase the number of pins.
第１図に示す実施例では、ウィンドフレーム１２をベー
ス１０とリードフレーム１４との間に配置したが、第２
図に示すようにリードフレーム１４とキャップ１６との
間に配置してもよい、この例でも、他の各部の構成は上
記実施例とまったく同様である。In the embodiment shown in FIG. 1, the wind frame 12 is arranged between the base 10 and the lead frame 14, but the second
As shown in the figure, it may be arranged between the lead frame 14 and the cap 16. In this example as well, the configuration of the other parts is exactly the same as in the above embodiment.
この第２図に示す例では、半導体チップ２６とリードフ
レーム１４とのボンディング距離が上記例にくらべて短
くなっているが、半導体装置自体の作用は同様であるか
ら、半導体チップ２６の厚さやウィンドフレーム１２の
肉厚等を考慮してどちらのタイプを選んでもよい。In the example shown in FIG. 2, the bonding distance between the semiconductor chip 26 and the lead frame 14 is shorter than in the above example, but since the operation of the semiconductor device itself is the same, the thickness of the semiconductor chip 26 and the window Either type may be selected in consideration of the wall thickness of the frame 12, etc.
上記各実施例では、ベース１０をいずれも接地電位にし
ているが、このようにベース１０を接地させた場合には
、信号線路間のクロストークや電源線路のノイズを接地
側に逃がすことができ、信号にノイズがはいり込む等の
影響を効果的に防止することができるという利点がある
。上記例で、さらにベース１０とキャップ１６とをグラ
ンド接続線路２２により導通させて、ベース１０とキャ
ップ１６とを接地電位にすると、さらにノイズを低減す
る効果が大きくなり、外部からのノイズに対するシール
ド効果が発揮できてパッケージ全体として信号伝播の高
速化にきわめて有効である。In each of the above embodiments, the bases 10 are all set to the ground potential, but when the bases 10 are grounded in this way, crosstalk between signal lines and noise from the power line can be released to the ground side. This has the advantage that it is possible to effectively prevent the influence of noise from entering the signal. In the above example, if the base 10 and the cap 16 are further connected to each other by the ground connection line 22 to bring the base 10 and the cap 16 to the ground potential, the effect of reducing noise will be further increased, and the shielding effect against external noise will be increased. The package as a whole is extremely effective in speeding up signal propagation.
また、上記のようにリードフレーム１４と電源線路とし
て作用するウィンドフレーム１２とを別に設けておくと
、信号線路と電源線路とを離間して設けることが可能と
なって、電源線路のノイズの信号線路に対する影響をよ
り少なくすることが可能となる。Furthermore, by separately providing the lead frame 14 and the wind frame 12 that acts as a power supply line as described above, it becomes possible to provide the signal line and the power supply line apart from each other, thereby reducing the noise signal of the power supply line. It becomes possible to further reduce the influence on the railway line.
なお、電子装置が高速化すると、電源線路のインダクタ
ンスによって電源の０Ｎ−ＯＦＦの際に電位の降下が大
きくあられれ、電源電位に影響を与えて誤動作させる可
能性があるが、この問題も上記実施例の構成をとること
により解消させることが可能である。すなわち、第１図
で、信号線路であるリードフレーム１４と電源線路であ
るウィンドフレーム１２との間にエポキシゴム等の低誘
電率の絶縁層を設け、ウィンドフレーム１２とベース１
０との間にはチタン酸バリウム等の高誘電率の絶縁層を
設ける。これにより、信号線路と電源線路との間で、電
源線路の電位降下による影響を信号線路に及ぼさないよ
うにすることができ、また、電源線路とベースとの間は
コンデンサー的に作用して、電位降下あるいは過大電位
となったーにコンデンサー成分で補完することができる
からである。従来、パッケージ外部の基板には電源線路
にデカップリングコンデンサーを設けているが、このよ
うにパッケージ内部にコンデンサー機能を持たせること
により、パッケージ内部での電源電位の保持が効果的に
行える。Note that as electronic devices become faster, the inductance of the power line causes a large drop in potential when the power is turned on and off, which may affect the power supply potential and cause malfunctions. This problem can be solved by adopting the example configuration. That is, in FIG. 1, an insulating layer with a low dielectric constant such as epoxy rubber is provided between the lead frame 14 which is a signal line and the wind frame 12 which is a power line, and the wind frame 12 and the base 1 are
0, an insulating layer having a high dielectric constant such as barium titanate is provided. As a result, it is possible to prevent the signal line from being affected by the potential drop in the power line between the signal line and the power line, and also to act like a capacitor between the power line and the base. This is because the capacitor component can compensate for potential drops or excessive potentials. Conventionally, a decoupling capacitor is provided on the power line on the board outside the package, but by providing a capacitor function inside the package in this way, the power supply potential can be effectively maintained inside the package.
また、上記のようにベース１０の素材として金属材を用
いることにより、金属材が熱放散性に優れることから、
半導体チップから発生する熱を効果的に放散させること
ができる。たとえば、ベースとして熱放散性に優れた鋼
材を用いることによって、好適な熱放散性を有するパッ
ケージが得られる。鋼材をベースに用いる場合は、鉄系
全屈をクラッドあるいはろう付は等して、低融点ガラス
との溶着を可能にする。Furthermore, by using a metal material as the material for the base 10 as described above, since the metal material has excellent heat dissipation properties,
Heat generated from the semiconductor chip can be effectively dissipated. For example, by using a steel material with excellent heat dissipation properties as the base, a package with suitable heat dissipation properties can be obtained. When steel is used as the base, cladding or brazing is performed on the iron-based material to enable welding with low-melting glass.
上記の各実施例はいずれも、ウィンドフレームを備えた
半導体装置について説明したが、ウィンドフレームを備
えない半導体装置であっても、ベースを金属材によって
形成し、ベースを接地電位に保つことによって、信号線
路に対するノイズを低減させる効果を発揮させることが
できる。In each of the above embodiments, a semiconductor device equipped with a wind frame has been described. However, even in the case of a semiconductor device without a wind frame, by forming the base of a metal material and keeping the base at ground potential, It is possible to exhibit the effect of reducing noise on the signal line.
以上、本発明について好適な実施例を挙げて種々説明し
たが１本発明はこの実施例に限定されるものではなく、
発明の精神を逸脱しない範囲内で多くの改変を施し得る
のはもちろんのことである。The present invention has been variously explained above using preferred embodiments, but the present invention is not limited to these embodiments.
Of course, many modifications can be made without departing from the spirit of the invention.
（発明の効果）
上述したように、本発明に係る半導体装置によれば、ベ
ース、キャップおよびウィンドフレームを金属材によっ
て形成し、ベース、あるいはベースとキャップをグラン
ド線路に接続して接地電位にすることによって信号線路
間のクロストーク、信号線路に対するノイズを低減させ
ることができ。(Effects of the Invention) As described above, according to the semiconductor device according to the present invention, the base, the cap, and the wind frame are formed of a metal material, and the base or the base and the cap are connected to a ground line to be at a ground potential. By doing so, crosstalk between signal lines and noise on signal lines can be reduced.
信号伝播の高速化に好適に対応することができる。It is possible to suitably cope with increased speed of signal propagation.
また、ベースを金属材とすることによりベースからの熱
放散性を向上させることができる。またさらに、ウィン
ドフレームを電源線路として用いた場合はリードフレー
ムに占める電源線路を減らすことができて多ピン化に効
果的に対応することができる等の著効を奏する。Furthermore, by making the base a metal material, heat dissipation from the base can be improved. Furthermore, when a wind frame is used as a power supply line, the number of power supply lines occupying the lead frame can be reduced, and an increase in the number of pins can be effectively accommodated.
第１図は本発明に係る半導体装置の一実施例を示す断面
図、第２図は他の実施例を示す断面図、第３図は半導体
装置の従来例を示す断面図である。
１０・・・ベース、 １２・・・ウィンドフレーム、
１４・・・リードフレーム、１６・・・キャップ、
１８・・・結晶化ガラス。
２０・・・非晶質ガラス、 ２２・・・グランド接続線
路、２４・・・電源接辣線路、
２６・・・半導体チップ、２８・・・ワイヤ。FIG. 1 is a sectional view showing one embodiment of a semiconductor device according to the present invention, FIG. 2 is a sectional view showing another embodiment, and FIG. 3 is a sectional view showing a conventional example of the semiconductor device. 10...Base, 12...Wind frame,
14...Lead frame, 16...Cap,
18...Crystallized glass. 20...Amorphous glass, 22...Ground connection line, 24...Power supply connection line, 26...Semiconductor chip, 28...Wire.
Claims (1)
ガラス溶着したサーディップタイプの半導体パッケージ
において、 前記ベースを金属材によって形成し、ベー スをリードフレームのグランド線路に接続したことを特
徴とする半導体パッケージ。 ２、半導体チップを接合するベースにリードフレームを
ガラス溶着し、リードフレームにウインドフレームをガ
ラス溶着した半導体パッケージにおいて、 前記ベースおよびウインドフレームを金属 材によって形成し、ベースをリードフレームのグランド
線路に接続するとともに、ウインドフレームをリードフ
レームの電源線路に接続したことを特徴とする半導体パ
ッケージ。 ３、請求項１または２記載の半導体パッケージに半導体
チップを搭載してキャップにより気密封止する半導体装
置において、 キャップを金属材によって形成し、キャッ プとベースとをリードフレームのグランド線路に接続し
たことを特徴とする半導体装置。[Claims] 1. In a cerdip type semiconductor package in which a lead frame is glass-welded to a base to which a semiconductor chip is bonded, the base is formed of a metal material and the base is connected to a ground line of the lead frame. Characteristic semiconductor package. 2. In a semiconductor package in which a lead frame is glass welded to the base to which the semiconductor chip is bonded, and a wind frame is glass welded to the lead frame, the base and the wind frame are formed of a metal material, and the base is connected to the ground line of the lead frame. A semiconductor package characterized in that a wind frame is connected to a power supply line of a lead frame. 3. In the semiconductor device according to claim 1 or 2, in which a semiconductor chip is mounted on a semiconductor package and hermetically sealed with a cap, the cap is formed of a metal material, and the cap and the base are connected to the ground line of the lead frame. A semiconductor device characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14351089A JPH038362A (en) | 1989-06-06 | 1989-06-06 | Semiconductor device and semiconductor package used therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14351089A JPH038362A (en) | 1989-06-06 | 1989-06-06 | Semiconductor device and semiconductor package used therefor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH038362A true JPH038362A (en) | 1991-01-16 |
Family
ID=15340412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14351089A Pending JPH038362A (en) | 1989-06-06 | 1989-06-06 | Semiconductor device and semiconductor package used therefor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH038362A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5629559A (en) * | 1993-04-06 | 1997-05-13 | Tokuyama Corporation | Package for semiconductor device |
| EP0967390A2 (en) | 1998-05-27 | 1999-12-29 | Ngk Spark Plug Co., Ltd. | Sensor for detecting ignition current and ion current in ignition secondary circuit |
-
1989
- 1989-06-06 JP JP14351089A patent/JPH038362A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5629559A (en) * | 1993-04-06 | 1997-05-13 | Tokuyama Corporation | Package for semiconductor device |
| EP0967390A2 (en) | 1998-05-27 | 1999-12-29 | Ngk Spark Plug Co., Ltd. | Sensor for detecting ignition current and ion current in ignition secondary circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4410905A (en) | Power, ground and decoupling structure for chip carriers | |
| US5317107A (en) | Shielded stripline configuration semiconductor device and method for making the same | |
| US5229846A (en) | Semiconductor device having noise reducing die pads | |
| US5883428A (en) | Package for housing a semiconductor element | |
| JPH0137000B2 (en) | ||
| JP3357435B2 (en) | Semiconductor integrated circuit device | |
| US4646126A (en) | Semiconductor device | |
| JPH038362A (en) | Semiconductor device and semiconductor package used therefor | |
| KR950009625B1 (en) | Glass seals seramic package | |
| JPS58219757A (en) | Semiconductor device | |
| JPH0645401A (en) | Package for semiconductor device | |
| KR100635386B1 (en) | Semiconductor chip package with high speed signal processing | |
| JP2003289149A (en) | Light-receiving module | |
| JP2522182B2 (en) | Semiconductor device | |
| JPH0786495A (en) | Semiconductor device | |
| JPH0272654A (en) | Ic package and connecting structure thereof | |
| JPH077105A (en) | Semiconductor element and resin sealed semiconductor device | |
| JPH0752760B2 (en) | Package for semiconductor device | |
| JPH07183421A (en) | Semiconductor package | |
| JPH05114690A (en) | Semiconductor device | |
| JPS643060B2 (en) | ||
| JPH08139258A (en) | Semiconductor device | |
| JPH02210858A (en) | Semiconductor device | |
| JPH09252076A (en) | Ic and lead frame therefor | |
| JPH0799261A (en) | Semiconductor device |