JPH07183421A - Semiconductor package - Google Patents

Semiconductor package

Info

Publication number
JPH07183421A
JPH07183421A JP32555793A JP32555793A JPH07183421A JP H07183421 A JPH07183421 A JP H07183421A JP 32555793 A JP32555793 A JP 32555793A JP 32555793 A JP32555793 A JP 32555793A JP H07183421 A JPH07183421 A JP H07183421A
Authority
JP
Japan
Prior art keywords
lead frame
sealing material
semiconductor package
package
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP32555793A
Other languages
Japanese (ja)
Inventor
Mitsuyoshi Endo
光芳 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP32555793A priority Critical patent/JPH07183421A/en
Publication of JPH07183421A publication Critical patent/JPH07183421A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE:To especially improve the transmission characteristics (signal delay) of a high frequency signal, and remarkably decrease crosstalk noise or the like by using a package having a lead frame structure of low cost. CONSTITUTION:A semiconductor chip 2 is mounted in the cavity 1a or a ceramics substrate 1. A lead frame 6 wherein at least the surface of a wiring part is covered with an insulating layer 5 is bonded to the semiconductor mounting surface side of the ceramics substrate 1, with conductive sealing material 4 which is electrically connected with a reference voltage like a ground voltage, a power supply voltage, etc. The semiconductor chip 2 and the lead frame 6 are electrically connected through bonding wires 7.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、セラミックス基体を用
いた半導体パッケージに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package using a ceramic substrate.

【0002】[0002]

【従来の技術】一般に、半導体チップのパッケージに
は、プラスチックパッケージ、メタルパッケージ、セラ
ミックパッケージが使用されている。これらのうち、特
にセラミックパッケージは、LSIを気密封止する際の
信頼性が高く、優れた耐湿性や放熱性を有するため、コ
ンピュータの演算部に用いるCMOSゲートアレイやE
CLゲートアレイ等のパッケージングに使用されてい
る。
2. Description of the Related Art Generally, as a semiconductor chip package, a plastic package, a metal package, or a ceramic package is used. Of these, particularly the ceramic package has high reliability in hermetically sealing the LSI, and has excellent moisture resistance and heat dissipation, so that a CMOS gate array or E
It is used for packaging CL gate arrays.

【0003】上述したセラミックパッケージの構造とし
ては、リードフレームを用いたDIP(デュアルインラ
インパッケージ)、QFP(クァドフラッドパッケー
ジ)や、リードピンを用いたPGA(ピングリッドアレ
イ)、入出力用のランドを用いたLGA(ランドグリッ
ドアレイ)等が知られている。これらのうち、リードフ
レームを用いたパッケージは、構造が簡単で、安価に作
製できることから、各種の半導体チップに広く使用され
ている。特に、QFPは入出力信号数の増加にも対応で
き、表面実装タイプであること等から多用されている。
The structure of the above-mentioned ceramic package includes a DIP (dual inline package) using a lead frame, a QFP (quad flood package), a PGA (pin grid array) using lead pins, and an input / output land. The LGA (land grid array) used and the like are known. Among these, the package using the lead frame is widely used for various semiconductor chips because of its simple structure and low cost. In particular, the QFP is widely used because it can cope with an increase in the number of input / output signals and is a surface mount type.

【0004】上記したセラミックパッケージのリードフ
レームとしては、一般に42wt%Ni-Feや29wt%Ni-16wt%Co-
Fe等の Fe-Ni系合金やCu-Cr-Zr等のCu系合金が用いられ
ており、このようなリードフレームの封着材としては、
封着用ガラスやエポキシ樹脂等の絶縁性封着材料が用い
られている。
The lead frame of the above-mentioned ceramic package is generally 42 wt% Ni-Fe or 29 wt% Ni-16 wt% Co-
Fe-Ni based alloys such as Fe and Cu-based alloys such as Cu-Cr-Zr are used, and as such a lead frame sealing material,
Insulating sealing materials such as sealing glass and epoxy resin are used.

【0005】ところで、最近の半導体チップでは、動作
速度の高速化を図るために、動作周波数(システムクロ
ック周波数)を高周波化する傾向が強く、クロストーク
ノイズによる問題が顕著になりつつある。上述した従来
のセラミックパッケージにおいては、リードフレーム中
の信号線間には絶縁性封着材料が介在するだけであり、
信号線間に電気容量が生じることから、クロストークノ
イズ等が発生しやすいという問題を有していた。
Meanwhile, in recent semiconductor chips, there is a strong tendency to increase the operating frequency (system clock frequency) in order to increase the operating speed, and the problem due to crosstalk noise is becoming more prominent. In the conventional ceramic package described above, the insulating sealing material is only interposed between the signal lines in the lead frame,
Since electric capacitance is generated between the signal lines, there is a problem that crosstalk noise or the like is likely to occur.

【0006】一方、信号遅延の対策としては、例えばセ
ラミックス基体側にグランドに電気的に接続したAl薄膜
等を設けることによって、リードフレーム中の信号線と
信号線との電気的な結合の減少を図ること等が試みられ
ているが、この方法ではリードフレームの一面のみしか
グランドと電気的に結合させることができないために十
分とは言えず、最近の高周波化された半導体チップへの
対応を図るために、信号線間の電気的容量をより一層低
めることが望まれている。
On the other hand, as a measure against the signal delay, for example, by providing an Al thin film or the like electrically connected to the ground on the ceramic substrate side, the electrical coupling between the signal lines in the lead frame is reduced. Although attempts have been made to achieve this, this method cannot be said to be sufficient because only one surface of the lead frame can be electrically coupled to the ground, and it is attempted to cope with recent high-frequency semiconductor chips. Therefore, it is desired to further reduce the electric capacitance between the signal lines.

【0007】[0007]

【発明が解決しようとする課題】上述したように、従来
のリードフレームを用いたセラミックパッケージ、特に
QFPは、構造が簡単で、安価に作製でき、かつ入出力
信号数の増加にもある程度まで対応可能である反面、リ
ードフレーム中の信号線間の電気的容量が大きく、特に
高周波領域ではクロストークノイズが顕著となり、また
信号線間に生じる電気容量に起因して、信号遅延等が大
きくなるという問題を有していた。
As described above, the conventional ceramic package using a lead frame, especially QFP, has a simple structure, can be manufactured at low cost, and can cope with an increase in the number of input / output signals to some extent. On the other hand, the electric capacitance between the signal lines in the lead frame is large, and the crosstalk noise becomes remarkable especially in the high frequency region, and the signal delay etc. becomes large due to the electric capacitance generated between the signal lines. Had a problem.

【0008】本発明は、このような課題に対処してなさ
れたもので、安価なリードフレーム構造のパッケージに
て、特に高周波領域でのクロストークノイズを改善する
と共に、信号遅延を改善した半導体パッケージを提供す
ることを目的としている。
The present invention has been made to solve the above problems, and is a semiconductor package having an inexpensive lead frame structure, in which crosstalk noise is improved especially in a high frequency region and signal delay is improved. Is intended to provide.

【0009】[0009]

【課題を解決するための手段】本発明の半導体パッケー
ジは、半導体チップが搭載されたセラミックス基体と、
前記セラミックス基体の前記半導体チップの搭載面側に
封着材を介して接合されたリードフレームと、前記半導
体チップとリードフレームとを電気的に接続する接続手
段とを具備する半導体パッケージにおいて、前記リード
フレームは、少なくとも配線部の表面が絶縁層により覆
われており、かつ、前記絶縁層の外側に、基準電位に電
気的に接続された導電性材料が配置されていることを特
徴としている。また、上記半導体パッケージにおいて、
前記導電性材料は、導電性を付与した前記封着材である
ことを特徴としている。
A semiconductor package according to the present invention comprises a ceramic substrate on which a semiconductor chip is mounted,
A semiconductor package comprising: a lead frame joined to a mounting surface side of the semiconductor chip of the ceramic substrate via a sealing material; and a connecting means for electrically connecting the semiconductor chip and the lead frame, The frame is characterized in that at least the surface of the wiring portion is covered with an insulating layer, and a conductive material electrically connected to a reference potential is arranged outside the insulating layer. In the above semiconductor package,
The conductive material is the sealing material having conductivity.

【0010】[0010]

【作用】本発明の半導体パッケージにおいては、リード
フレーム中の信号線を個々に絶縁層で覆うことにより、
リードフレーム間を電気的に絶縁していると共に、リー
ドフレーム間には電源電位やグランド電位等の基準電位
に接続した導電性材料を配置し、信号線間に電気容量が
生じることを防止しているため、動作周波数を高周波化
した半導体チップを搭載する場合においても、クロスト
ークノイズ等の発生を確実に防止することができ、また
信号遅延を小さくすることができる。これらによって、
高周波信号の通過特性を大幅に改善することが可能とな
る。
In the semiconductor package of the present invention, by individually covering the signal lines in the lead frame with the insulating layer,
The lead frames are electrically insulated, and a conductive material connected to a reference potential such as a power supply potential or a ground potential is placed between the lead frames to prevent an electric capacitance from being generated between the signal lines. Therefore, even when a semiconductor chip having a high operating frequency is mounted, it is possible to reliably prevent the occurrence of crosstalk noise and reduce the signal delay. By these,
It is possible to significantly improve the pass characteristic of a high frequency signal.

【0011】[0011]

【実施例】次に、本発明の実施例について図面を参照し
て説明する。
Embodiments of the present invention will now be described with reference to the drawings.

【0012】図1は、本発明を適用した一実施例による
半導体パッケージ(QFP)の概略構成を示す断面図で
ある。同図において、1は半導体チップ2の収容部とな
るキャビティ1aを有するセラミックス基体である。こ
のセラミックス基体1の材質としては、各種のセラミッ
クス焼結体を適用することが可能であるが、放熱性を考
慮して、高熱伝導性セラミックス焼結体、例えば窒化ア
ルミニウムを主成分とする焼結体を用いることが好まし
い。
FIG. 1 is a sectional view showing a schematic structure of a semiconductor package (QFP) according to an embodiment to which the present invention is applied. In the figure, reference numeral 1 is a ceramic substrate having a cavity 1a that serves as a housing portion for the semiconductor chip 2. As the material of the ceramic base 1, various ceramics sintered bodies can be applied, but in consideration of heat dissipation, a high thermal conductivity ceramics sintered body, for example, a sintered body containing aluminum nitride as a main component. It is preferable to use the body.

【0013】上記セラミックス基体1のキャビティ1a
内には、チップ搭載部3が設けられており、このチップ
搭載部3上に Ag-ポリイミド、 Ag-ガラス等のペースト
を用いて半導体チップ2が接合搭載されている。また、
上記セラミックス基体1の半導体チップ2の搭載面側、
すなわちセラミックス基体1の外縁側凸状端面1bに
は、導電性を有する封着材4により、表面に絶縁層5が
設けられたリードフレーム6が接合されている。リード
フレーム6と半導体チップ2の各電極とは、ボンディン
グワイヤ7によって電気的に接続されている。リードフ
レーム6の材質としては、42wt%Ni-Feや29wt%Ni-16wt%C
o-Fe等の Fe-Ni系合金やCu-Cr-Zr等のCu系合金等が用い
られ、高周波特性の向上を図る上では、非磁性のCu系合
金を用いることが好ましい。
Cavity 1a of the ceramic substrate 1
A chip mounting portion 3 is provided therein, and the semiconductor chip 2 is bonded and mounted on the chip mounting portion 3 using a paste such as Ag-polyimide or Ag-glass. Also,
The mounting surface side of the semiconductor substrate 2 of the ceramic substrate 1,
That is, a lead frame 6 having an insulating layer 5 on its surface is bonded to the outer edge-side convex end surface 1b of the ceramic substrate 1 by a conductive sealing material 4. The lead frame 6 and each electrode of the semiconductor chip 2 are electrically connected by a bonding wire 7. The material of the lead frame 6 is 42wt% Ni-Fe or 29wt% Ni-16wt% C
Fe-Ni-based alloys such as o-Fe and Cu-based alloys such as Cu-Cr-Zr are used. It is preferable to use non-magnetic Cu-based alloys in order to improve high frequency characteristics.

【0014】また、半導体チップ2が接合、搭載された
セラミックス基体1の下面側には、上記表面に絶縁層5
を有するリードフレーム6を介して、セラミックス封止
部材8が同様な導電性を有する封着材4により接合され
ており、半導体チップ2が気密封止されている。セラミ
ックス封止部材8の材質としては、各種のセラミックス
焼結体を適用することが可能であるが、放熱性を考慮し
て、窒化アルミニウムを主成分とする焼結体を用いるこ
とが好ましく、またムライト等も有効である。上述した
リードフレーム6は、図2に示すように、インナーリー
ド部(半導体パッケージ内部に存在する部分:配線部
等)の表面が、ワイヤボンディング部9を除いて、絶縁
層5により覆われており、各リード間(例えば6aと6
b間)が絶縁されている。上記絶縁層5は、アウターリ
ード部の一部まで延在していてもよい。ここで、リード
6a、6bは、信号線として機能するリードを示してお
り、これら信号線用リード6a、6bは、上記したよう
に絶縁層5により覆われている。このようなリードフレ
ーム6は、導電性を有する封着材4によりセラミックス
基体1に接合されており、この導電性封着材4は基準電
位に電気的に接続されている。
On the lower surface side of the ceramic substrate 1 on which the semiconductor chip 2 is bonded and mounted, the insulating layer 5 is formed on the surface.
The ceramics sealing member 8 is joined by the sealing material 4 having the same conductivity through the lead frame 6 having the above, and the semiconductor chip 2 is hermetically sealed. As the material of the ceramics sealing member 8, various ceramics sintered bodies can be applied, but in consideration of heat dissipation, it is preferable to use a sintered body containing aluminum nitride as a main component. Mullite is also effective. In the lead frame 6 described above, as shown in FIG. 2, the surface of the inner lead portion (portion existing inside the semiconductor package: wiring portion, etc.) is covered with the insulating layer 5 except for the wire bonding portion 9. , Between leads (for example, 6a and 6)
(b) is insulated. The insulating layer 5 may extend to a part of the outer lead portion. Here, the leads 6a and 6b indicate leads functioning as signal lines, and the signal line leads 6a and 6b are covered with the insulating layer 5 as described above. Such a lead frame 6 is joined to the ceramic substrate 1 by a conductive sealing material 4, and the conductive sealing material 4 is electrically connected to a reference potential.

【0015】この実施例の半導体パッケージにおいて
は、グランド用リード6cの表面には絶縁層を形成せ
ず、グランド用リード6cと導電性封着材料4とが直接
電気的に接続されるように構成している。導電性封着材
4を接続する基準電位としては、グランド電位に限ら
ず、定電位であればよく、電源電位に接続することも可
能であり、それぞれ同様な効果が得られる。なお、導電
性封着材4をグランド用リード6cに接続する場合に
は、電源用リードの表面には当然ながら絶縁層5を形成
しておくものとする。また、導電性封着材4を電気的に
2分し、一方はグランド電位に接続し、他方は電源電位
に接続する等の構成を採ることもできる。
In the semiconductor package of this embodiment, an insulating layer is not formed on the surface of the ground lead 6c, and the ground lead 6c and the conductive sealing material 4 are directly electrically connected. is doing. The reference potential for connecting the conductive sealing material 4 is not limited to the ground potential, but may be a constant potential, and it is also possible to connect to the power source potential, and similar effects can be obtained. When the conductive sealing material 4 is connected to the ground lead 6c, the insulating layer 5 is naturally formed on the surface of the power supply lead. In addition, the conductive sealing material 4 is electrically
It is also possible to adopt a configuration in which it is divided into two, one is connected to the ground potential and the other is connected to the power supply potential.

【0016】上記導電性封着材4としては、通常の封着
材料であるガラス系封着材料や樹脂系封着材料に、Agフ
ィラー等の導電性材料を添加したもの等を用いることが
できる。封着材4の種類は、上記したようにガラス系お
よび樹脂系のいずれでもよいが、例えばリードフレーム
6の材質としてCu系合金を用いる場合には、セラミック
ス基体1とCu合金系リードフレーム6との熱膨張係数の
差が大きいことから、その熱膨張差に起因する熱応力を
緩和するために、樹脂系封着材を用いることが好まし
い。
As the conductive sealing material 4, a glass-based sealing material or a resin-based sealing material, which is a normal sealing material, to which a conductive material such as Ag filler is added can be used. . The type of the sealing material 4 may be either glass-based or resin-based as described above. For example, when a Cu-based alloy is used as the material of the lead frame 6, the ceramic base 1 and the Cu alloy-based lead frame 6 are Since the difference in the coefficient of thermal expansion is large, it is preferable to use the resin-based sealing material in order to relieve the thermal stress caused by the difference in the coefficient of thermal expansion.

【0017】また、リードフレーム6表面を覆う絶縁層
5の材質としては、例えば導電性封着材4として樹脂系
封着材料を用いる場合には、同様な樹脂系絶縁材料を用
いることが好ましく、また導電性封着材4としてガラス
系封着材料を用いる場合には、例えば絶縁性酸化物層の
ようなガラスとのなじみ性が高い材料を用いることが好
ましい。これにより、気密封止性や信頼性の向上を図る
ことができる。樹脂系絶縁材料を用いた絶縁層5は、例
えばディッピング法やスプレー塗布法等を利用して、リ
ードフレーム6の必要表面に形成する。また、絶縁性酸
化物等からなる絶縁層5は、リードフレーム6に表面酸
化処理等を施すことによって形成することができる。
As the material of the insulating layer 5 covering the surface of the lead frame 6, for example, when a resin-based sealing material is used as the conductive sealing material 4, it is preferable to use the same resin-based insulating material. When a glass-based sealing material is used as the conductive sealing material 4, it is preferable to use a material having high compatibility with glass, such as an insulating oxide layer. As a result, it is possible to improve the hermetic sealing property and the reliability. The insulating layer 5 made of a resin-based insulating material is formed on the necessary surface of the lead frame 6 by using, for example, a dipping method or a spray coating method. The insulating layer 5 made of an insulating oxide or the like can be formed by subjecting the lead frame 6 to surface oxidation treatment or the like.

【0018】この実施例においては、リードフレーム6
としてCu-Cr-Zr系材料を用い、このCu-Cr-Zr系リードフ
レーム6のグランド用リード6cを除くリード(5a、
5b等)のインナーリード部表面(ワイヤボンディング
部9を除く)を、エポキシ樹脂でコーティングして絶縁
層5を形成した。そして、導電性封着材4としてAgフィ
ラーを添加したエポキシ樹脂を用いて、窒化アルミニウ
ム焼結体製セラミックス基体1に接合して、半導体パッ
ケージを構成した。なお、セラミックス封止部材8とし
ては、ムライト製の封止部材を用い、同様にAgフィラー
を添加したエポキシ樹脂を用いて接合した。
In this embodiment, the lead frame 6
A Cu-Cr-Zr-based material is used as the lead (5a, except for the ground lead 6c of the Cu-Cr-Zr-based lead frame 6).
The surface of the inner lead portion (excluding the wire bonding portion 9) of 5b) was coated with an epoxy resin to form the insulating layer 5. Then, an epoxy resin added with an Ag filler was used as the conductive sealing material 4 and was joined to the ceramic substrate 1 made of an aluminum nitride sintered body to form a semiconductor package. A mullite sealing member was used as the ceramics sealing member 8, and the epoxy resin containing Ag filler was also used for bonding.

【0019】このようにして構成した半導体パッケージ
を用いて、信号の通過特性とクロストークノイズを評価
した。また、本発明との比較として、リードフレームの
表面に絶縁層を形成することなく、通常の絶縁性封着材
(エポキシ樹脂)で窒化アルミニウム焼結体製セラミッ
クス基体に接合することによって、半導体パッケージを
作製した。なお、リードフレームや封止部材の構成材料
等は、上記実施例と同様とした。
Using the semiconductor package thus constructed, the signal passing characteristics and crosstalk noise were evaluated. Further, as a comparison with the present invention, a semiconductor package is formed by joining an aluminum nitride sintered body ceramic base with a normal insulating sealing material (epoxy resin) without forming an insulating layer on the surface of the lead frame. Was produced. In addition, the constituent materials and the like of the lead frame and the sealing member were the same as those in the above-mentioned embodiment.

【0020】半導体パッケージの信号通過特性は、300k
Hzから6GHzまでの帯域幅を持つネットワークアナライザ
(HP8753C) を使用して測定した。また、クロストークノ
イズは、パルスジェネレータとディジタルスコープによ
り評価した。その結果、信号の通過特性に関しては、比
較例の半導体パッケージに比べて実施例の半導体パッケ
ージでは、約 3倍の高周波波形を通すことができた。ま
た、クロストークノイズについては約1/10とすることが
できた。
The signal transmission characteristic of the semiconductor package is 300 k
Network analyzer with bandwidth from Hz to 6 GHz
(HP8753C) was used for measurement. Crosstalk noise was evaluated using a pulse generator and digital scope. As a result, regarding the signal passage characteristics, the semiconductor package of the example was able to pass a high-frequency waveform about three times as high as that of the semiconductor package of the comparative example. The crosstalk noise was reduced to about 1/10.

【0021】また、上記実施例の半導体パッケージにお
いて、導電性封着材4を接続する基準電位を、グランド
電位から電源電位に変更する以外は、同様に構成した半
導体パッケージについても、同様な特性評価を行ったと
ころ、上記導電性封着材4をグランド電位に接続した半
導体パッケージと同様な結果が得られた。
In addition, in the semiconductor package of the above-mentioned embodiment, the same characteristic evaluation is performed for the semiconductor package having the same configuration except that the reference potential for connecting the conductive sealing material 4 is changed from the ground potential to the power source potential. Then, the same result as that of the semiconductor package in which the conductive sealing material 4 was connected to the ground potential was obtained.

【0022】上述した実施例の半導体パッケージにおい
ては、信号線用リード6a、6b間に電源電位やグラン
ド電位等の基準電位に接続した導電性封止材4が配置さ
れているため、信号線用リード6a、6b間に電気容量
が生じて電気的に結合されることがない。これにより、
動作周波数を高周波化した半導体チップ2が搭載される
場合においても、クロストークノイズ等の発生を確実に
防止することができ、また信号遅延を確実に抑制するこ
とができる。従って、高周波信号の通過特性を大幅に改
善することが可能となる。
In the semiconductor package of the above-described embodiment, the conductive sealing material 4 connected to the reference potential such as the power source potential or the ground potential is arranged between the signal line leads 6a and 6b. An electric capacitance is not generated between the leads 6a and 6b, so that they are not electrically coupled. This allows
Even when the semiconductor chip 2 having an increased operating frequency is mounted, it is possible to reliably prevent generation of crosstalk noise and the like, and it is possible to reliably suppress signal delay. Therefore, it becomes possible to significantly improve the passing characteristic of the high frequency signal.

【0023】このように、本発明の半導体パッケージに
おいては、パッケージ構造自体は簡易なリードフレーム
を用いた構造としているため、安価なリードフレーム構
造のパッケージにて、高周波信号の通過特性を大幅に改
善することができると共に、ノイズを低減することがで
き、高速動作型や高集積型の半導体素子2の動作特性の
信頼性を大幅に向上させることが可能となる。さらに、
セラミックス基体1として、熱伝導性に優れた窒化アル
ミニウム焼結体を用い、パッケージ構造をQFP構造と
することで、 100以上というような入出力信号数に対応
できると共に、パッケージとしての高放熱性化が達成で
き、半導体パッケージの信頼性の向上やパッケージ形状
の小形化を図ることが可能となる。
As described above, in the semiconductor package of the present invention, since the package structure itself is a structure using a simple lead frame, the pass characteristic of the high frequency signal is significantly improved in the inexpensive lead frame structure package. It is possible to reduce the noise, and it is possible to significantly improve the reliability of the operating characteristics of the high-speed operation type or highly integrated type semiconductor element 2. further,
By using an aluminum nitride sintered body with excellent thermal conductivity as the ceramic substrate 1 and using a QFP structure as the package structure, it is possible to handle an input / output signal number of 100 or more and to improve heat dissipation as a package. It is possible to improve the reliability of the semiconductor package and reduce the size of the package.

【0024】上記実施例においては、リードフレームと
セラミックス基体間の封着材、およびリードフレームと
セラミックス封止部材間の封着材の双方に、導電性封着
材を用いた例を示したが、これらの一方の封着材として
導電性封着材を用いた場合においても、同様な効果を得
ることができる。
In the above embodiment, an example in which the conductive sealing material is used as both the sealing material between the lead frame and the ceramic substrate and the sealing material between the lead frame and the ceramic sealing member is shown. Even when a conductive sealing material is used as one of these sealing materials, the same effect can be obtained.

【0025】なお、上記実施例においては、本発明をキ
ャビティダウン型の半導体パッケージに適用した例につ
いて説明したが、キャビティアップ型の半導体パッケー
ジにおいても同様な構成とすることで、同様な効果が得
られる。また、上記実施例では、絶縁層5の周囲に配置
する導電性材料として、導電性封着材4を用いたが、封
着材とは別個に導電性材料を配置することも可能であ
る。ただし、導電性封着材4を用いることによって、基
準電位との接続が容易となるという利点がある。
In the above embodiment, an example in which the present invention is applied to a cavity-down type semiconductor package has been described. However, the same effect can be obtained also in a cavity-up type semiconductor package. To be Further, in the above-mentioned embodiment, the conductive sealing material 4 is used as the conductive material arranged around the insulating layer 5, but the conductive material can be arranged separately from the sealing material. However, the use of the conductive sealing material 4 has an advantage that the connection with the reference potential is facilitated.

【0026】[0026]

【発明の効果】以上説明したように、本発明の半導体パ
ッケージによれば、特に高周波信号の信号遅延を改善す
ることができると共に、クロストークノイズ等を大幅に
低減することが可能となる。よって、例えば高速動作型
や高集積型の半導体チップを安定に動作動作させること
が可能な安価な半導体パッケージを提供することができ
る。
As described above, according to the semiconductor package of the present invention, it is possible to particularly improve the signal delay of the high frequency signal and to significantly reduce the crosstalk noise and the like. Therefore, for example, it is possible to provide an inexpensive semiconductor package capable of stably operating a high-speed operation type or highly integrated type semiconductor chip.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の一実施例による半導体パッケージの
概略構成を示す断面図である。
FIG. 1 is a sectional view showing a schematic configuration of a semiconductor package according to an embodiment of the present invention.

【図2】 図1に示す半導体パッケージの要部を拡大し
て示す断面図である。
FIG. 2 is an enlarged cross-sectional view showing a main part of the semiconductor package shown in FIG.

【符号の説明】[Explanation of symbols]

1……セラミックス基体 2……半導体チップ 4……導電性封着材 5……絶縁層 6……リードフレーム 6a、6b…信号線用リード 6c…グランド用リード 7……ボンディングワイヤ 8……セラミックス封止部材 1 ... Ceramic substrate 2 ... Semiconductor chip 4 ... Conductive sealing material 5 ... Insulating layer 6 ... Lead frame 6a, 6b ... Signal wire lead 6c ... Ground lead 7 ... Bonding wire 8 ... Ceramics Sealing member

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 半導体チップが搭載されたセラミックス
基体と、前記セラミックス基体の前記半導体チップの搭
載面側に封着材を介して接合されたリードフレームと、
前記半導体チップとリードフレームとを電気的に接続す
る接続手段とを具備する半導体パッケージにおいて、 前記リードフレームは、少なくとも配線部の表面が絶縁
層により覆われており、かつ、前記絶縁層の外側に、基
準電位に電気的に接続された導電性材料が配置されてい
ることを特徴とする半導体パッケージ。
1. A ceramic base on which a semiconductor chip is mounted, and a lead frame bonded to the mounting surface side of the semiconductor base of the ceramic base via a sealing material,
In a semiconductor package comprising a connecting means for electrically connecting the semiconductor chip and a lead frame, in the lead frame, at least a surface of a wiring portion is covered with an insulating layer, and the lead frame is provided outside the insulating layer. A semiconductor package, in which a conductive material electrically connected to a reference potential is arranged.
【請求項2】 請求項1記載の半導体パッケージにおい
て、 前記導電性材料は、導電性を付与した前記封着材である
ことを特徴とする半導体パッケージ。
2. The semiconductor package according to claim 1, wherein the conductive material is the sealing material having conductivity.
JP32555793A 1993-12-24 1993-12-24 Semiconductor package Withdrawn JPH07183421A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32555793A JPH07183421A (en) 1993-12-24 1993-12-24 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32555793A JPH07183421A (en) 1993-12-24 1993-12-24 Semiconductor package

Publications (1)

Publication Number Publication Date
JPH07183421A true JPH07183421A (en) 1995-07-21

Family

ID=18178231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32555793A Withdrawn JPH07183421A (en) 1993-12-24 1993-12-24 Semiconductor package

Country Status (1)

Country Link
JP (1) JPH07183421A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007043180A (en) * 2005-08-04 2007-02-15 Samsung Electronics Co Ltd Led package and manufacturing method thereof
JP2010153579A (en) * 2008-12-25 2010-07-08 Denso Corp Lead frame
CN106438500A (en) * 2015-08-06 2017-02-22 中国科学院声学研究所 Silencing device for intake port sound source of fan

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007043180A (en) * 2005-08-04 2007-02-15 Samsung Electronics Co Ltd Led package and manufacturing method thereof
JP2010153579A (en) * 2008-12-25 2010-07-08 Denso Corp Lead frame
CN106438500A (en) * 2015-08-06 2017-02-22 中国科学院声学研究所 Silencing device for intake port sound source of fan
CN106438500B (en) * 2015-08-06 2019-01-08 中国科学院声学研究所 A kind of silencing apparatus of the air inlet mouth source for blower

Similar Documents

Publication Publication Date Title
US5293301A (en) Semiconductor device and lead frame used therein
US7038312B2 (en) Die-up ball grid array package with attached stiffener ring
US5909058A (en) Semiconductor package and semiconductor mounting part
JP2978533B2 (en) Semiconductor integrated circuit device
JPH0878574A (en) Semiconductor device and manufacturing method thereof
JPH11154727A (en) Induction coil and integrated circuit semiconductor chip combined in single lead frame package and method for combining the same
JPH0350758A (en) Resin seal type semiconductor device
JPH10242360A (en) Semiconductor device
US6271583B1 (en) Semiconductor device having resin encapsulated package structure
US5331511A (en) Electrically and thermally enhanced integrated-circuit package
US20060125079A1 (en) High density package interconnect wire bond strip line and method therefor
JPH07183421A (en) Semiconductor package
KR100248035B1 (en) Semiconductor package
KR950009625B1 (en) Glass seals seramic package
JPH11168169A (en) Lead frame, semiconductor device using lead frame and manufacture thereof
JPH0645504A (en) Semiconductor device
JP3228625B2 (en) Semiconductor package
JPH0567697A (en) Resin sealed-type semiconductor device
JPH0974158A (en) Package for high-power hybrid integrated circuit
JP2990120B2 (en) Semiconductor device
JPH0945804A (en) Semiconductor package
JPH07183448A (en) Semiconductor package
JP2000349221A (en) Lead frame and semiconductor device using the same
JP2725317B2 (en) Resin-sealed semiconductor device
JP2001210769A (en) Semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010306