JPH11168169A - Lead frame, semiconductor device using lead frame and manufacture thereof - Google Patents

Lead frame, semiconductor device using lead frame and manufacture thereof

Info

Publication number
JPH11168169A
JPH11168169A JP9334658A JP33465897A JPH11168169A JP H11168169 A JPH11168169 A JP H11168169A JP 9334658 A JP9334658 A JP 9334658A JP 33465897 A JP33465897 A JP 33465897A JP H11168169 A JPH11168169 A JP H11168169A
Authority
JP
Japan
Prior art keywords
tab
semiconductor chip
lead
power supply
connection portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9334658A
Other languages
Japanese (ja)
Inventor
Toshiaki Okamoto
敏昭 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP9334658A priority Critical patent/JPH11168169A/en
Publication of JPH11168169A publication Critical patent/JPH11168169A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To eliminate the restriction on the pad layout of a semiconductor chip, which is mounted on the semiconductor device having a small tab structure. SOLUTION: Following parts are provided. A tab 1a mounts a semiconductor chip 2 and has the size of a chip mounting part 1b which is smaller than that of the semiconductor chip 2. A plurality of inner leads 1d are elongated and provided around the tab 1a. A tab-suspending lead 1c supports the tab 1a. A grounding connection part 3 is arranged between the semiconductor chip 2 and the inner lead 1d, when the semiconductor chip 2 is mounted on the tab 1a and electrically connected to a pad 2d for grounding the semiconductor chip 2 through wire bonding. A grounding connection part 3 comprises a plurality of outer leads linked to the inner leads 1d and is connected electrically to the suspending lead 1c and supported. As a result, the stabilization of the ground potential is improved.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、小タブ構造（タブの大きさを半導体チップ
の大きさより小さくした構造）のリードフレームおよび
それを用いた半導体装置ならびにその製造方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing technique, and more particularly, to a lead frame having a small tab structure (a structure in which the size of a tab is smaller than the size of a semiconductor chip), a semiconductor device using the same, and a method of manufacturing the same. About.

【０００２】[0002]

【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。2. Description of the Related Art The technology described below studies the present invention,
Upon completion, they were examined by the inventor, and the outline is as follows.

【０００３】半導体チップを搭載するタブを有したリー
ドフレームを用いかつ樹脂封止を行う半導体装置の一例
として、面実装形のＱＦＰ（Quad Flat Package)などが
ある。One example of a semiconductor device that uses a lead frame having a tab for mounting a semiconductor chip and performs resin sealing is a surface-mount type QFP (Quad Flat Package).

【０００４】ＱＦＰなどのタブを有する半導体装置で
は、そのタブ裏面においてタブと樹脂との間に剥離が発
生したり、タブ（金属）と樹脂との熱膨張係数の差によ
って樹脂にクラックが形成されることがある。In a semiconductor device having a tab such as a QFP, a separation occurs between the tab and the resin on the back surface of the tab, and cracks are formed in the resin due to a difference in thermal expansion coefficient between the tab (metal) and the resin. Sometimes.

【０００５】そこで、前記剥離やクラックを防ぐには、
タブとタブ裏面における樹脂との密着性の向上が考えら
れ、その具体的な対策として、タブの大きさを半導体チ
ップの大きさより小さくする小タブ構造の半導体装置が
挙げられる。Therefore, in order to prevent the peeling and cracking,
It is conceivable to improve the adhesion between the tab and the resin on the back surface of the tab, and as a specific measure there is a semiconductor device having a small tab structure in which the size of the tab is smaller than the size of the semiconductor chip.

【０００６】なお、小タブ構造のリードフレームおよび
それを用いた半導体装置については、例えば、特開平６
−２１６３０３号公報や特開平７−７１２４号公報に開
示されている。A lead frame having a small tab structure and a semiconductor device using the same are disclosed in, for example,
Japanese Patent Application Laid-Open No. 216303/1995 and Japanese Patent Application Laid-Open No. 7-7124 / 1995.

【０００７】[0007]

【発明が解決しようとする課題】ところが、前記した技
術において、小タブ構造の半導体装置の場合、前記剥離
やクラックについては効果が得られるものの、グランド
電位の安定化を図るために半導体チップのグランド電極
をフレーム側のグランドに接続する際には、半導体チッ
プの角部にグランド電極を配置し、このグランド電極と
タブ吊りリードとをワイヤボンディングによって接続し
ている。However, in the above-described technology, in the case of a semiconductor device having a small tab structure, although the effect of the peeling and cracking can be obtained, the grounding of the semiconductor chip is intended to stabilize the ground potential. When connecting the electrode to the ground on the frame side, a ground electrode is arranged at a corner of the semiconductor chip, and the ground electrode and the tab suspension lead are connected by wire bonding.

【０００８】つまり、半導体チップの表面電極において
グランド電極を角部に配置しなければならず、その結
果、半導体チップの表面電極のパッドレイアウトに制約
が設けられてしまうことが問題とされる。That is, the ground electrode must be arranged at the corner of the surface electrode of the semiconductor chip. As a result, there is a problem that the layout of the pad of the surface electrode of the semiconductor chip is restricted.

【０００９】本発明の目的は、半導体チップにおけるパ
ッドレイアウトの制約を無くす小タブ構造のリードフレ
ームおよびそれを用いた半導体装置ならびにその製造方
法を提供することにある。An object of the present invention is to provide a lead frame having a small tab structure, which eliminates restrictions on pad layout in a semiconductor chip, a semiconductor device using the same, and a method of manufacturing the same.

【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【００１１】[0011]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【００１２】すなわち、本発明によるリードフレーム
は、半導体チップを搭載しかつチップ搭載面の大きさが
前記半導体チップより小さいタブと、前記タブの周囲に
延在して設けられた複数のインナリードと、前記タブを
支持するタブ吊りリードと、前記半導体チップを前記タ
ブに搭載した際に前記半導体チップと前記インナリード
との間に配置されかつ前記半導体チップの表面電極とワ
イヤボンディングによって電気的に接続される電源接続
部とを有し、前記電源接続部が前記タブ吊りリードに支
持されているものである。That is, a lead frame according to the present invention includes a tab on which a semiconductor chip is mounted and a chip mounting surface is smaller than the semiconductor chip, and a plurality of inner leads extending around the tab. A tab suspension lead for supporting the tab, disposed between the semiconductor chip and the inner lead when the semiconductor chip is mounted on the tab, and electrically connected to a surface electrode of the semiconductor chip by wire bonding. And the power supply connection portion is supported by the tab suspension lead.

【００１３】これにより、小タブ構造のリードフレーム
を用いる際に半導体チップの表面電極におけるグランド
電極または高電位側の電源電極をいずれの位置に配置し
てもワイヤボンディングによって前記電源接続部と接続
することができるとともに、同じく前記電源接続部をグ
ランド用のインナリードまたは高電位側の電源用のイン
ナリードとワイヤボンディングによって接続することが
可能になる。Accordingly, when the lead frame having the small tab structure is used, the ground electrode or the power supply electrode on the high potential side of the surface electrode of the semiconductor chip is connected to the power supply connection portion by wire bonding regardless of the position. In addition, the power supply connection portion can be connected to the inner lead for ground or the inner lead for power supply on the high potential side by wire bonding.

【００１４】その結果、半導体チップの表面電極におい
てグランド電極または高電位側の電源電極を角部に配置
しなければならないというパッドレイアウト上の制約を
無くすことができる。As a result, it is possible to eliminate the restriction on the pad layout that the ground electrode or the power supply electrode on the high potential side needs to be arranged at the corner portion on the surface electrode of the semiconductor chip.

【００１５】したがって、小タブ構造による効果、すな
わち、耐クラック性や種々のチップサイズに対応できる
フレキシブル性を維持しつつ、半導体チップ上の任意の
箇所の表面電極におけるグランド接続または高電位側の
電源接続を行うことが可能になり、半導体チップの回路
設計におけるパッドレイアウトの自由度が増え、その結
果、前記回路設計の簡略化を図ることができる。Therefore, while maintaining the effect of the small tab structure, that is, the crack resistance and the flexibility to cope with various chip sizes, the ground connection or the power supply on the high potential side of the surface electrode at an arbitrary position on the semiconductor chip is maintained. The connection can be made, and the degree of freedom of the pad layout in the circuit design of the semiconductor chip is increased. As a result, the circuit design can be simplified.

【００１６】なお、本発明のリードフレームは、前記電
源接続部が基準電位を供給するグランド接続部であり、
かつ前記グランド接続部が前記タブ吊りリードに電気的
に接続された状態で前記タブ吊りリードに支持されてい
るものである。In the lead frame of the present invention, the power supply connection is a ground connection for supplying a reference potential.
Further, the ground connection portion is supported by the tab suspension lead while being electrically connected to the tab suspension lead.

【００１７】また、本発明の半導体装置は、半導体チッ
プより小さいチップ搭載面を備えかつこのチップ搭載面
に前記半導体チップを搭載したタブと、前記タブの周囲
に延在して設けられかつ前記半導体チップの表面電極と
ワイヤボンディングによって電気的に接続された複数の
インナリードと、前記半導体チップと前記インナリード
との間に配置されるとともに、前記タブを支持するタブ
吊りリードに支持されかつ前記半導体チップの表面電極
とワイヤボンディングによって電気的に接続された電源
接続部と、前記半導体チップを封止して形成した封止本
体部と、前記封止本体部から外方に突出したアウタリー
ドとを有するものである。Further, the semiconductor device according to the present invention has a chip mounting surface smaller than a semiconductor chip, and a tab having the semiconductor chip mounted on the chip mounting surface; A plurality of inner leads electrically connected to a surface electrode of the chip by wire bonding; and a plurality of inner leads arranged between the semiconductor chip and the inner leads, supported by tab suspension leads for supporting the tabs, and the semiconductor A power supply connection portion electrically connected to a surface electrode of the chip by wire bonding; a sealing body formed by sealing the semiconductor chip; and an outer lead projecting outward from the sealing body. Things.

【００１８】さらに、本発明の半導体装置の製造方法
は、半導体チップより小さいチップ搭載面を備えたタブ
およびこれの周囲に延在するインナリードと、前記タブ
を支持するタブ吊りリードに支持されかつ前記半導体チ
ップを前記タブに搭載した際に前記半導体チップと前記
インナリードとの間に配置される電源接続部とを設けた
前記リードフレームを準備する工程と、前記半導体チッ
プを前記タブの前記チップ搭載面に搭載する工程と、前
記半導体チップの表面電極と前記インナリードとをワイ
ヤボンディングによって電気的に接続する工程と、前記
半導体チップの表面電極と前記電源接続部とをワイヤボ
ンディングによって電気的に接続する工程と、前記半導
体チップとボンディングワイヤとを封止する工程と、前
記リードフレームの枠部とアウタリードとを分離して前
記アウタリードを所望形状に形成する工程とを有するも
のである。Further, according to the method of manufacturing a semiconductor device of the present invention, there is provided a tab having a chip mounting surface smaller than a semiconductor chip, an inner lead extending around the tab, and a tab suspension lead supporting the tab. Preparing the lead frame provided with a power supply connecting portion disposed between the semiconductor chip and the inner lead when the semiconductor chip is mounted on the tub; and A step of mounting on a mounting surface, a step of electrically connecting a surface electrode of the semiconductor chip and the inner lead by wire bonding, and a step of electrically connecting the surface electrode of the semiconductor chip and the power supply connection portion by wire bonding. A step of connecting, a step of sealing the semiconductor chip and the bonding wires, and a step of sealing the lead frame. By separating the parts and the outer leads and a step of forming the outer leads to the desired shape.

【００１９】[0019]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。Embodiments of the present invention will be described below in detail with reference to the drawings.

【００２０】図１は本発明によるリードフレームの構造
の実施の形態の一例を示す拡大部分平面図、図２は本発
明による半導体装置の構造の実施の形態の一例を示す断
面図、図３は本発明の半導体装置においてワイヤボンデ
ィング後の要部の構造の実施の形態の一例を半導体チッ
プを透過して示す拡大部分平面図である。FIG. 1 is an enlarged partial plan view showing an embodiment of the structure of the lead frame according to the present invention, FIG. 2 is a sectional view showing an embodiment of the structure of the semiconductor device according to the present invention, and FIG. FIG. 4 is an enlarged partial plan view showing an example of an embodiment of a main part structure after wire bonding in a semiconductor device of the present invention, through a semiconductor chip.

【００２１】図１に示す本実施の形態のリードフレーム
１は、図３に示すように、小タブ構造（タブ１ａの大き
さを半導体チップ２の大きさより小さくした構造）のも
のであり、スモールダイパッド（ＳＤＰ）フレームとも
呼ばれるものでもある。The lead frame 1 of the present embodiment shown in FIG. 1 has a small tab structure (a structure in which the size of the tab 1a is smaller than the size of the semiconductor chip 2) as shown in FIG. It is also called a die pad (SDP) frame.

【００２２】また、図２に示す本実施の形態の半導体装
置は、小タブ構造でかつ樹脂封止形のものであり、その
一例として、面実装形のＱＦＰ（Quad Flat Package)を
取り上げて説明する。The semiconductor device of the present embodiment shown in FIG. 2 has a small tab structure and is of a resin-sealed type. As an example, a surface-mounted QFP (Quad Flat Package) will be described. I do.

【００２３】したがって、図１に示すリードフレーム１
は、ＱＦＰに用いられるものである。Therefore, the lead frame 1 shown in FIG.
Are used for QFP.

【００２４】本実施の形態によるリードフレーム１の構
成は、半導体チップ２を搭載し、かつチップ搭載面１ｂ
の大きさが半導体チップ２より小さいタブ１ａ（ダイパ
ッドもしくはアイランドともいう）と、タブ１ａの周囲
に延在して設けられた複数のインナリード１ｄと、タブ
１ａを支持するタブ吊りリード１ｃと、半導体チップ２
をタブ１ａに搭載した際に半導体チップ２とインナリー
ド１ｄとの間に配置され、かつ半導体チップ２のパッド
（表面電極）２ｃとワイヤボンディングによって電気的
に接続される電源接続部と、各々のインナリード１ｄを
支持するとともに樹脂封止の際の樹脂４の流出を阻止す
るダムバー１ｇと、インナリード１ｄと連結して外部端
子となる複数のアウタリード１ｅと、アウタリード１ｅ
をその先端部で支持する枠部１ｆとからなり、前記電源
接続部がタブ吊りリード１ｃに支持されている。The structure of the lead frame 1 according to the present embodiment is such that the semiconductor chip 2 is mounted and the chip mounting surface 1b
A tab 1a (also referred to as a die pad or an island) smaller than the semiconductor chip 2, a plurality of inner leads 1d provided to extend around the tab 1a, and a tab suspension lead 1c supporting the tab 1a; Semiconductor chip 2
And a power supply connection portion which is arranged between the semiconductor chip 2 and the inner lead 1d when the semiconductor chip 2 is mounted on the tab 1a and is electrically connected to a pad (surface electrode) 2c of the semiconductor chip 2 by wire bonding. A dam bar 1g that supports the inner lead 1d and prevents the resin 4 from flowing out during resin sealing, a plurality of outer leads 1e that are connected to the inner lead 1d and serve as external terminals, and an outer lead 1e.
And a frame portion 1f that supports the power supply connection portion at the front end thereof, and the power supply connection portion is supported by the tab suspension lead 1c.

【００２５】なお、本実施の形態のリードフレーム１
は、前記電源接続部が基準電位を供給するグランド接続
部３（ここでは、０Ｖのアース用の接続部）の場合であ
り、かつグランド接続部３がタブ吊りリード１ｃに電気
的に接続された状態でこのタブ吊りリード１ｃに支持さ
れている。The lead frame 1 of the present embodiment
Is a case where the power supply connection portion is a ground connection portion 3 (here, a connection portion for grounding 0 V) for supplying a reference potential, and the ground connection portion 3 is electrically connected to the tab suspension lead 1c. In this state, it is supported by the tab suspension lead 1c.

【００２６】つまり、電源接続部であるグランド接続部
３は、タブ１ａに半導体チップ２を搭載してワイヤボン
ディングを行う際に、半導体チップ２のグランド用（ア
ース用）のパッド２ｄもしくはグランド用のインナリー
ド１ｈとワイヤボンディングによって電気的に接続する
ことにより、グランド電位の安定化の向上を図るもので
ある。That is, when the semiconductor chip 2 is mounted on the tab 1a and wire bonding is performed, the ground connection part 3 serving as a power supply connection part is connected to a ground (earth) pad 2d of the semiconductor chip 2 or a ground pad. By electrically connecting to the inner lead 1h by wire bonding, the stabilization of the ground potential is improved.

【００２７】したがって、グランド接続部３は、ワイヤ
ボンディングが行えるように半導体チップ２の周囲外方
に配置されるものである。Therefore, the ground connection portion 3 is arranged outside the periphery of the semiconductor chip 2 so that wire bonding can be performed.

【００２８】そこで、本実施の形態のリードフレーム１
は、図３に示すように、そのグランド接続部３が四角形
の枠状のものであり、このグランド接続部３が、半導体
チップ２よりも小さなタブ１ａに半導体チップ２を搭載
した際に、半導体チップ２の外方周囲において各々のイ
ンナリード１ｄとの間に配置される大きさのものであ
る。Therefore, the lead frame 1 of the present embodiment
As shown in FIG. 3, the ground connection portion 3 has a rectangular frame shape. When the ground connection portion 3 is mounted on the tab 1a smaller than the semiconductor chip 2, It is of a size to be arranged between each inner lead 1d around the outer periphery of the chip 2.

【００２９】なお、リードフレーム１のグランド接続部
３は、タブ吊りリード１ｃと一体に形成されているもの
である。The ground connection 3 of the lead frame 1 is formed integrally with the tab suspension lead 1c.

【００３０】すなわち、リードフレーム１において、エ
ッチング処理などによって各々のインナリード１ｄ、ア
ウタリード１ｅおよびタブ吊りリード１ｃなどを形成す
る際に、タブ吊りリード１ｃと一体に形成したものであ
る。That is, when the inner lead 1d, the outer lead 1e, the tab suspension lead 1c, and the like are formed in the lead frame 1 by an etching process or the like, they are formed integrally with the tab suspension lead 1c.

【００３１】また、本実施の形態のリードフレーム１
は、ＱＦＰ用のものであるため、小さなタブ１ａが４本
のタブ吊りリード１ｃによってその対角方向から支持さ
れており、これにより、四角形の枠状のグランド接続部
３も、その４つの角部において４本のタブ吊りリード１
ｃと接合している。The lead frame 1 of the present embodiment
Is for the QFP, the small tab 1a is supported from the diagonal direction by the four tab suspension leads 1c, whereby the rectangular frame-shaped ground connection part 3 is also connected to the four corners. Four tab suspension leads 1 in the section
c.

【００３２】さらに、本実施の形態のリードフレーム１
におけるグランド接続部３は、図２に示すように、イン
ナリード１ｄの位置よりも半導体チップ２搭載時の半導
体チップ２の主面２ａと反対の裏面２ｂ側に配置されて
いる。Further, the lead frame 1 of the present embodiment
As shown in FIG. 2, the ground connection portion 3 is disposed on the back surface 2b side opposite to the main surface 2a of the semiconductor chip 2 when the semiconductor chip 2 is mounted, with respect to the position of the inner lead 1d.

【００３３】つまり、タブ吊りリード１ｃがタブ下げ加
工され、枠状のグランド接続部３がこのタブ下げ加工さ
れたタブ吊りリード１ｃに一体形成されているため、グ
ランド接続部３はインナリード１ｄよりも低い位置に配
置されている。That is, since the tab suspension lead 1c is tab-down processed and the frame-shaped ground connection portion 3 is formed integrally with the tab suspension-processed tab suspension lead 1c, the ground connection portion 3 is separated from the inner lead 1d. Is also located at a lower position.

【００３４】なお、図１は、リードフレーム１において
１個分のＱＦＰの領域を示したものであるが、リードフ
レーム１は、図１に示す領域が複数個（例えば、５個程
度）連なって形成された多連のものである。Although FIG. 1 shows one QFP area in the lead frame 1, the lead frame 1 has a plurality of (for example, about five) areas shown in FIG. It is a formed multiple.

【００３５】また、リードフレーム１のインナリード１
ｄのワイヤボンディングが行われる先端付近には、図２
に示すボンディングワイヤ６との接続を良好に行うため
の半田めっきや金めっきあるいはパラジウムめっきなど
のめっきが施されている。The inner lead 1 of the lead frame 1
In the vicinity of the tip where the wire bonding of FIG.
In order to make a good connection with the bonding wire 6 shown in FIG.

【００３６】このうち、半田めっきまたは金めっきの場
合には、インナリード１ｄの先端付近のワイヤボンディ
ングが行われる箇所のみにめっきが行われ、パラジウム
めっきの場合には、外装としても活用可能なため、リー
ドフレーム１全体にめっきが行われる。Of these, in the case of solder plating or gold plating, plating is performed only at the portion where wire bonding is performed near the tip of the inner lead 1d, and in the case of palladium plating, it can be used as an exterior. The entire lead frame 1 is plated.

【００３７】ただし、前記めっきの種類は、前記した半
田めっきや金めっきあるいはパラジウムめっきに限定さ
れるものではなく、ボンディングワイヤ６の素材との兼
ね合いで他のめっきを行ってもよい。However, the type of plating is not limited to the above-described solder plating, gold plating, or palladium plating, and other plating may be performed in consideration of the material of the bonding wire 6.

【００３８】また、リードフレーム１は、その厚さが、
例えば、０.1５〜０.2ｍｍ程度であり、鉄とニッケルと
の合金などによって形成されている。The thickness of the lead frame 1 is
For example, it is about 0.15-0.2 mm, and is formed of an alloy of iron and nickel.

【００３９】さらに、ＱＦＰに用いられるリードフレー
ム１であるため、タブ１ａの４方向の外方に多数（図１
に示すリードフレーム１では、四角形の一辺で４本ずつ
のインナリード１ｄが配置され、これにより、合計１６
本のアウタリード１ｅを有している）のインナリード１
ｄが延在している。Further, since the lead frame 1 is used for a QFP, a large number of the tabs 1a are provided outward in four directions (FIG. 1).
In the lead frame 1 shown in FIG. 1, four inner leads 1d are arranged on one side of a square, whereby a total of 16 inner leads 1d are provided.
Inner lead 1 having outer leads 1e).
d extends.

【００４０】次に、本実施の形態による半導体装置の構
成について説明する。Next, the configuration of the semiconductor device according to the present embodiment will be described.

【００４１】なお、前記半導体装置は、図１に示すリー
ドフレーム１を用いて製造した樹脂封止形のＱＦＰであ
り、図２に示すように、アウタリード１ｅがガルウィン
グ状に形成されているものである。The semiconductor device is a resin-sealed QFP manufactured by using the lead frame 1 shown in FIG. 1, and has an outer lead 1e formed in a gull-wing shape as shown in FIG. is there.

【００４２】前記ＱＦＰの構成について説明すると、半
導体チップ２より小さいチップ搭載面１ｂを備え、かつ
このチップ搭載面１ｂに半導体チップ２を搭載したタブ
１ａと、タブ１ａを４つの方向から支持するタブ吊りリ
ード１ｃと、タブ１ａの周囲に延在して設けられ、かつ
半導体チップ２の所定のパッド２ｃ（表面電極）とボン
ディングワイヤ６によって電気的に接続された複数のイ
ンナリード１ｄと、半導体チップ２とインナリード１ｄ
との間に配置されるとともにタブ吊りリード１ｃに支持
され、かつ半導体チップ２のグランド用のパッド２ｄと
ワイヤボンディングによって電気的に接続された電源接
続部であるグランド接続部３と、半導体チップ２を封止
用の樹脂４によって樹脂封止して形成した封止本体部５
と、半導体チップ２の所定のパッド２ｃ，２ｄとインナ
リード１ｄ，１ｈを介して電気的に接続し、かつ封止本
体部５から外方に突出した外部端子であるアウタリード
１ｅとから構成される。The structure of the QFP will be described. A tab 1a having a chip mounting surface 1b smaller than the semiconductor chip 2 and having the semiconductor chip 2 mounted on the chip mounting surface 1b, and a tab for supporting the tab 1a from four directions. A semiconductor chip including a plurality of suspension leads and a plurality of inner leads provided extending around the tab and electrically connected to a predetermined pad of the semiconductor chip by a bonding wire; 2 and inner lead 1d
A ground connection portion 3 serving as a power supply connection portion which is disposed between the semiconductor chip 2 and is supported by the tab suspension lead 1c and is electrically connected to the ground pad 2d of the semiconductor chip 2 by wire bonding. Body part 5 formed by sealing resin with resin 4 for sealing
And outer leads 1e, which are external terminals electrically connected to predetermined pads 2c and 2d of the semiconductor chip 2 via the inner leads 1d and 1h and protrude outward from the sealing body 5. .

【００４３】つまり、リードフレーム１のタブ１ａのチ
ップ搭載面１ｂに半導体チップ２を搭載し、さらに、半
導体チップ２の所定のパッド２ｃ，２ｄとこれに対応す
る所定のインナリード１ｄ，１ｈとをボンディングワイ
ヤ６によって電気的に接続した後、半導体チップ２とボ
ンディングワイヤ６を含む周辺部とを樹脂４によって樹
脂封止したものである。That is, the semiconductor chip 2 is mounted on the chip mounting surface 1b of the tab 1a of the lead frame 1, and the predetermined pads 2c and 2d of the semiconductor chip 2 and the predetermined inner leads 1d and 1h corresponding to the semiconductor chip 2 are connected. After being electrically connected by the bonding wires 6, the semiconductor chip 2 and the peripheral portion including the bonding wires 6 are resin-sealed with the resin 4.

【００４４】なお、本実施の形態のＱＦＰにおいても、
前記電源接続部が基準電位を供給するグランド接続部３
の場合である。In the QFP of the present embodiment,
A ground connection part 3 for supplying a reference potential to the power supply connection part
Is the case.

【００４５】そこで、半導体チップ２のパッド２ｃ，２
ｄとインナリード１ｄ，１ｈとをワイヤボンディングに
よって電気的に接続する際に、半導体チップ２のグラン
ド用のパッド２ｄとグランド接続部３とが、さらに、グ
ランド接続部３とグランド用のインナリード１ｈとがワ
イヤボンディングによって電気的に接続されたものであ
る。Therefore, the pads 2c, 2c of the semiconductor chip 2
When electrically connecting the inner lead 1d and the inner leads 1d and 1h by wire bonding, the ground pad 2d of the semiconductor chip 2 and the ground connection part 3 are further connected to the ground connection part 3 and the ground inner lead 1h. Are electrically connected by wire bonding.

【００４６】これにより、前記ＱＦＰにおけるグランド
電位の安定化の向上を図ることができる。Thus, the stabilization of the ground potential in the QFP can be improved.

【００４７】また、前記ＱＦＰにおいても、グランド接
続部３は四角形の枠状のものであり、かつこのグランド
接続部３がタブ吊りリード１ｃと一体に形成され、これ
により、グランド接続部３は、タブ吊りリード１ｃに電
気的に接続された状態でこのタブ吊りリード１ｃに支持
されている。Also in the above-mentioned QFP, the ground connection part 3 is in the form of a square frame, and this ground connection part 3 is formed integrally with the tab suspension lead 1c. The tab suspension lead 1c electrically supports and is supported by the tab suspension lead 1c.

【００４８】つまり、電源接続部であるグランド接続部
３は、タブ１ａに半導体チップ２を搭載してワイヤボン
ディングを行う際に、半導体チップ２のグランド用（ア
ース用）のパッド２ｄもしくはグランド用のインナリー
ド１ｈとワイヤボンディングによって電気的に接続する
ことにより、グランド電位の安定化の向上を図るもので
ある。That is, when the semiconductor chip 2 is mounted on the tab 1a and wire bonding is performed, the ground connection part 3 serving as a power supply connection part serves as a ground (earth) pad 2d of the semiconductor chip 2 or a ground pad. By electrically connecting to the inner lead 1h by wire bonding, the stabilization of the ground potential is improved.

【００４９】さらに、このＱＦＰにおいても、タブ吊り
リード１ｃがタブ下げ加工され、枠状のグランド接続部
３がこのタブ下げ加工されたタブ吊りリード１ｃに一体
形成されているため、グランド接続部３はインナリード
１ｄよりも低い位置に配置されている。Further, also in this QFP, the tab suspension lead 1c is tab-lowered and the frame-shaped ground connection portion 3 is formed integrally with the tab-suspended tab suspension lead 1c. Are arranged at a position lower than the inner lead 1d.

【００５０】ここで、半導体チップ２は、銀ペーストな
どによってタブ１ａのチップ搭載面１ｂに固着（ペレッ
トボンディング）されている。Here, the semiconductor chip 2 is fixed (pellet bonding) to the chip mounting surface 1b of the tab 1a with a silver paste or the like.

【００５１】また、封止本体部５を形成する樹脂４は、
例えば、エポキシ系の熱硬化性の樹脂４などである。The resin 4 forming the sealing body 5 is
For example, an epoxy-based thermosetting resin 4 is used.

【００５２】さらに、ボンディングワイヤ６は、金やア
ルミニウムなどによって形成される金属細線である。Further, the bonding wire 6 is a thin metal wire formed of gold, aluminum, or the like.

【００５３】本実施の形態による半導体装置の製造方法
について説明する。The method of manufacturing the semiconductor device according to the present embodiment will be described.

【００５４】なお、前記半導体装置の製造方法は、リー
ドフレーム１を用いた半導体装置（本実施の形態では、
ＱＦＰ）の製造方法である。The method of manufacturing a semiconductor device described above is based on a semiconductor device using a lead frame 1 (in this embodiment,
QFP).

【００５５】まず、半導体チップ２より小さいチップ搭
載面１ｂを備えたタブ１ａ（小タブ）およびこれの周囲
に延在するインナリード１ｄと、タブ１ａを支持するタ
ブ吊りリード１ｃに支持されかつ半導体チップ２をタブ
１ａに搭載した際に半導体チップ２とインナリード１ｄ
との間に配置されるグランド接続部３（電源接続部）と
を設けた図１に示す多連のリードフレーム１を準備す
る。First, a tab 1a (small tab) having a chip mounting surface 1b smaller than the semiconductor chip 2, an inner lead 1d extending around the tab 1a, and a semiconductor chip supported by a tab suspension lead 1c supporting the tab 1a. When the chip 2 is mounted on the tab 1a, the semiconductor chip 2 and the inner lead 1d
A multiple lead frame 1 shown in FIG. 1 provided with a ground connection portion 3 (power supply connection portion) disposed between them is prepared.

【００５６】この際、本実施の形態では、リードフレー
ム１の前記電源接続部が基準電位を供給するグランド接
続部３であり、グランド接続部３をタブ吊りリード１ｃ
と予め一体に形成したリードフレーム１を用いる。At this time, in the present embodiment, the power connection portion of the lead frame 1 is the ground connection portion 3 for supplying a reference potential, and the ground connection portion 3 is connected to the tab suspension lead 1c.
And a lead frame 1 previously formed integrally.

【００５７】すなわち、本実施の形態においては、エッ
チング処理などによって各々のインナリード１ｄ、アウ
タリード１ｅおよびタブ吊りリード１ｃなどを形成する
際に、四角形の枠状のグランド接続部３をタブ吊りリー
ド１ｃと一体に形成したリードフレーム１を用いる。That is, in this embodiment, when forming the inner lead 1d, the outer lead 1e, the tab suspension lead 1c, etc. by etching or the like, the rectangular frame-shaped ground connection portion 3 is connected to the tab suspension lead 1c. And a lead frame 1 integrally formed with the lead frame.

【００５８】その後、銀ペーストなどを用いて半導体チ
ップ２をタブ１ａのチップ搭載面１ｂに搭載する（ペレ
ットボンディングする）。Thereafter, the semiconductor chip 2 is mounted on the chip mounting surface 1b of the tab 1a using a silver paste or the like (pellet bonding).

【００５９】続いて、半導体チップ２の所定のパッド２
ｃとこれに対応するインナリード１ｄとをワイヤボンデ
ィングによって電気的に接続する。Subsequently, a predetermined pad 2 of the semiconductor chip 2
c and the corresponding inner lead 1d are electrically connected by wire bonding.

【００６０】すなわち、半導体チップ２の所定のパッド
２ｃ（ここでは、信号用のパッド２ｃ）とこれに対応す
るインナリード１ｄとをボンディングワイヤ６によって
電気的に接続する。That is, predetermined pads 2c (here, signal pads 2c) of the semiconductor chip 2 and the corresponding inner leads 1d are electrically connected by the bonding wires 6.

【００６１】さらに、本実施の形態では、ワイヤボンデ
ィング工程において、図２または図３に示すように、半
導体チップ２のグランド用のパッド２ｄとグランド接続
部３とをワイヤボンディングによって接続するととも
に、グランド接続部３とグランド用のインナリード１ｈ
とをワイヤボンディングによって接続する。Further, in the present embodiment, in the wire bonding step, as shown in FIG. 2 or 3, the ground pad 2d of the semiconductor chip 2 and the ground connection portion 3 are connected by wire bonding, and Connection 3 and inner lead 1h for ground
And are connected by wire bonding.

【００６２】これにより、半導体チップ２のグランド用
のパッド２ｄとグランド接続部３とがボンディングワイ
ヤ６によって電気的に接続され、さらに、タブ吊りリー
ド１ｃに支持されたグランド接続部３とグランド用のイ
ンナリード１ｈとがボンディングワイヤ６によって電気
的に接続される。As a result, the ground pad 2d of the semiconductor chip 2 and the ground connection 3 are electrically connected by the bonding wire 6, and the ground connection 3 supported by the tab suspension lead 1c and the ground connection 3 are connected. The inner leads 1h are electrically connected by bonding wires 6.

【００６３】その後、例えば、エポキシ系の熱硬化性の
封止用の樹脂４などを用いて半導体チップ２とボンディ
ングワイヤ６を含むその周辺部とを樹脂封止する。Thereafter, the semiconductor chip 2 and its peripheral portion including the bonding wires 6 are resin-sealed using, for example, an epoxy-based thermosetting sealing resin 4 or the like.

【００６４】さらに、リードフレーム１の枠部１ｆとア
ウタリード１ｅとを図示しないプレス加工などによって
切断して分離し、その後、アウタリード１ｅを所望形状
に曲げ形成する。Further, the frame portion 1f of the lead frame 1 and the outer lead 1e are cut and separated by press work (not shown) or the like, and thereafter, the outer lead 1e is bent and formed into a desired shape.

【００６５】本実施の形態では、図２に示すように、ア
ウタリード１ｅをガルウィング状に曲げ形成する。In this embodiment, as shown in FIG. 2, the outer lead 1e is formed in a gull wing shape.

【００６６】その後、アウタリード１ｅの外装コーティ
ングなどを行うことにより、図２に示すＱＦＰを製造で
きる。Thereafter, the outer lead 1e is coated with an outer coating or the like, whereby the QFP shown in FIG. 2 can be manufactured.

【００６７】本実施の形態によるリードフレームおよび
それを用いた半導体装置ならびにその製造方法によれ
ば、以下のような作用効果が得られる。According to the lead frame, the semiconductor device using the same and the method of manufacturing the same according to the present embodiment, the following operation and effect can be obtained.

【００６８】すなわち、小タブ構造のリードフレーム１
においてタブ吊りリード１ｃに支持されかつ半導体チッ
プ２とインナリード１ｄとの間に配置されるグランド接
続部３（電源接続部）が設けられたことにより、半導体
チップ２のグランド用のパッド２ｄをいずれの位置に配
置してもワイヤボンディングによってグランド接続部３
と接続することができるとともに、同じくグランド接続
部３をグランド用のインナリード１ｈとワイヤボンディ
ングによって接続することが可能になる。That is, the lead frame 1 having the small tab structure
The ground connection 3 (power supply connection) supported by the tab suspension lead 1c and disposed between the semiconductor chip 2 and the inner lead 1d is provided in any one of the above-described embodiments. The ground connection 3
And the ground connection portion 3 can also be connected to the ground inner lead 1h by wire bonding.

【００６９】これにより、半導体チップ２のパッド２ｃ
においてグランド用のパッド２ｄを角部に配置しなけれ
ばならないというパッドレイアウト上の制約を無くすこ
とができる。Thus, the pad 2c of the semiconductor chip 2
In this case, the restriction on the pad layout that the ground pad 2d must be arranged at the corner can be eliminated.

【００７０】その結果、小タブ構造による効果、すなわ
ち、耐クラック性や種々のチップサイズに対応できるフ
レキシブル性を維持しつつ、半導体チップ２上の任意の
箇所のパッド２ｃにおけるグランド接続を行うことが可
能になる。As a result, it is possible to connect the ground to the pad 2c at an arbitrary position on the semiconductor chip 2 while maintaining the effect of the small tab structure, that is, the crack resistance and the flexibility to cope with various chip sizes. Will be possible.

【００７１】つまり、半導体チップ２の角部も含め、そ
れ以外の箇所のパッド２ｃにおいてもグランド接続を行
うことができる。In other words, the ground connection can be made at the pads 2c at other places including the corners of the semiconductor chip 2.

【００７２】これにより、半導体チップ２の回路設計に
おけるパッドレイアウトの自由度が増えるため、前記回
路設計の簡略化を図ることができる。As a result, the degree of freedom of the pad layout in the circuit design of the semiconductor chip 2 is increased, so that the circuit design can be simplified.

【００７３】特に、多ピンでかつ高集積な半導体チップ
２におけるパッドレイアウトの容易化を図ることができ
る。In particular, it is possible to facilitate the pad layout in the multi-pin, highly integrated semiconductor chip 2.

【００７４】なお、ＱＦＰが小タブ構造であるため、搭
載可能な半導体チップ２のバリエーションを増やすこと
ができる。Since the QFP has a small tab structure, the number of variations of the semiconductor chip 2 that can be mounted can be increased.

【００７５】また、半導体チップ２のパッド２ｃにおい
てグランド用のパッド２ｄをいずれの箇所でも配置でき
るため、同一のグランド電位を半導体チップ２のあらゆ
る箇所から供給できる。Further, since the ground pad 2 d can be arranged at any place in the pad 2 c of the semiconductor chip 2, the same ground potential can be supplied from any place of the semiconductor chip 2.

【００７６】これにより、半導体チップ２内のグランド
電位の安定性を向上できる。Thus, the stability of the ground potential in the semiconductor chip 2 can be improved.

【００７７】さらに、ＱＦＰにおいてタブ吊りリード１
ｃに支持されたグランド接続部３が設けられたことによ
り、グランド接続部３の面積を増やすことができる。Further, in the QFP, the tab suspension lead 1
By providing the ground connection part 3 supported by c, the area of the ground connection part 3 can be increased.

【００７８】その結果、グランド接続におけるインピー
ダンスを下げることができ、信号ピンなどから発生する
ノイズの影響を受け難くくすることができる。As a result, the impedance at the ground connection can be reduced, and the influence of noise generated from signal pins and the like can be reduced.

【００７９】また、ＱＦＰにおいてタブ吊りリード１ｃ
に支持されたグランド接続部３が設けられていることに
より、グランド接続部３の数を増やすとともに、その設
置箇所を分散させることができる。In the QFP, the tab suspension lead 1c
Is provided, the number of the ground connection portions 3 can be increased, and the installation locations can be dispersed.

【００８０】これにより、ＱＦＰにおいてピン数を増や
すことなく、グランド電位の供給箇所を増やすことが可
能になる。As a result, it is possible to increase the number of ground potential supply points without increasing the number of pins in the QFP.

【００８１】すなわち、ＱＦＰにおいてその外形を大き
くすることなく、グランド電位の供給箇所を増やすこと
が可能になる。That is, it is possible to increase the number of ground potential supply points without increasing the outer shape of the QFP.

【００８２】その結果、信号ピンなどから発生するノイ
ズから受ける影響を低減できる。As a result, it is possible to reduce the influence of noise generated from signal pins and the like.

【００８３】したがって、ＱＦＰにおけるグランド接続
の安定化を図ることができ、これにより、ＱＦＰの電気
的特性を向上できる。Therefore, the ground connection in the QFP can be stabilized, and the electrical characteristics of the QFP can be improved.

【００８４】また、リードフレーム１におけるグランド
接続部３をタブ吊りリード１ｃと一体に形成することに
より、リードフレーム製造時にエッチングなどによって
インナリード１ｄなどと一緒にグランド接続部３を製造
することができるため、比較的容易にかつ低コストでグ
ランド接続部３を製造できる。Further, by forming the ground connection portion 3 of the lead frame 1 integrally with the tab suspension lead 1c, the ground connection portion 3 can be manufactured together with the inner lead 1d by etching or the like at the time of manufacturing the lead frame. Therefore, the ground connection portion 3 can be manufactured relatively easily and at low cost.

【００８５】さらに、グランド接続部３が枠状に形成さ
れていることにより、グランド接続部３によってそれぞ
れのタブ吊りリード１ｃを電気的に接続した状態とする
ことができる。Further, since the ground connection portion 3 is formed in a frame shape, each tab suspension lead 1c can be electrically connected by the ground connection portion 3.

【００８６】これにより、グランド接続部３の面積を大
幅に増加させることができるため、ＱＦＰにおけるグラ
ンド接続の安定化をさらに向上できる。As a result, the area of the ground connection portion 3 can be greatly increased, so that the stability of the ground connection in the QFP can be further improved.

【００８７】また、グランド接続部３が、インナリード
１ｄの位置よりも半導体チップ２搭載時の半導体チップ
２の裏面２ｂ側に配置されている（グランド接続部３
が、タブ下げ加工されたタブ吊りリード１ｃに支持され
ている）ことにより、グランド接続部３とボンディング
ワイヤ６との接触を防ぐことができる。The ground connection portion 3 is disposed on the back surface 2b side of the semiconductor chip 2 when the semiconductor chip 2 is mounted, rather than the position of the inner lead 1d (the ground connection portion 3).
Is supported by the tab suspension lead 1c that has been subjected to the tab lowering process), so that the contact between the ground connection portion 3 and the bonding wire 6 can be prevented.

【００８８】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。Although the invention made by the present inventor has been specifically described based on the embodiments of the present invention, the present invention is not limited to the above embodiments of the present invention, and does not depart from the gist of the invention. It is needless to say that various changes can be made.

【００８９】例えば、前記実施の形態で説明したリード
フレームおよび半導体装置においては、電源接続部がグ
ランド接続部３の場合について説明したが、前記電源接
続部は、図４に示すように、グランド接続部３よりも高
い電位を供給する高電位側電源接続部７であってもよ
い。For example, in the lead frame and the semiconductor device described in the above embodiment, the case where the power supply connection is the ground connection 3 has been described. However, as shown in FIG. The high-potential-side power supply connection section 7 that supplies a higher potential than the section 3 may be used.

【００９０】ここで、図４および図５に示す他の実施の
形態の半導体装置は、基準電位側（例えば、０Ｖ）のグ
ランド接続部３と、それよりも高い電位側の高電位側電
源接続部７との２つの電源接続部が設けられた場合のＱ
ＦＰを示すものである。Here, the semiconductor device of another embodiment shown in FIGS. 4 and 5 has a ground connection portion 3 on the reference potential side (for example, 0 V) and a high potential side power supply connection on the higher potential side. Q in the case where two power supply connections to the unit 7 are provided
It shows FP.

【００９１】すなわち、図４および図５に示すＱＦＰ
は、図１に示すリードフレーム１の構造に加えて、半導
体チップ２をタブ１ａに搭載した際に半導体チップ２と
インナリード１ｄとの間に配置されるとともに、半導体
チップ２の高電位側の電源用のパッド２ｅとワイヤボン
ディングによって電気的に接続され、かつグランド接続
部３より高い電位を供給する電源接続部である高電位側
電源接続部７を有したものであり、グランド接続部３が
タブ吊りリード１ｃに電気的に接続された状態でタブ吊
りリード１ｃに支持され、かつ高電位側電源接続部７が
タブ吊りリード１ｃと絶縁された状態でタブ吊りリード
１ｃに支持されているものである。That is, the QFP shown in FIGS.
Is arranged between the semiconductor chip 2 and the inner lead 1d when the semiconductor chip 2 is mounted on the tab 1a in addition to the structure of the lead frame 1 shown in FIG. It has a high-potential-side power supply connection portion 7 that is a power supply connection portion that is electrically connected to the power supply pad 2e by wire bonding and supplies a higher potential than the ground connection portion 3, and the ground connection portion 3 One that is supported by the tab suspending lead 1c in a state electrically connected to the tab suspending lead 1c, and that is supported by the tab suspending lead 1c in a state where the high-potential-side power supply connection portion 7 is insulated from the tab suspending lead 1c. It is.

【００９２】なお、この場合のグランド接続部３は、図
３に示す前記実施の形態のＱＦＰと同様にタブ吊りリー
ド１ｃと一体で形成された枠状のものであり、また、高
電位側電源接続部７は、ポリイミドテープなどの絶縁性
接合部材８（図６参照、また、絶縁性フィルムや絶縁性
の接着剤などでもよい）を介してタブ吊りリード１ｃに
絶縁されて支持された枠状のものである。The ground connection portion 3 in this case is a frame-like member integrally formed with the tab suspension lead 1c, similarly to the QFP of the embodiment shown in FIG. The connection part 7 is insulated and supported by the tab suspension lead 1c via an insulating joint member 8 such as a polyimide tape (see FIG. 6 or an insulating film or an insulating adhesive). belongs to.

【００９３】さらに、図５に示すように、この２つの電
源接続部が設けられたＱＦＰにおいても、グランド接続
部３と高電位側電源接続部７とはタブ下げ加工が行われ
たタブ吊りリード１ｃに支持されている。Further, as shown in FIG. 5, in the QFP provided with these two power supply connection portions, the ground connection portion 3 and the high-potential-side power supply connection portion 7 are connected to the tab suspension leads having the tab lowered. 1c.

【００９４】これにより、図４に示すＱＦＰのように、
半導体チップ２のグランド用のパッド２ｄとグランド接
続部３とが、かつ、グランド接続部３とグランド用のイ
ンナリード１ｈとがワイヤボンディングによって電気的
に接続され、さらに、半導体チップ２の高電位側のパッ
ド２ｅと高電位側電源接続部７とが、かつ、高電位側電
源接続部７と高電位側のインナリード１ｉとがワイヤボ
ンディングによって電気的に接続されている。As a result, like the QFP shown in FIG.
The ground pad 2d of the semiconductor chip 2 is electrically connected to the ground connection portion 3 and the ground connection portion 3 is electrically connected to the ground inner lead 1h by wire bonding. And the high-potential-side power supply connection portion 7 and the high-potential-side inner lead 1i are electrically connected by wire bonding.

【００９５】また、図６に示す他の実施の形態のＱＦＰ
のように、電源接続部として、高電位側電源接続部７の
みが設けられていてもよい。A QFP according to another embodiment shown in FIG.
As described above, only the high-potential-side power supply connection section 7 may be provided as the power supply connection section.

【００９６】この際、半導体チップ２の裏面電極がグラ
ンド電位であれば、高電位側電源接続部７は、図６に示
すように、ポリイミドテープなどの絶縁性接合部材８を
介してタブ吊りリード１ｃに絶縁されて支持されていな
ければならないが、前記裏面電極が高電位側の電源電位
である場合には、高電位側電源接続部７はタブ吊りリー
ド１ｃに電気的に接続させた支持形態としてよい。At this time, if the back electrode of the semiconductor chip 2 is at the ground potential, the high-potential-side power supply connecting portion 7 is connected to the tab suspension lead via an insulating joint member 8 such as a polyimide tape as shown in FIG. 1c, it must be insulated and supported, but when the back electrode is at a high potential side power supply potential, the high potential side power supply connection portion 7 is electrically connected to the tab suspension lead 1c. It may be.

【００９７】なお、電源接続部が高電位側電源接続部７
の場合においても、グランド電位を高電位側の電源電位
に置き換えることにより、高電位側の電源接続に対して
グランド接続部３の場合とほぼ同様の効果、すなわち、
高電位側の電源接続の安定化の向上を図ることができ
る。It should be noted that the power supply connection portion is a high potential side power supply connection portion 7.
Also in the case of (1), by replacing the ground potential with the power supply potential on the high potential side, almost the same effect as that of the ground connection unit 3 on the power supply connection on the high potential side, that is,
The stabilization of the power supply connection on the high potential side can be improved.

【００９８】また、前記実施の形態（図１〜図３）およ
び前記他の実施の形態（図４〜図６）においては、電源
接続部が枠状に形成されている場合を説明したが、前記
電源接続部の形状は、枠状に限定されるものではなく、
図７または図８の他の実施の形態のグランド接続部３
（高電位側電源接続部７についても同様）のように、全
てのタブ吊りリード１ｃを連結することなくそれぞれの
タブ吊りリード１ｃから個々に突出させた形状であって
もよい。In the above-described embodiment (FIGS. 1 to 3) and the other embodiments (FIGS. 4 to 6), the case where the power supply connection portion is formed in a frame shape has been described. The shape of the power supply connection portion is not limited to a frame shape,
Ground connection part 3 of another embodiment of FIG. 7 or FIG.
Like (the same applies to the high-potential-side power supply connection portion 7), the tabs may be individually protruded from the tab suspension leads 1c without connecting all the tab suspension leads 1c.

【００９９】これによれば、グランド接続部３の設置形
態を、図７または図８に示すように、それぞれのタブ吊
りリード１ｃを連結することなく各々のタブ吊りリード
１ｃから突出させて設けることにより、グランド接続部
３を設けた上でのリードフレーム１の形状を簡略化する
ことができる。According to this, as shown in FIG. 7 or FIG. 8, the installation form of the ground connection portion 3 is provided by projecting from each tab suspension lead 1c without connecting each tab suspension lead 1c. Accordingly, the shape of the lead frame 1 provided with the ground connection portion 3 can be simplified.

【０１００】その結果、グランド接続部３を設けたこと
によるリードフレーム１の歩留り低下を防ぐことができ
る。As a result, it is possible to prevent a decrease in the yield of the lead frame 1 due to the provision of the ground connection portion 3.

【０１０１】また、前記実施の形態および前記他の実施
の形態において、電源接続部がタブ吊りリード１ｃに電
気的に接続されて支持される場合に、電源接続部がタブ
吊りリード１ｃに一体に形成される場合について説明し
たが、その際、前記電源接続部は、必ずしもタブ吊りリ
ード１ｃと一体に形成されていなくてもよい。In the above embodiment and the other embodiments, when the power supply connection portion is electrically connected to and supported by the tab suspension lead 1c, the power supply connection portion is integrated with the tab suspension lead 1c. Although the case where the power supply connection portion is formed has been described, the power supply connection portion does not necessarily have to be formed integrally with the tab suspension lead 1c.

【０１０２】つまり、少なくともワイヤボンディングが
行われる時までに後付けによって、例えば、導電性の接
合材などを用いて、前記電源接続部がタブ吊りリード１
ｃに電気的に接続されかつ支持されていればよい。That is, the power supply connecting portion is connected to the tab suspension lead 1 by using, for example, a conductive bonding material by post-attachment at least until wire bonding is performed.
It suffices if it is electrically connected to and supported by c.

【０１０３】なお、電源接続部がグランド接続部３であ
っても、あるいは、高電位側電源接続部７の場合であっ
ても、その設置箇所については、タブ吊りリード１ｃの
表側（半導体チップ２の主面２ａ側）であってもよく、
また、裏側（半導体チップ２の裏面２ｂ側）であっても
よい。Even if the power supply connection is the ground connection 3 or the high-potential power supply connection 7, the installation location is the front side of the tab suspension lead 1 c (semiconductor chip 2). Main surface 2a side) of
Further, it may be the back side (the back side 2b side of the semiconductor chip 2).

【０１０４】さらに、前記実施の形態および前記他の実
施の形態においては、電源接続部がタブ下げ加工された
タブ吊りリード１ｃに支持されている場合について説明
したが、前記タブ下げ加工は必ずしも行われていなくて
もよく、前記電源接続部はタブ下げ加工されていないタ
ブ吊りリード１ｃに支持されていてもよい。Further, in the above-described embodiment and the other embodiments, the case where the power supply connection portion is supported by the tab suspension lead 1c having the tab lowered has been described. However, the tab lowering is not necessarily performed. The power supply connection part may be supported by the tab suspension lead 1c that has not been subjected to tab-down processing.

【０１０５】また、前記実施の形態および前記他の実施
の形態においては、半導体装置がＱＦＰの場合について
説明したが、前記半導体装置は、小タブ構造でかつワイ
ヤボンディングを行うとともに、電源接続部がタブ吊り
リード１ｃに支持されているものであれば、例えば、Ｊ
リードタイプの半導体装置などであってもよく、また、
それ以外のタイプの半導体装置およびそれに用いられる
リードフレーム１であってもよい。In the above embodiment and the other embodiments, the case where the semiconductor device is a QFP has been described. However, the semiconductor device has a small tab structure, performs wire bonding, and has a power supply connection portion. If it is supported by the tab suspension lead 1c, for example, J
It may be a lead type semiconductor device, etc.
Other types of semiconductor devices and the lead frame 1 used therein may be used.

【０１０６】[0106]

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。Advantageous effects obtained by typical ones of the inventions disclosed in the present application will be briefly described.
It is as follows.

【０１０７】（１）．小タブ構造のリードフレームにお
いてタブ吊りリードに支持されかつ半導体チップとイン
ナリードとの間に配置される電源接続部が設けられたこ
とにより、半導体チップのグランド電極または高電位側
の電源電極をいずれの位置に配置してもワイヤボンディ
ングによって前記電源接続部と接続することができると
ともに、同じく前記電源接続部をグランド用または高電
位側の電源用のインナリードとワイヤボンディングによ
って接続することが可能になる。これにより、半導体チ
ップのグランド電極または高電位側の電源電極を角部に
配置しなければならないというパッドレイアウト上の制
約を無くすことができる。(1). In the lead frame having the small tab structure, the power supply connection portion supported by the tab suspension lead and disposed between the semiconductor chip and the inner lead is provided, so that either the ground electrode of the semiconductor chip or the power supply electrode on the high potential side is provided. Can be connected to the power supply connection portion by wire bonding, and the power supply connection portion can also be connected to an inner lead for ground or a power supply on the high potential side by wire bonding. Become. This eliminates the restriction on the pad layout that the ground electrode or the power supply electrode on the high potential side of the semiconductor chip must be arranged at the corner.

【０１０８】（２）．前記（１）により、小タブ構造に
よる効果、すなわち、耐クラック性や種々のチップサイ
ズに対応できるフレキシブル性を維持しつつ、半導体チ
ップ上の任意の箇所の表面電極においてグランド接続ま
たは高電位側の電源接続を行うことが可能になる。これ
により、半導体チップの回路設計におけるパッドレイア
ウトの自由度が増えるため、前記回路設計の簡略化を図
ることができる。特に、多ピンでかつ高集積な半導体チ
ップにおけるパッドレイアウトの容易化を図ることがで
きる。(2). According to the above (1), while maintaining the effect of the small tab structure, that is, the crack resistance and the flexibility that can cope with various chip sizes, the ground electrode or the high-potential side of the surface electrode at an arbitrary position on the semiconductor chip is maintained. A power connection can be made. Thus, the degree of freedom of the pad layout in the circuit design of the semiconductor chip increases, so that the circuit design can be simplified. In particular, it is possible to facilitate the pad layout in a multi-pin, highly integrated semiconductor chip.

【０１０９】（３）．半導体チップのグランド電極をい
ずれの箇所でも配置できるため、タブ吊りリードに支持
された電源接続部がグランド接続部である際には、同一
のグランド電位を半導体チップのあらゆる箇所から供給
できる。これにより、半導体チップ内のグランド電位の
安定性を向上できる。(3). Since the ground electrode of the semiconductor chip can be arranged at any position, when the power supply connection portion supported by the tab suspension lead is the ground connection portion, the same ground potential can be supplied from any portion of the semiconductor chip. Thereby, the stability of the ground potential in the semiconductor chip can be improved.

【０１１０】（４）．半導体装置においてタブ吊りリー
ドに支持された電源接続部が設けられ、かつこの電源接
続部がグランド接続部である際には、グランド接続部の
面積を増やすことができる。その結果、グランド接続に
おけるインピーダンスを下げることができ、信号ピンな
どから発生するノイズの影響を受け難くくすることがで
きる。(4). When the power supply connection portion supported by the tab suspension lead is provided in the semiconductor device and the power supply connection portion is the ground connection portion, the area of the ground connection portion can be increased. As a result, the impedance at the ground connection can be reduced, and the effect of noise generated from the signal pin or the like can be reduced.

【０１１１】（５）．前記（３),（４）により、半導体
装置における電源接続やグランド接続の安定化を図るこ
とができ、これにより、半導体装置の電気的特性を向上
できる。(5). According to (3) and (4), the power supply connection and the ground connection in the semiconductor device can be stabilized, whereby the electrical characteristics of the semiconductor device can be improved.

【０１１２】（６）．電源接続部の設置形態を、各タブ
吊りリードを連結することなくそれぞれのタブ吊りリー
ドから突出させて設けることにより、電源接続部を設け
た上でのリードフレームの形状を簡略化することができ
る。これにより、電源接続部を設けたことによるリード
フレームの歩留り低下を防ぐことができる。(6). By providing the installation configuration of the power supply connection portion so as to protrude from each tab suspension lead without connecting each tab suspension lead, the shape of the lead frame on which the power supply connection portion is provided can be simplified. . As a result, it is possible to prevent a decrease in the yield of the lead frame due to the provision of the power supply connection portion.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明によるリードフレームの構造の実施の形
態の一例を示す拡大部分平面図である。FIG. 1 is an enlarged partial plan view showing an example of a lead frame structure according to an embodiment of the present invention.

【図２】本発明による半導体装置の構造の実施の形態の
一例を示す断面図である。FIG. 2 is a sectional view showing an example of an embodiment of the structure of a semiconductor device according to the present invention.

【図３】本発明の半導体装置においてワイヤボンディン
グ後の要部の構造の実施の形態の一例を半導体チップを
透過して示す拡大部分平面図である。FIG. 3 is an enlarged partial plan view showing an example of an embodiment of a main part structure after wire bonding in a semiconductor device of the present invention, through a semiconductor chip;

【図４】本発明の他の実施の形態である半導体装置にお
いてワイヤボンディング後の要部の構造を半導体チップ
を透過して示す拡大部分平面図である。FIG. 4 is an enlarged partial plan view showing a structure of a main part after wire bonding in a semiconductor device according to another embodiment of the present invention through a semiconductor chip.

【図５】本発明の他の実施の形態である半導体装置の構
造を示す断面図である。FIG. 5 is a cross-sectional view illustrating a structure of a semiconductor device according to another embodiment of the present invention.

【図６】本発明の他の実施の形態である半導体装置の構
造を示す断面図である。FIG. 6 is a cross-sectional view illustrating a structure of a semiconductor device according to another embodiment of the present invention.

【図７】本発明の他の実施の形態であるリードフレーム
の要部の構造を示す拡大部分平面図である。FIG. 7 is an enlarged partial plan view showing a structure of a main part of a lead frame according to another embodiment of the present invention.

【図８】本発明の他の実施の形態であるリードフレーム
の要部の構造を示す拡大部分平面図である。FIG. 8 is an enlarged partial plan view showing a structure of a main part of a lead frame according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

１ リードフレーム １ａ タブ １ｂ チップ搭載面 １ｃ タブ吊りリード １ｄ，１ｈ，１ｉ インナリード １ｅ アウタリード １ｆ 枠部 １ｇ ダムバー ２ 半導体チップ ２ａ 主面 ２ｂ 裏面 ２ｃ，２ｄ，２ｅ パッド（表面電極） ３ グランド接続部（電源接続部） ４ 樹脂 ５ 封止本体部 ６ ボンディングワイヤ ７ 高電位側電源接続部（電源接続部） ８ 絶縁性接合部材 DESCRIPTION OF SYMBOLS 1 Lead frame 1a Tab 1b Chip mounting surface 1c Tab suspension lead 1d, 1h, 1i Inner lead 1e Outer lead 1f Frame 1g Dam bar 2 Semiconductor chip 2a Main surface 2b Back surface 2c, 2d, 2e Pad (surface electrode) 3 Ground connection portion ( Power supply connection part) 4 resin 5 sealing body part 6 bonding wire 7 high-potential side power supply connection part (power supply connection part) 8 insulating joint member

Claims (9)

【特許請求の範囲】[Claims] 【請求項１】 半導体チップを搭載し、かつチップ搭載
面の大きさが前記半導体チップより小さいタブと、 前記タブの周囲に延在して設けられた複数のインナリー
ドと、 前記タブを支持するタブ吊りリードと、 前記半導体チップを前記タブに搭載した際に前記半導体
チップと前記インナリードとの間に配置され、かつ前記
半導体チップの表面電極とワイヤボンディングによって
電気的に接続される電源接続部とを有し、 前記電源接続部が前記タブ吊りリードに支持されている
ことを特徴とするリードフレーム。1. A tab on which a semiconductor chip is mounted and the size of a chip mounting surface is smaller than the semiconductor chip; a plurality of inner leads extending around the tab; and supporting the tab. A tab suspension lead, and a power supply connection portion disposed between the semiconductor chip and the inner lead when the semiconductor chip is mounted on the tab, and electrically connected to a surface electrode of the semiconductor chip by wire bonding. A lead frame, wherein the power supply connection portion is supported by the tab suspension lead. 【請求項２】 請求項１記載のリードフレームであっ
て、前記電源接続部が基準電位を供給するグランド接続
部であり、かつ前記グランド接続部が前記タブ吊りリー
ドに電気的に接続された状態で前記タブ吊りリードに支
持されていることを特徴とするリードフレーム。2. The lead frame according to claim 1, wherein the power connection is a ground connection for supplying a reference potential, and the ground connection is electrically connected to the tab suspension lead. A lead frame supported by the tab suspension lead. 【請求項３】 請求項１または２記載のリードフレーム
であって、前記電源接続部が前記タブ吊りリードと一体
に形成されていることを特徴とするリードフレーム。3. The lead frame according to claim 1, wherein the power supply connection portion is formed integrally with the tab suspension lead. 【請求項４】 半導体チップを搭載し、かつチップ搭載
面の大きさが前記半導体チップより小さいタブと、 前記タブの周囲に延在して設けられた複数のインナリー
ドと、 前記タブを支持するタブ吊りリードと、 前記半導体チップを前記タブに搭載した際に前記半導体
チップと前記インナリードとの間に配置されるととも
に、前記半導体チップの表面電極とワイヤボンディング
によって電気的に接続され、かつ基準電位を供給する電
源接続部であるグランド接続部と、 前記半導体チップを前記タブに搭載した際に前記半導体
チップと前記インナリードとの間に配置されるととも
に、前記半導体チップの表面電極とワイヤボンディング
によって電気的に接続され、かつ前記グランド接続部よ
り高い電位を供給する電源接続部である高電位側電源接
続部とを有し、 前記グランド接続部が前記タブ吊りリードに電気的に接
続された状態で前記タブ吊りリードに支持され、かつ前
記高電位側電源接続部が前記タブ吊りリードと絶縁され
た状態で前記タブ吊りリードに支持されていることを特
徴とするリードフレーム。4. A tab on which a semiconductor chip is mounted and a chip mounting surface is smaller than the semiconductor chip, a plurality of inner leads extending around the tab, and supporting the tab. A tab suspension lead, which is disposed between the semiconductor chip and the inner lead when the semiconductor chip is mounted on the tab, and is electrically connected to a surface electrode of the semiconductor chip by wire bonding; and A ground connection portion serving as a power supply connection portion for supplying a potential; and a semiconductor device mounted on the tab, disposed between the semiconductor chip and the inner lead, and a surface electrode of the semiconductor chip and wire bonding. High-potential power supply, which is a power supply connection electrically connected to the power supply and supplying a higher potential than the ground connection A connection portion, wherein the ground connection portion is supported by the tab suspension lead while being electrically connected to the tab suspension lead, and the high-potential-side power supply connection portion is insulated from the tab suspension lead. A lead frame supported by the tab suspension lead in a state. 【請求項５】 請求項１，２，３または４記載のリード
フレームであって、前記電源接続部が枠状に形成されて
いることを特徴とするリードフレーム。5. The lead frame according to claim 1, wherein said power supply connection portion is formed in a frame shape. 【請求項６】 請求項１，２，３，４または５記載のリ
ードフレームであって、前記電源接続部が、前記インナ
リードの位置よりも半導体チップ搭載時の前記半導体チ
ップの主面と反対の裏面側に配置されていることを特徴
とするリードフレーム。6. The lead frame according to claim 1, wherein the power supply connection portion is opposite to a main surface of the semiconductor chip when the semiconductor chip is mounted, than a position of the inner lead. A lead frame, which is disposed on the back side of a lead frame. 【請求項７】 請求項１，２，３，４，５または６記載
のリードフレームを用いた半導体装置であって、 半導体チップより小さいチップ搭載面を備え、かつこの
チップ搭載面に前記半導体チップを搭載したタブと、 前記タブの周囲に延在して設けられ、かつ前記半導体チ
ップの表面電極とワイヤボンディングによって電気的に
接続された複数のインナリードと、 前記半導体チップと前記インナリードとの間に配置され
るとともに、前記タブを支持するタブ吊りリードに支持
され、かつ前記半導体チップの表面電極とワイヤボンデ
ィングによって電気的に接続された電源接続部と、 前記半導体チップを封止して形成した封止本体部と、 前記封止本体部から外方に突出したアウタリードとを有
することを特徴とする半導体装置。7. A semiconductor device using the lead frame according to claim 1, 2, 3, 4, 5, or 6, further comprising a chip mounting surface smaller than a semiconductor chip, and wherein the semiconductor chip is mounted on the chip mounting surface. A plurality of inner leads provided around the tab, and electrically connected to a surface electrode of the semiconductor chip by wire bonding; and A power supply connection portion disposed between the power supply connection portions and supported by the tab suspension leads for supporting the tabs, and electrically connected to a surface electrode of the semiconductor chip by wire bonding; and forming the semiconductor chip by sealing. A semiconductor device comprising: a sealed main body portion; and outer leads protruding outward from the sealed main body portion. 【請求項８】 請求項１，２，３，４，５または６記載
のリードフレームを用いた半導体装置の製造方法であっ
て、 半導体チップより小さいチップ搭載面を備えたタブおよ
びこれの周囲に延在するインナリードと、前記タブを支
持するタブ吊りリードに支持されかつ前記半導体チップ
を前記タブに搭載した際に前記半導体チップと前記イン
ナリードとの間に配置される電源接続部とを設けた前記
リードフレームを準備する工程と、 前記半導体チップを前記タブの前記チップ搭載面に搭載
する工程と、 前記半導体チップの表面電極と前記インナリードとをワ
イヤボンディングによって電気的に接続する工程と、 前記半導体チップの表面電極と前記電源接続部とをワイ
ヤボンディングによって電気的に接続する工程と、 前記半導体チップとボンディングワイヤとを封止する工
程と、 前記リードフレームの枠部とアウタリードとを分離し
て、前記アウタリードを所望形状に形成する工程とを有
することを特徴とする半導体装置の製造方法。8. A method for manufacturing a semiconductor device using a lead frame according to claim 1, 2, 3, 4, 5, or 6, wherein a tab having a chip mounting surface smaller than a semiconductor chip and a tab surrounding the same are provided. An extended inner lead, and a power supply connecting portion supported by a tab suspension lead supporting the tab and disposed between the semiconductor chip and the inner lead when the semiconductor chip is mounted on the tab. Preparing the lead frame, mounting the semiconductor chip on the chip mounting surface of the tab, and electrically connecting a surface electrode of the semiconductor chip and the inner lead by wire bonding; Electrically connecting the surface electrode of the semiconductor chip and the power supply connection portion by wire bonding; A step of sealing the Inguwaiya, wherein by separating the frame portion and the outer leads of the lead frame, a method of manufacturing a semiconductor device characterized by a step of forming the outer leads to the desired shape. 【請求項９】 請求項８記載の半導体装置の製造方法で
あって、前記電源接続部が基準電位を供給するグランド
接続部であり、前記リードフレームを準備する際に、前
記グランド接続部を前記タブ吊りリードと予め一体に形
成した前記リードフレームを準備することを特徴とする
半導体装置の製造方法。9. The method of manufacturing a semiconductor device according to claim 8, wherein said power supply connection portion is a ground connection portion for supplying a reference potential, and said ground connection portion is prepared when said lead frame is prepared. A method for manufacturing a semiconductor device, comprising: preparing the lead frame previously formed integrally with a tab suspension lead.
JP9334658A 1997-12-04 1997-12-04 Lead frame, semiconductor device using lead frame and manufacture thereof Pending JPH11168169A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9334658A JPH11168169A (en) 1997-12-04 1997-12-04 Lead frame, semiconductor device using lead frame and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9334658A JPH11168169A (en) 1997-12-04 1997-12-04 Lead frame, semiconductor device using lead frame and manufacture thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004257492A Division JP2004343151A (en) 2004-09-03 2004-09-03 Semiconductor device and manufacturing method for the same

Publications (1)

Publication Number Publication Date
JPH11168169A true JPH11168169A (en) 1999-06-22

Family

ID=18279824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9334658A Pending JPH11168169A (en) 1997-12-04 1997-12-04 Lead frame, semiconductor device using lead frame and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH11168169A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6774464B2 (en) 2002-06-06 2004-08-10 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
US7176056B2 (en) 2000-02-18 2007-02-13 Renesas Technology Corp. Semiconductor integrated circuit device and method of manufacturing the same
US7482699B2 (en) 2002-06-05 2009-01-27 Renesas Technology Corp. Semiconductor device
JP2009044114A (en) * 2007-07-19 2009-02-26 Renesas Technology Corp Semiconductor device and manufacturing method of same
US7508055B2 (en) 2004-05-13 2009-03-24 Panasonic Corporation High heat release semiconductor and method for manufacturing the same
JP2009177197A (en) * 2009-03-30 2009-08-06 Renesas Technology Corp Semiconductor device
JP2010245106A (en) * 2009-04-01 2010-10-28 Renesas Electronics Corp Magnetic storage device
US7847376B2 (en) 2007-07-19 2010-12-07 Renesas Electronics Corporation Semiconductor device and manufacturing method of the same
US8188583B2 (en) 2009-03-31 2012-05-29 Renesas Electronics Corporation Semiconductor device and method of manufacturing same

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176056B2 (en) 2000-02-18 2007-02-13 Renesas Technology Corp. Semiconductor integrated circuit device and method of manufacturing the same
CN100380650C (en) * 2000-02-18 2008-04-09 株式会社日立制作所 Semiconductor integrated circuit device and mfg. method thereof
US7397114B2 (en) 2000-02-18 2008-07-08 Renesas Technology Corp. Semiconductor integrated circuit device and method of manufacturing the same
US7482699B2 (en) 2002-06-05 2009-01-27 Renesas Technology Corp. Semiconductor device
US6967128B2 (en) 2002-06-06 2005-11-22 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
US6774464B2 (en) 2002-06-06 2004-08-10 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
US7508055B2 (en) 2004-05-13 2009-03-24 Panasonic Corporation High heat release semiconductor and method for manufacturing the same
JP2009044114A (en) * 2007-07-19 2009-02-26 Renesas Technology Corp Semiconductor device and manufacturing method of same
US7847376B2 (en) 2007-07-19 2010-12-07 Renesas Electronics Corporation Semiconductor device and manufacturing method of the same
US8368191B2 (en) 2007-07-19 2013-02-05 Renesas Electronics Corporation Semiconductor device and manufacturing method of the same
JP2009177197A (en) * 2009-03-30 2009-08-06 Renesas Technology Corp Semiconductor device
US8188583B2 (en) 2009-03-31 2012-05-29 Renesas Electronics Corporation Semiconductor device and method of manufacturing same
US8492882B2 (en) 2009-03-31 2013-07-23 Renesas Electronics Corporation Semiconductor device and method of manufacturing same
JP2010245106A (en) * 2009-04-01 2010-10-28 Renesas Electronics Corp Magnetic storage device

Similar Documents

Publication Publication Date Title
JP2957168B2 (en) Lead frame and semiconductor package using the same
US7268415B2 (en) Semiconductor device having post-mold nickel/palladium/gold plated leads
JPH06283650A (en) Semiconductor device
TWI452663B (en) Semiconductor device and manufacturing method thereof
JPH09312375A (en) Lead frame, semiconductor device and manufacture thereof
JPH05109802A (en) Semiconductor device
US5808357A (en) Semiconductor device having resin encapsulated package structure
TWI405307B (en) Chip package and process thereof
JP4547086B2 (en) Semiconductor device
US20110309483A1 (en) Semiconductor Device
JPH11168169A (en) Lead frame, semiconductor device using lead frame and manufacture thereof
JP2569400B2 (en) Method for manufacturing resin-encapsulated semiconductor device
JPH0817870A (en) Semiconductor device
JP2871575B2 (en) Lead frame, method of manufacturing the same, resin-sealed semiconductor device and method of manufacturing the same
JPH03165549A (en) Semiconductor integrated circuit device
JP2004343151A (en) Semiconductor device and manufacturing method for the same
KR940008340B1 (en) Leadframe for semiconductor device
JPH05211274A (en) Lead frame and semiconductor device
JPH0778903A (en) Method of bias voltage application in hybrid integrated circuit
JP3468447B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
JPH11145369A (en) Lead frame and semiconductor device using the same, and its manufacture
JP3215505B2 (en) Standard lead frame and method of manufacturing lead frame using this standard lead frame
JPH10321790A (en) Semiconductor device and its manufacture
JPH10242362A (en) Lead frame, semiconductor device and manufacture of semiconductor device
TW445607B (en) Semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040903

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050802

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060110