JPH0382137A - 配線チェック方法 - Google Patents
配線チェック方法Info
- Publication number
- JPH0382137A JPH0382137A JP1218867A JP21886789A JPH0382137A JP H0382137 A JPH0382137 A JP H0382137A JP 1218867 A JP1218867 A JP 1218867A JP 21886789 A JP21886789 A JP 21886789A JP H0382137 A JPH0382137 A JP H0382137A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- order
- connection
- check
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 13
- 230000001174 ascending effect Effects 0.000 claims description 3
- 239000000470 constituent Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000008676 import Effects 0.000 description 2
- DRSFVGQMPYTGJY-GNSLJVCWSA-N Deprodone propionate Chemical compound C1CC2=CC(=O)C=C[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@@](C(C)=O)(OC(=O)CC)[C@@]1(C)C[C@@H]2O DRSFVGQMPYTGJY-GNSLJVCWSA-N 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＬＳＩやプリント基板等の配線設計システムに
おける配線チェック方法に係り、特に結線順序の定めら
れたネットに対し、配線パターンの結線順序をネット単
位で自動的にチェックする方法に関する。
おける配線チェック方法に係り、特に結線順序の定めら
れたネットに対し、配線パターンの結線順序をネット単
位で自動的にチェックする方法に関する。
ＥＣＬ等の高速論理回路は、信号源（ソース）から負荷
（シンク）を経由して終端抵抗で終了するように、いわ
ゆる−筆書（シリアル）で配線されている。この時、信
号源、負荷、終端抵抗の接続順序（結線順序）は決まっ
ており、信号源→負荷→終端抵抗となる。また、負荷が
２個以上の時は、信号遅延の厳しいものから信号源に近
くなるように結線する必要がある。この為、負荷の中に
も結線順序が必要となる。このような背景により。
（シンク）を経由して終端抵抗で終了するように、いわ
ゆる−筆書（シリアル）で配線されている。この時、信
号源、負荷、終端抵抗の接続順序（結線順序）は決まっ
ており、信号源→負荷→終端抵抗となる。また、負荷が
２個以上の時は、信号遅延の厳しいものから信号源に近
くなるように結線する必要がある。この為、負荷の中に
も結線順序が必要となる。このような背景により。
配線パターンの結線順序チェックは重要である。
従来の配線チェック方法としては、例えば「情報処理学
会 第２９回全国大会論文集」に“ＶＬＳＩ レイア
ウトシステムｒＶＩＬＬＡＪの配線チェック手法” （
４に−６）として記述されているように、配線パターン
を構成するノードを順にトレースすることにより、各信
号点が配線されていることをチェックする方法が知られ
ている。
会 第２９回全国大会論文集」に“ＶＬＳＩ レイア
ウトシステムｒＶＩＬＬＡＪの配線チェック手法” （
４に−６）として記述されているように、配線パターン
を構成するノードを順にトレースすることにより、各信
号点が配線されていることをチェックする方法が知られ
ている。
前記従来技術による配線チェック方法は、配線パターン
に分岐がない場合、ノードをトレースする過程で信号点
への接続時に結線順序の妥当性をチェックできる。しか
し、通常の配線パターン設計では、配線パターンに分岐
がある場合が多く、この場合には結線順序の妥当性をチ
ェックするためには、ノードのトレース結果を編集し、
各ノードの接続関係を認識する必要があり、処理時間が
遅い、誤り易い、ソフトウェア化しにくい等の問題があ
る。
に分岐がない場合、ノードをトレースする過程で信号点
への接続時に結線順序の妥当性をチェックできる。しか
し、通常の配線パターン設計では、配線パターンに分岐
がある場合が多く、この場合には結線順序の妥当性をチ
ェックするためには、ノードのトレース結果を編集し、
各ノードの接続関係を認識する必要があり、処理時間が
遅い、誤り易い、ソフトウェア化しにくい等の問題があ
る。
本発明の目的は、配線パターンに分岐がある場合の結線
順序の妥当性を容易にチェックできる方法を提供するこ
とにある。
順序の妥当性を容易にチェックできる方法を提供するこ
とにある。
上記目的を達成するために、本発明は、ネットを構成す
る信号点について、結線順序番号の最も小さい信号点と
最も大きい信号点の間の経路をトレースして記憶する第
１段階と、結線順序番号の最も小さい信号点と、残され
た結線順序番号の信号点の間の経路を各々トレースし、
上記第１段階でトレースした経路に接する点に当該結線
順序番号を記憶する第２段階と、上記記憶した結線順序
番号をチェックし、上昇順でない場合にエラーとして指
摘する第３段階とを有することを特徴とする。
る信号点について、結線順序番号の最も小さい信号点と
最も大きい信号点の間の経路をトレースして記憶する第
１段階と、結線順序番号の最も小さい信号点と、残され
た結線順序番号の信号点の間の経路を各々トレースし、
上記第１段階でトレースした経路に接する点に当該結線
順序番号を記憶する第２段階と、上記記憶した結線順序
番号をチェックし、上昇順でない場合にエラーとして指
摘する第３段階とを有することを特徴とする。
本発明は、ネット内の信号点の結線順序は、電流の流れ
る経路（ソースから終端抵抗）の配線パターン上におけ
る位置関係を保障すれば良いことに着目し、これを利用
するものである。まず、電流の流れる経路の配線パター
ン（パターンＡとする）を抽出する０次に、残されたシ
ンクについて電流の流れる経路のパターンＡへの接続位
置を求め、その位置にシンクが存在するものと仮定する
。
る経路（ソースから終端抵抗）の配線パターン上におけ
る位置関係を保障すれば良いことに着目し、これを利用
するものである。まず、電流の流れる経路の配線パター
ン（パターンＡとする）を抽出する０次に、残されたシ
ンクについて電流の流れる経路のパターンＡへの接続位
置を求め、その位置にシンクが存在するものと仮定する
。
そして、電流の流れる経路をトレースしてパターンＡ上
に仮定したシンクの相対位置が、正しいことをチェック
する。
に仮定したシンクの相対位置が、正しいことをチェック
する。
このように、電流の流れる経路のパターンＡ上に、分岐
しているシンクを仮定することにより。
しているシンクを仮定することにより。
配線パターンの分岐がなくなる。この処理により、容易
に配線チェックを行うことが可能となる。
に配線チェックを行うことが可能となる。
以下、本発明の一実施例について図面により詳細に説明
する。
する。
第１図は本発明の一実施例のブロック図である。
第１図において、１はプリント基板上の配線パターンや
穴／パッド等の情報を格納した配線設計ファイル、２は
プリント基板の層構成や配線領域、パターン走行方向等
の情報を格納した基板情報ファイルである。３は配線さ
れたパターンのチェックを行う配線パターンチェックシ
ステムで、該システムはパターントレース処理の実行結
果を格納しておくテーブル３１，３２、及びパターンチ
ェックのための結線順序番号を格納してテーブル３３を
内蔵している。４は配線パターンチェック結果をプリン
トアウトするプリンタ装置である。なお、配線設計ファ
イル１及び基板情報ファイル２は磁気ディスク装置等の
外部記憶装置上にあり、配線パターンチェックシステム
３は汎用目的計算機上に構築される。
穴／パッド等の情報を格納した配線設計ファイル、２は
プリント基板の層構成や配線領域、パターン走行方向等
の情報を格納した基板情報ファイルである。３は配線さ
れたパターンのチェックを行う配線パターンチェックシ
ステムで、該システムはパターントレース処理の実行結
果を格納しておくテーブル３１，３２、及びパターンチ
ェックのための結線順序番号を格納してテーブル３３を
内蔵している。４は配線パターンチェック結果をプリン
トアウトするプリンタ装置である。なお、配線設計ファ
イル１及び基板情報ファイル２は磁気ディスク装置等の
外部記憶装置上にあり、配線パターンチェックシステム
３は汎用目的計算機上に構築される。
配線パターンチェックシステム３は、まず、配線設計フ
ァイルｌより配線パターン情報を、また、基板情報ファ
イル２より基板情報をそれぞれ取り込み、該取り込んだ
パターンを編集して、パターントレーステーブル３１．
３２を作成する１次に、パターントレーステーブル３１
と３２を突き合せることにより結線順序番号を抽出して
チェックテーブル３３に格納し、それが結線順序通りで
あるかどうかをチェックし、結果をプリンタ装置４へ出
力する。
ァイルｌより配線パターン情報を、また、基板情報ファ
イル２より基板情報をそれぞれ取り込み、該取り込んだ
パターンを編集して、パターントレーステーブル３１．
３２を作成する１次に、パターントレーステーブル３１
と３２を突き合せることにより結線順序番号を抽出して
チェックテーブル３３に格納し、それが結線順序通りで
あるかどうかをチェックし、結果をプリンタ装置４へ出
力する。
第２図に、配線パターンチェックシステム３における結
線順序チェック処理の概略フローチャートを示す、以下
、第３図の例について、第２図の処理を詳述する。
線順序チェック処理の概略フローチャートを示す、以下
、第３図の例について、第２図の処理を詳述する。
第３図は結線順序の定められた配線パターンの一例で、
１０１は結線順序の最も小さい信号点（１番ピン）であ
り、以下、１０２は３番目に小さい信号点（３番ピン）
、１０３は２番目に小さい信号点（２番ピン）、１０４
は最も大きい信号点（最終ビン）である、即ち、第３図
では２番ピンと３番ピンの結線順序が逆になっている。
１０１は結線順序の最も小さい信号点（１番ピン）であ
り、以下、１０２は３番目に小さい信号点（３番ピン）
、１０３は２番目に小さい信号点（２番ピン）、１０４
は最も大きい信号点（最終ビン）である、即ち、第３図
では２番ピンと３番ピンの結線順序が逆になっている。
第４図にパターントレース用テーブル３１．３２とチェ
ックテーブル３３のテーブル形式を示す。
ックテーブル３３のテーブル形式を示す。
ステップ１：結線順序番号取り出しとマスタートレース
テーブル作成 配線設計ファイル１より信号点の結線順序番号を取り出
し、チェックテーブル３３へ格納する。
テーブル作成 配線設計ファイル１より信号点の結線順序番号を取り出
し、チェックテーブル３３へ格納する。
次に、基板情報ファイル２より基板情報を取り込み、１
番ピン１０１から最終ピン１０４に到る経路に存在する
配線パターンの座標をトレースし。
番ピン１０１から最終ピン１０４に到る経路に存在する
配線パターンの座標をトレースし。
マスタートレーステーブル３１へ格納する。第５図は第
３図の例に対するチェックテーブル３３、マスタートレ
ーステーブル３１の作成結果である。
３図の例に対するチェックテーブル３３、マスタートレ
ーステーブル３１の作成結果である。
ステップ２ニドレーステーブル作成
基板情報ファイル２の基板情報に従い、１番ピン１０１
から、残された３番ピン１０２及び２番ピン１０３に到
る経路に存在する配線パターンの座標をそれぞれトレー
スし、トレーステーブル３２へ格納する。第６図は第３
図の例に対するトレーステーブル３２の作成結果である
。ここで、３２−１は１番ピン１０１から３番ピン１０
２に到る経路のトレーステーブル、３２−２は１番ピン
１０１から２番ピン１０３に到る経路のトレーステーブ
ルである。
から、残された３番ピン１０２及び２番ピン１０３に到
る経路に存在する配線パターンの座標をそれぞれトレー
スし、トレーステーブル３２へ格納する。第６図は第３
図の例に対するトレーステーブル３２の作成結果である
。ここで、３２−１は１番ピン１０１から３番ピン１０
２に到る経路のトレーステーブル、３２−２は１番ピン
１０１から２番ピン１０３に到る経路のトレーステーブ
ルである。
ステップ３：結線順序番号取り出し
ステップ１で作成した第５図のマスタートレーステーブ
ル３１と、ステップ２で作成した第６図の１番ピン１０
１から３番ピン１０２へ到る経路を格納したトレーステ
ーブル３２−王のトレース座標を先頭から突き合わせ、
座標が異なった場合、その座標の１つ前の座標即ち（Ｘ
４．Ｙ４）に対応したマスタートレーステーブル３１の
位置にトレーステーブル３２−ｌの結線順序番号即ち「
３」を格納する。同様に、マスタートレーステーブル３
１とトレーステーブル３２−２を突き合わせて１番ピン
１０１より２番ピン１０３までについても行い、マスタ
ートレーステーブル３１に結線順序番号「２」を格納す
る。第７図は、本ステップ終了後のマスタートレーステ
ーブル３１を示したものである。
ル３１と、ステップ２で作成した第６図の１番ピン１０
１から３番ピン１０２へ到る経路を格納したトレーステ
ーブル３２−王のトレース座標を先頭から突き合わせ、
座標が異なった場合、その座標の１つ前の座標即ち（Ｘ
４．Ｙ４）に対応したマスタートレーステーブル３１の
位置にトレーステーブル３２−ｌの結線順序番号即ち「
３」を格納する。同様に、マスタートレーステーブル３
１とトレーステーブル３２−２を突き合わせて１番ピン
１０１より２番ピン１０３までについても行い、マスタ
ートレーステーブル３１に結線順序番号「２」を格納す
る。第７図は、本ステップ終了後のマスタートレーステ
ーブル３１を示したものである。
ステップ４：結線順序チェック
まず、ステップ３で作成した第７図のマスタートレース
テーブル３１より結線順序番号がＯのものを除いた結線
順序番号を抽出し、抽出順にチェックテーブル３３へ格
納する。第８図は第３図の例におけるチェックテーブル
３３の作成結果である。次に、チェックテーブル３３の
配線設計ファイルｌから読み込んだ結線順序番号と第３
図の例より読み込み編集した結線順序番号の突き合せチ
ェックを行う。第８図において、配線設計ファイル１か
らの結線順序番号が上昇順であるのに対し、第３図の例
よりの結線順序番号はこれと一致しないため、結線順序
エラーとしてエラーメツセージをプリンタ装置４に出力
する。
テーブル３１より結線順序番号がＯのものを除いた結線
順序番号を抽出し、抽出順にチェックテーブル３３へ格
納する。第８図は第３図の例におけるチェックテーブル
３３の作成結果である。次に、チェックテーブル３３の
配線設計ファイルｌから読み込んだ結線順序番号と第３
図の例より読み込み編集した結線順序番号の突き合せチ
ェックを行う。第８図において、配線設計ファイル１か
らの結線順序番号が上昇順であるのに対し、第３図の例
よりの結線順序番号はこれと一致しないため、結線順序
エラーとしてエラーメツセージをプリンタ装置４に出力
する。
以上のようにして、結線順序の定められたネットに対し
、配線パターンの分岐の有無に関係なく、結線順序のチ
ェックを行うことができる。
、配線パターンの分岐の有無に関係なく、結線順序のチ
ェックを行うことができる。
以上説明したように本発明によれば、結線順序の定めら
れたネットを含むプリント基板等について、従来はチェ
ック困難であった分岐している配線パターンの結線順序
を容易にチェックすることができ、また、結線順序のソ
フトウェア化も容易になるという効果がある。
れたネットを含むプリント基板等について、従来はチェ
ック困難であった分岐している配線パターンの結線順序
を容易にチェックすることができ、また、結線順序のソ
フトウェア化も容易になるという効果がある。
第１図は本発明の一実施例の全体構成図、第２図は第１
図の処理フローチャート、第３図は配線パターンの接続
と結線順序の具体例を示す図、第４図は第１図のパター
ントレース用テーブルとチェックテーブルの形式を示す
図、第５図乃至第８図は第３図の例に対するテーブルの
遷移を示す図である。 １・・・配線設計ファイル。 ２・・・基板情報ファイル、 ３・・・配線パターンチェックシステム、４・・・プリ
ンタ装置、 ３１・・・パターントレース用テーブル。 ３２・・・パターントレース用テーブル、３３・・・チ
ェックテーブル。 第２図 第３図 ２ 第４図 第５ 図 第６図 第８図
図の処理フローチャート、第３図は配線パターンの接続
と結線順序の具体例を示す図、第４図は第１図のパター
ントレース用テーブルとチェックテーブルの形式を示す
図、第５図乃至第８図は第３図の例に対するテーブルの
遷移を示す図である。 １・・・配線設計ファイル。 ２・・・基板情報ファイル、 ３・・・配線パターンチェックシステム、４・・・プリ
ンタ装置、 ３１・・・パターントレース用テーブル。 ３２・・・パターントレース用テーブル、３３・・・チ
ェックテーブル。 第２図 第３図 ２ 第４図 第５ 図 第６図 第８図
Claims (1)
- （１）配線すべき信号点の集り（以下ネットと呼ぶ）の
中で信号点の接続順序（結線順序）の定められたネット
について、配線パターンの結果順序をチェックする方法
であって、 ネットを構成する信号点について、結線順序番号の最も
小さい信号点と最も大きい信号点の間の経路をトレース
して記憶する第１段階と、結線順序番号の最も小さい信
号点と、残された結線順序番号の信号点の間の経路を各
々トレースし、上記第１段階でトレースした経路に接す
る点に当該結線順序番号を記憶する第２段階と、 上記記憶した結線順序番号をチェックし、上昇順でない
場合にエラーとして指摘する第３段階とを有することを
特徴とする配線チェック方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1218867A JPH0382137A (ja) | 1989-08-25 | 1989-08-25 | 配線チェック方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1218867A JPH0382137A (ja) | 1989-08-25 | 1989-08-25 | 配線チェック方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0382137A true JPH0382137A (ja) | 1991-04-08 |
Family
ID=16726553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1218867A Pending JPH0382137A (ja) | 1989-08-25 | 1989-08-25 | 配線チェック方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0382137A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012124143A1 (ja) * | 2011-03-15 | 2012-09-20 | オムロン株式会社 | 演算ユニット、支援装置、出力制御方法、表示制御方法、およびプログラム |
-
1989
- 1989-08-25 JP JP1218867A patent/JPH0382137A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012124143A1 (ja) * | 2011-03-15 | 2012-09-20 | オムロン株式会社 | 演算ユニット、支援装置、出力制御方法、表示制御方法、およびプログラム |
| CN103403632A (zh) * | 2011-03-15 | 2013-11-20 | 欧姆龙株式会社 | 运算单元、辅助装置、输出控制方法、显示控制方法、以及程序 |
| US9891610B2 (en) | 2011-03-15 | 2018-02-13 | Omron Corporation | Computation unit, assistance device, output control method, display control method, and program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6898775B2 (en) | System for ensuring correct pin assignments between system board connections using common mapping files | |
| US8601422B2 (en) | Method and system for schematic-visualization driven topologically-equivalent layout design in RFSiP | |
| CN115329713B (zh) | 一种布局模块、生成布线文件以及布线的方法、装置 | |
| JP7097587B2 (ja) | 部品記号の極性記号検出方法、システム、コンピュータで読取可能な記憶媒体及びデバイス | |
| US6460169B1 (en) | Routing program method for positioning unit pins in a hierarchically designed VLSI chip | |
| US6374394B1 (en) | Method to identify unit pins that are not optimally positioned in a hierarchically designed VLSI chip | |
| JPH0382137A (ja) | 配線チェック方法 | |
| WO2011013884A1 (ko) | Plc 래더 로직 설계 및 래더 코드 생성방법 | |
| US6415428B1 (en) | Minimal length method for positioning unit pins in a hierarchically designed VLSI chip | |
| JPS6126243A (ja) | Ｌｓｉア−トワ−クデ−タの回路接続照合出力装置 | |
| JP2563949B2 (ja) | シンボリックレイアウト方法 | |
| JPH03118665A (ja) | デザインルールチェック方式 | |
| JP2000207438A (ja) | プリント配線板設計支援装置 | |
| Ikemoto et al. | Correction and wiring check-system for master-slice LSI | |
| Johnson | PC board layout techniques | |
| JP2535823B2 (ja) | 階層的パタ―ンレイアウト方法 | |
| JP3435432B2 (ja) | 電気回路設計方法及び電気回路設計用ｃａｄ装置 | |
| JP3032874B2 (ja) | 等価回路作成方法および論理シミュレーション方法 | |
| JPH03239970A (ja) | 配線ネット分割処理装置 | |
| JP2864686B2 (ja) | プリント基板の設計方法 | |
| Baum | Printed circuit artwork checker | |
| JPH04256181A (ja) | 機能図の設計ルールチェック方式 | |
| Kaplan | A" Non-Restrictive" Artwork Verification Program for Printed Circuit Boards | |
| JPH05128193A (ja) | 論理回路の設計規則違反検出装置 | |
| Graff et al. | Solid logic design automation |